KR100357338B1

KR100357338B1 - 데이타처리시스템

Info

Publication number: KR100357338B1
Application number: KR1019950023074A
Authority: KR
Inventors: 와따나베히로미; 기우찌아쯔시; 하따노유지
Original assignee: 가부시끼가이샤 히다치 세이사꾸쇼
Priority date: 1994-08-02
Filing date: 1995-07-29
Publication date: 2003-02-11
Also published as: US5794071A; KR960008606A

Abstract

데이타를 압축하기 위한 데이타 부호화장치, 데이타를 신장하기 위한 데이타 디코더 또는 데이타를 편집하는 회로로써 사용되는 전용 데이타처리회로를 갖는 데이타처리 시스템에 관한 것으로써, 데이타의 부호화, 압축, 신장 또는 편집 등의 동작을 실행하는 전용 데이타처리 회로와 전용 데이타처리회로에 의해 실행되는 처리에 의해서 데이타처리 시스템의 데이타 프로세서의 데이타 버스 점유 시간양을 감소시키기 위해 전용 데이타처리회로로 동작하는 독립 또는 전용 버스를 갖도록 하기 위해, 데이타를 처리하는 데이타 프로세서, 데이타를 저장하는 제 1 메모리, 데이타를 저장하는 제2의 메모리, 데이타 상에서 소정의 동작을 실행하는 회로, 데이타 프로세서와 제 1 및 제 2 메모리에 접속되고, 처리된 데이타를 데이타 프로세서에서 제 1메모리로 전송하며, 데이타를 제 2 메모리에서 데이타 프로세서로 전송하는 제 1 버스.

제 1 버스와는 독립적으로, 회로와 제 1 메모리에 접속되며, 처리된 데이타를 제 1 메모리에서 회로로 전송하는 제 2 버스 제 1 버스와는 독립적으로 회로와 제 2 메모리에 접속되고, 회로에서 처리된 데이타를 회로에서 제 2 메모리로 전송하는 제 3 버스를 포함하는 데이타처리 시스템을 마련한다.

이것에 의해, 전용 데이타처리회로 내에서 리라이트 가능한 장치를 사용하는 것에 의해 데이타처리 시스템의 용도 또는 데이타처리 시스템의 동작 중에 발생할 수 있는 변화의 요구에 따라 전용 데이타처리 회로의 동작을 자유롭게 변경할 수있는 효과가 얻어진다.

Description

데이타처리 시스템

본 발명은 데이타를 압축하기 위한 데이타 부호화장치 및 데이타를 신장하기 위한 데이타 복호장치 또는 데이타를 편집하기 위한 회로로서 사용되는 데이타전용 처리회로를 갖는 데이타처리 시스템에 관한 것이다. 특히, 본 발명은 데이타전용 처리회로에 의해 실행되는 처리로 인해 데이타처리 시스템의 데이타 프로세서와 데이타버스가 차지하는 시간의 양을 감소시키기 위해 데이타전용 처리회로로 동작하는 독립 또는 전용의 버스를 갖는 데이타처리 시스템에 관한 것이다.

공지의 범용 데이타처리 시스템은 주로 산술논리장치(ALU)(124), 승산기(MPY)(123) 및 누적가산기(ACC)(125)로 구성된 처리장치를 갖고, 데이타처리 시스템의 고속처리를 위한 데이타전용 처리회로를 구비한다. 예를 들면, 제12도에 도시한 바와 같이, 공지의 화상신호 처리시의 데이타처리 시스템에는 데이타전용처리회로로서 이산 코사인변환(DCT)회로(126)(즉, 화상신호를 주파수 성분으로 변환하도록 고능률로 화상신호를 부호화하는데 자주 사용되는 회로)이 마련된다.

또, 제13도에 도시한 바와 같이, 동시에 또한 서로 독립적으로 동작하는 여러개의 프로세서소자(134), (135) 및 메모리소자(132), (133)과 이들 소자를 접속하는 여러개의 독립버스(136), (137), (138) 및 (139)를 구비한 화상처리 시스템이일본국 특허공개공보 소화60-159973에 개시되어 있다.

제12도에 도시한 바와 길이, 공지의 데이타처리 시스템에 있어서는 처리장치(ALU(124), MPY(123) 및 ACC(125))와 전용처리회로 사이의 파이프라인 처리에 의해 데이타를 처리하기 위한 처리속도가 증가된다. 그러나, 이러한 처리는 데이타버스(12)를 점유하는 비율이 높아서 고속으로 데이타버스에 데이타를 공급할 필요가 있다.

제13도에 도시한 바와 같은 화상처리 시스템에 있어서는 여러개의 전용데이타버스를 배치하는 것에 의해 처리속도가 증가되고, 시스템의 소자 병렬화가 강화된다. 그러나, 이러한 시스템에 있어서, 데이타버스의 제어를 전환하고, 데이타를 데이타전용 처리회로에 입출력하며, 시스템에 의해 실행되는 동작의 요구를 제어하는 명령을 프로세서의 명령체계내에 조립해야 하므로, 시스템의 사용을 용이하게 하고 범용성을 향상시킬 필요가 있었다.

본 발명의 목적은 데이타 부호화, 압축, 신장 또는 편집 등의 동작을 하는 데이타전용 처리회로를 갖는 데이타처리 시스템을 제공하는 것이다.

본 발명의 다른 목적은 데이타전용 처리회로에 의해 실행되는 처리에 의해 데이타처리 시스템의 데이타 프로세서의 데이타버스가 차지하는 시간의 양을 감소시키기 위해 데이타전용 처리회로로 동작하는 독립 또는 전용의 버스를 갖는 데이타처리 시스템을 제공하는 것이다.

본 발명의 데이타처리 시스템은 데이타를 처리하는 데이타 프로세서; 데이타를 저장하는 제1 메모리; 데이타를 저장하는 제2 메모리; 데이타상에서 소정의 동작을 실행하는 데이타전용 처리회로 및; 제1, 제2, 제3 버스를 포함한다. 제1 버스는 데이타 프로세서와 제1 및 제2 메모리에 접속되고, 처리된 데이타를 데이타 프로세서에서 제1 메모리로 전송하고, 데이타를 제2 메모리에서 데이타 프로세서로 전송한다. 제2 버스는 제1 버스와는 독립적으로 데이타전용 처리회로와 제1 메모리에 접속된다. 제2 버스는 처리된 데이타를 제1 메모리에서 데이타전용 처리회로로 전송한다. 제3 버스는 제1 버스와는 독립적으로 전용의 데이타 처리회로와 제2 메모리에 접속된다. 제3 버스는 전용의 데이타 처리회로에서 처리된 데이타를 데이타전용 처리회로에서 제2 메모리로 전송한다.

또한, 본 발명의 데이타처리 시스템은 여러개의 데이타전용 처리회로를 포함하는 회로구성이라도 좋다. 본 발명에 있어서, 여러개의 데이타전용 처리회로의 최초의 회로는 제1 메모리에 접속되고, 여러개의 데이타전용 처리회로의 최후의 회로는 제1 및 제2 메모리에 접속된다. 제1 및 제2 메모리는 제1 버스에 접속되고 데이타 프로세서에 의해 제어된다. 메모리는 한쌍의 데이타전용 처리회로 중 하나의 데이타전용 처리회로에 의해 처리된 출력데이타가 한쌍의 데이타전용 처리회로 중의 다른 하나의 데이타전용 처리회로로의 입력데이타로서 사용되도록 각각의 데이타전용 처리회로의 쌍 사이에 마련된다.

데이타전용 처리회로의 쌍 사이에 접속된 메모리의 출력포트부로서 각각의 전용 처리회로의 쌍 사이에 직렬포트를 마련해도 좋다. 직렬포트는 하나의 데이타전용 처리회로의 쌍에 의존 처리되고 메모리내에 저장된 출력 데이타를 다른 하나의 데이타전용 처리회로로의 입력데이타로서 순차 출력시킨다.

상술한 바와 같이, 직렬포트를 각각의 전용 처리회로로 쌍 사이에 접속된 메모리의 입력포트부로서 마련해도 좋다.

제1 및 제2 메모리와 각각의 데이타전용 처리회로의 쌍 사이에 접속된 메모리를 단일의 저장유닛의 일부로서 마련해도 좋다. 또한, 제1 및 제2 메모리와 각각의 데이타전용 처리회로의 쌍 사이에 접속된 메모리의 각각에 대해 데이타의 동시 입출력이 가능하도록 플립플롭 모드로 동작하는 이중메모리를 마련해도 좋다.

본 발명의 데이타처리 시스템에 있어서, 데이타전용 처리회로의 동작의 기동 또는 정지요구 또는 데이타전용 처리회로의 동작파라미터 또는 동작상태 등의 정보의 교환을 데이타 프로세서에 의한 레지스터 어드레스에서 데이타를 라이트하거나 또는 리드하는 것에 의해 실행된다. 레지스터는 데이타 프로세서의 어드레스 공간에 메모리맵핑된다. 또한, 데이타전용 처리회로내의 리라이트 가능한 장치로서 FPGA(Field Programmable Gate Array)를 사용하는 것에 의해, 필요에 따라서 데이타전용 처리회로의 기능변환을 실행해도 좋다. 또, 데이타전용 처리회로의 반도체칩상의 특정 레이아웃위치를 마련하여 데이타전용 처리회로의 레이아웃을 칩상에서 용이하게 합성할 수 있다.

본 발명의 데이타처리 시스템에 있어서, 데이타전용 처리회로에 의해 처리될 데이타는 데이타 프로세서의 데이타버스와는 독립된 제2 버스를 거쳐서 데이타 프로세서에 의해 제어되는 제1 메모리로서 공급된다. 데이타버스는 상기한 제1 버스이다. 데이타전용 처리회로에 의해 처리된 데이타는 또한 데이타 프로세서의 데이타버스와는 독립된 제3 버스를 거쳐서 프로세서에 의해 제어된 제2 메모리로 출력된다.

여러개의 데이타전용 처리회로를 사용하는 경우, 한쌍의 데이타전용 처리회로를 구성하는 적어도 2개의 데이타전용 처리회로가 마련된다. 데이타처리시스템의 일부를 구성하는 데이타전용 처리회로의 쌍이 특정 방식으로 칩상에 배치된다. 한쌍의 데이타전용 처리회로 중 제1 데이타전용 처리회로에 의해 처리된 데이타는 쌍 사이에 접속된 메모리를 통해 제2 데이타전용 처리회로의 입력데이타로서 공급된다. 메모리는 데이타 프로세서에 의해 제어된다.

데이타전용 처리회로의 쌍의 제2 회로로부터의 요구에 응답해서 데이타가 메모리에서 순차 리드 및 라이트되도록 한쌍의 데이타전용 처리회로 사이에 접속되고 데이타 프로세서에 의해 제어되는 메모리와 한쌍의 데이타전용 처리회로 중 제2 회로 사이의 인터페이스를 직렬포트로서 마련한다.

본 발명의 데이타처리 시스템에 있어서, 제1 및 제2 메모리와 데이타처리 시스템에 의해 제어되는 데이타전용 처리회로 쌍 사이에 접속된 메모리 각각에는 공통 어드레스에 2개의 메모리 유닛이 마련되고, 하나의 메모리유닛이 데이타 프로세서의 데이타버스 또는 한쌍의 데이타전용 처리회로 중 하나의 회로에 접속되는 경우에 다른 메모리 유닛은 데이타전용 처리회로 또는 한쌍의 데이타전용 처리회로 증의 다른 하나의 회로에 각각 접속되어도 좋다.

데이타전용 처리회로의 동작의 기동 또는 정지요구 또는 데이타전용 처리회로의 동작 파라미터 또는 동작상태 등의 정보의 교환을 데이타 프로세서의 메모리맵상의 하나의 어드레스에서 데이타 프로세서에 의해 제어되는 레지스터상에 데이타를 라이트하거나 또는 리드하는 것에 의해 실행된다. 또한, 데이타전용 처리회로내에서 리라이트 가능한 장치를 사용하는 것에 의해 데이타처리 시스템의 용도 또는 데이타처리 시스템의 동작중에 발생할 수 있는 변화의 요구에 따라 데이타전용 처리회로의 동작을 자유롭게 변경할 수 있다.

본 발명에 따른 데이타처리 시스템에 있어서, 데이타전용 처리회로의 칩상에 있어서의 배치위치를 미리 제한하는 것에 의해, 데이타처리 시스템의 다른 부분의 배치를 변경하지 않고 필요에 따라서 데이타전용 처리회로 내에서의 변화를 가능하게 한다.

이하, 본 발명을 도면을 참조해서 더욱 상세하게 설명한다.

본 발명의 1실시예를 제1도에 도시한다. 제1도는 화상신호처리, 특히 화상신호 부호화를 예로 하여 본 발명의 데이타처리 시스템의 처리장치의 기본구성을 도시한 것이다. 본 발명은 그의 적용에 있어서 화상신호처리에만 한정되는 것은 아니다. 본 발명의 시스템은 전용회로가 마련되어 있는 다른 어떠한 처리에도 실행가능하다. 따라서, 본 발명의 제1도에 대한 설명은 단지 예시를 목적으로 한 것이다.

본 실시예의 데이타 프로세서는 산술논리회로(ALU)(2) 및 누적가산기(ACC)(4)를 기본 구성요소로서 포함한다. 제1도의 데이타 프로세서는 명령을 저장하는 도시하지 않은 명령메모리(예를 들면, ROM 또는 RAM)을 구비하고, 명령 메모리에 저장된 명령에 따라서 ALU(2)가 가감 등의 임의의 처리동작 또는 전환동작을 실행하고 동작결과가 ACC(4) 또는 ALU(2)와 접속된 레지스터에 저장되도록 구성되어 있다. ALU(2)는 명령에 따라 여러가지의 처리동작을 실행할 수 있으므로, 다른 처리 내용을 포함한 처리동작을 실행하는 경우에 적합하다. 또, 데이타 프로세서는 ACC(4)에 처리결과를 저장하도록 구성되므로, ALU(2)의 처리결과에 따라 후처리내용이 변화하거나 또는 ALU(2)의 처리결과를 사용하여 후처리동작을 실행하는 경우에 적합하다.

또, 데이타 프로세서는 승산동작을 실행하는 승산기(MPY)(3)과 양자화계수 등의 처리계수의 저장 또는 데이타변환용으로 사용되는 ROM(5)를 포함한다. 화상데이타를 부호화하는 경우에는 일반적으로 승산기(3)을 프로세서에 조합하는 것에 의해 효과적인 화상처리를 달성할 수 있도록 양자화 또는 역양자화 등의 다수의 승산을 필요로 한다.

본 발명의 데이타처리 시스템은 데이타 기억메모리(6), (7), (8), 메모리(6)과 (7) 사이에 접속된 이산 코사인변환용 이산 코사인변환(DCT)회로(9) 및 화상데이타의 필터처리용 필터회로(FLT)를 또 포함하도록 구성된 회로를 갖는다. 메모리(7)과 함께 DCT(9) 및 FLT(10)은 데이타전용 처리회로(11)을 구성한다.

제1도에 도시한 바와 같이, 데이타메모리(6)에서 리드되어 DCT회로(9)에 입력될 화상데이타는 데이타메모리(6)과 DCT회로(9) 사이에 접속된 제1 전용버스에 의해 공급된다. 제1 전용버스는 데이타 프로세서의 데이타버스(1)과는 독립되어 있다. DCT회로(9)에서 처리된 화상데이타는 DCT회로(9)와 메모리(7)사이에 접속된 제2 전용버스에 의해 입력동작에 사용된 메모리(6)과는 다른 메모리(7)로 공급된다. 제2 전용버스는 데이타 프로세서의 데이타버스(1)과는 독립되어 있다. 메모리(7)의 화상데이타는 데이타 프로세서의 데이타버스(1)과는 독립된 제3 전용버스에 의해 FLT회로(10)으로 공급되고, FLT회로(10)에서 처리된 화상데이타는 데이타 프로세서의 데이타버스(1)과는 독립된 제4 전용버스에 의해 메모리(8)로 공급된다.

이와 같은 구성으로 하는 것에 의해, 데이타전용 처리회로(11) 및 메모리(6), (7) 및 (8)은 데이타 프로세서의 데이타버스(1)과는 독립된 버스를 거쳐서 접속되므로, 데이타버스(1)의 점유율이 감소된다. 또, 데이타전용 처리회로(11)에서 사용될 화상데이타의 입출력이 모두 메모리(6), (7), (8)을 거쳐서 실행되므로, 데이타처리 시스템의 처리장치와 데이타전용 처리회로(11)의 독립성이 높아진다.

설명을 간단하게 하기 위해 화상신호를 부호화하는 것을 예로서 든다. 그러나, 본 발명은 화상신호를 복호하는 경우에도 적용된다. 예를 들어, 화상신호를 복호하는 경우, 역 이산 코사인변환(IDCT)회로 및 움직임보상회로를 DCT회로(9) 및 FLT회로(10) 대신에 배치하여 화상신호 복호 시스템을 형성해도 좋다. 제1도에 도시한 바와 같이, 이러한 구성에 있어서, 데이타 입력메모리(6) 및 IDCT회로는 데이타 프로세서의 데이타버스와는 독립된 제1 전용버스를 거쳐서 접속되고, IDCT회로는 제2 전용버스를 거쳐서 출력메모리(7)과 접속되며, 또 움직임보상회로는 제3 전용버스에 의해 입력메모리(즉, IDCT회로의 출력메모리(7))와 접속되고, 제4 전용버스를 거쳐서 출력메모리(8)에 접속된다. 움직임보상회로를 데이타전용 처리회로의 일부로서 마련하는 경우, 기준 화상데이타를 저장하는 메모리는 움직임보상에 있어시 필수적이다. 움직임보상회로의 입력메모리(7)의 메모리공간을 IDCT회로의 변환결과를 저장하는 하나의 메모리공간과 기준화상데이타를 저장하는 다른 하나의 메모리공간의 2개의 공간으로 분할하는 것에 의해 단일의 공유메모리를 마련할 수 있게 된다.

화상신호를 부호화하는 경우에도 부호화처리의 종류에 따라서 데이타전용처리회로를 변경할 수 있다. 예를 들면, 움직임검출 및 이산 코사인변환을 사용하는 움직임화상을 부호화하는 경우, 움직임측정회로 및 DCT회로를 DCT회로(9) 및 FLT회로(10) 대신 배치할 수 있다. 제1도에 도시한 바와 같이, 이러한 구성에 있어서, 움직임측정회로와 움직임측정회로의 입력메모리(6)은 데이타 프로세서의 데이타버스(1)과는 독립된 제1 전용버스를 거쳐서 접속되고, 움직임측정회로와 움직임측정회로의 출력메모리(7)은 제2 전용버스를 거쳐서 접속되어도 좋다. 또, DCT회로 및 그의 입력메모리(즉, 움직임측정회로의 출력메모리(7))은 제3 전용버스를 거쳐서 접속되고, DCT회로와 그의 출력메모리(8)은 제4 전용버스를 통해 접속된다. 이 경우에, 부호화처리에 의한 데이타버스의 점유시간량이 상기와 마찬가지로 감소된다.

DCT회로(9)와 FLT회로(10)을 가지고 설명하였지만, 상기 데이타전용 처리회로는 거기에 한정되지 않고, 상기 데이타전용 처리회로를 구비하는 어떠한 회로에도 적용가능하다. 본 발명에 있어서, 전용 및 독립버스와 접속된 데이타전용 처리회로는 처리내용이 고정된 처리회로, 즉 입력데이타를 순차적으로 처리하고 처리된 내용을 출력하는 처리회로 또는 그 자신의 처리결과에 의해 변경되지 않는 다음의 처리내용을 갖는 처리회로를 갖는 어떠한 처리회로에도 적용가능하고, 그의 처리결과는 다른 처리회로에서 사용된다. 상술한 DCT회로 또는 IDCT회로는 비교적 많은처리량을 갖도록 순차 입력 화상데이타를 변환하고, 변환된 데이타를 출력한다. 그 결과, 본 발명에 있어서, 전용버스와 메모리를 포함하도록 구성하면 더욱 효과적이다.

이해의 편의를 위해, 제1도에 데이타메모리(6), (7) 및 (8)을 다른 메모리로서 나타낸다. 그러나, 이들 매모리가 그들 공간에서 충분히 구별가능하므로, 단일 메모리의 메모리공간을 분할하는 것만으로 충분하다. 분할된 공간은 데이타메모리(6), (7), (8)에 각각 할당된다.

제2도는 본 발명의 구성의 1예를 도시한 것이다. 이 실시예에 있어서, 직렬포트는 데이타전용 처리회로(11)을 갖는 데이타메모리(6), (7)의 출력 인터페이스에 사용된다.

데이타메모리(6)은 데이타버스(1)과 접속된 랜덤포트와 데이타전용 처리회로(11)와 일부로서 동작하는 DCT회로(9)와 접속된 직렬포트를 갖도록 구성된다. 한편, 데이타메모리(7)은 DCT회로(9)에서 데이타를 수신하고 또는 선택기(73)을 통해 데이타버스(1)과 접속되어 있는 랜덤프트를 갖는다. 또, 데이타메모리(7)은 데이타전용 처리회로(11)의 일부로서 동작하는 FLT회로(10)과 접속된 직렬포트를 더 갖는다. 데이타메모리(8)은 FLT회로(10)에서 데이타를 수신하고 선택기(82)) 거쳐서 데이타버스(1)과 접속되어 있는 랜덤포트를 갖는다. 이 실시예에 있어서, 데이타전용 처리회로(11)은 데이타메모리(8)이 출력용 직렬포트가 없는 단일포트 메모리로 되도록 DCT회로(9) 및 FLT회로(10)만을 갖는 구성으로 되어 있다.

구체적인 동작에 있어서, 데이타 프로세서에 의해 처리된 화상데이타를 데이타버스(1)에서 데이타메모리(6)의 랜덤포트를 거쳐서 공급하고, RAM(61)에 라이트한다. 프로세서와 접속될 포트를 랜덤하게 하는 이유는 화상데이타가 지그재그(래스터) 주사된 경우, 프로세서에서 출력될 화상데이타를 그들이 RAM(61)로 출력되기 전에 어드레스 변환해야 하기 때문이다.

RAM(61)은 DCT회로(9)의 리드요구에 따라서 평행하게 처리순으로 병렬로 화상데이타를 직렬 레지스터(62)로 전송하고, 직렬포트를 거쳐서 연속적으로 화상데이타를 출력한다. 화상데이타의 처리, 특히 DCT회로(9)내의 변환은 순차적인 것이므로, 데이타메모리(6)이 데이타를 연속적으로 출력할 수 있는 구성을 갖는 본 발명이 적합하다.

다음에, DCT회로(9)에서 거리된 화상데이타(즉, DCT계수)는 랜덤포트에서 선택기(73)을 거쳐서 공급되어 RAM(71)에 라이트된다. 본 실시예는 DCT회로(9)에 의해 처리된 화상데이타와 데이타버스(1) 사이의 접속이 선택기(73)에 의해 선택가능하게 되도록 구성되어 있다. 이러한 구성에서는 DCT회로(9)의 출력을 수신하는 포트와 데이타 프로세서의 데이타버스에서 데이타를 전송하는 포트가 공통이다. 화상데이타(예를 들어, DCT계수) 즉 DCT결과를 부호화 또는 양자화용 프로세서의 기본 회로장치에 사용하기 위해, 선택기(73)을 전환하여 RAM(71)의 랜덤포트를 데이타 프로세서의 데이타버스(1)에 접속한다. DCT회로(9)의 출력이 직렬데이타이기 때문에 포트는 직렬로 되지만, 랜덤포트를 채용하므로 데이타 프로세서에서 데이타를 전송하는 것이 자유롭다.

RAM(61)에서와 마찬가지로, RAM(71)의 출력시에 다수 비트의 데이타가 병렬로 직렬 레지스터(72)로 전송되어 직렬포트를 거쳐서 출력된다. 데이타메모리(7)에서와 마찬가지로 RAM(71)로부터의 화상데이타가 선택기(82)를 거쳐서 RAM(81)에 입력된다. 이 RAM(81)의 출력은 랜덤포트에서 선택기(82)를 거쳐서 데이타버스(1)과 접속되어 있다.

본 발명에 있어서, 데이타전용 처리회로(11)은 데이타메모리(8)이 데이타메모리(7)과는 달리 직렬 출력포트를 구비하지 않도록 FLT회로(10)에서 종료된다. DCT회로(9)만이 데이타전용 처리회로(11)에 조합되어 있는 경우에는 DCT회로(9)의 출력메모리를 데이타메모리(8)의 구성으로 할 수 있는 것은 물론이다. 데이타전용 처리회로가 여러개인 경우, 데이타처리 흐름의 하류점에 위치될 메모리는 데이타메모리(8)의 구성을 갖는다.

본 발명에 따르면, RAM(71)의 화상데이타를 DCT동작과 마찬가지로 FLT회로(10)에서 필터처리할 수 있다. 필터처리된 결과를 이와 같이 RAM(71)에 라이트하고 데이타 프로세서의 데이타버스(1)을 사용해서 리드할 수 있다.

제3도는 데이타메모리(6), (7), (8)의 데이타전용 처리회로와의 입출력 인터페이스로서 직렬포트를 사용하는 실시예를 도시한 것이다. 제2도에 도시한 바와 같이, 데이타메모리(6)은 데이타버스(1)과 접속된 랜덤포트와 DCT회로(9)와 접속된 직렬포트를 갖는다. 데이타메모리(7)은 DCT회로(9)에서 화상데이타를 수신하는 직렬포트와 FLT회로(10)으로 화상데이타를 출력하는 직렬포트를 갖고, 또 데이타버스(1)과 접속된 랜덤포트를 갖는다. 데이타메모리(8)은 FLT회로(10)의 출력을 수신하는 직렬포토와 데이타버스(1)과 접속된 랜덤포트를 갖는다.

구체적인 동작으로서는 프로세서의 데이타버스(1)에서 DCT처리될 화상데이타를 RAM(61)에 라이트한다. 이 RAM(61)은 처리순으로 화상데이타를 직렬레지스터(62)로 전송한다. 직렬 레지스터(62)의 화상데이타는 DCT회로(9)의 리드요구에 따라 순차 리드되어 DCT처리된다. 이와 같이 처리된 화상데이타(예를 들면, DCT계수)는 다른 메모리(7)에 라이트된다. 이 때, DCT처리된 화상데이타(예를 들면, DCT계수)는 순차 출력되어 메모리내의 직렬 레지스터(74)에 입력된다. 이 직렬 레지스터(74)는 각각의 저장블럭마다의 소정 수의 데이타소자를 한번에 RAM(75)로 전송하여 저장한다. RAM(75)에 저장된 화상데이타(예를 들면, DCT계수)는 프로세서의 데이타버스(1)과 접속된 랜덤포트를 거쳐서 자유롭게 리드되어 프로세서의 기본 회로부에서 처리가능하게 된다. 이와는 독립적으로, RAM(75)의 화상데이타는 DCT동작시와 마찬가지로 FLT회로(10)에 의해 필터처리가 가능하게 된다. 또, 이와 같이 FLT회로(10)애 의해 필터처리된 화상데이타는 메모리(8)에 라이트되고 프로세서의 데이타버스(1)에서 리드가능하게 된다.

제4도는 2개의 RAM을 구비한 데이타메모리(6) 및 (7)의 구성을 도시한 것이다. 구체적인 동작으로서는 DCT처리할 데이타 프로세서의 데이타버스(1)로부터의 화상데이타를 2개 중 데이타버스와 접속되어 있는 RAM(6A)에 라이트한다. 그리고, 화상데이타를 DCT회로(9)에 의해 처리하고자 하는 경우에는 선택기(6C)를 전환하여 데이타 프로세서의 데이타버스(1)과 접속된 버스를 DCT회로(9)에 접속한다. 이와 동시에, 선택기(6D)를 전환하여 프로세서의 데이타버스(1)과 다른 RAM(6B)를 접속한다. RAM(6A)내의 화상데이타는 DCT회로(9)에 의해 리드되어 DCT처리된다. 이와같이 처리된 화상데이타(예를 들면, DCT계수)는 다른 메모리(7)에 라이트된다. 또한, 이 때, DCT회로(9)의 처리된 화상데이타(예를 들면, DCT계수)는 DCT회로(9)와 접속되어 있는 한쪽의 RAM(7B)에 라이트되고, 메모리내의 다른 쪽의 RAM(7A)는 프로세서의 데이타버스(1) 또는 다음의 FLT회로(10) 중 어느 하나에 접속된다. RAM(7B)내에 저장된 화상데이타(예를 들면, DCT계수)는 선택기(7D)를 전환하는 것에 의해 프로세서의 데이타버스(1)에 접속되고 데이터 프로세서의 기본회로부에서 자유롭게 리드되어 처리된다. 이와 동시에, 다른 쪽의 RAM(7A)는 DCT회로(9)에 접속된다. DCT에서와 마찬가지로, 메모리(7)내의 화상데이타를 FLT회로(10)에서 필터처리하면, 선택기(7D)는 메모리(7)내의 한쪽의 RAM(7B)의 접속을 DCT회로(9)고 전환하며, 이 때 DCT회로(9)의 처리결과를 이용할 수 있게 된다. 한편, 필터처리될 화상데이타가 데이타 프로세서의 데이타버스(1)에서 입력되면, 선택기(7D)는 RAM(7B)를 데이타 프로세서의 데이타버스(1)로 전환하고, 선택기(7C)는 다른쪽의 RAM(7A)를 전환하여 FLT회로(10)으로 전환한다. 또, 이들 2개의 RAM(7A) 및 (7B)를 DCT회로(9)의 경우와 마찬가지로 사용한다. 또, 이와 같이 필터처리된 화상데이타는 데이타 프로세서에 의해 메모리(8)내에 라이트되고 데이타버스(1)에서 리드가능하다.

제5도는 본 발명에 따른 데이타처리 시스템의 전체 구성을 도시한 것이다. 데이타전용 처리회로(11)(점선에 의해 둘러싸인 부분)에 승산기 MPY(3), 산술논리유닛 ALU(2), 누적 가산기 ACC(4), RAM(6) 및 ROM(5)를 포함하는 데이타프로세서, 명령ROM(13), 프로그램 카운터 PC(14), 프로그램 레지스터 REG(15), 명령디코더DEC(16) 및 제어장치 CONT(17)을 포함하는 프로세서 제어부 및 외부 인터페이스장치 I/F(18)을 데이타버스(1)과 어드레스버스(12)에 의해 접속한다. 제1도에 도시한 바와 같이, 데이타 프로세서는 산술논리유닛 ALU(2) 및 누적 가산기 ACC(4)를 기본 구성요소로 한다. 데이타 프로세서는 프로그램 카운터 PC(14)에 의해 제어되는 프로그램 실행시퀀스를 갖고 있으므로, 프로그램이 프로그램 카운터 PC(14)와 관련하여 명령 ROM(13)에서 순차 리드된다. 이와 같이 리드된 명령은 명령디코더 DEC(16)에서 복호되고, 복호결과에 따라 제어장치 CONT(17)이 여러가지의 제어신호를 출력한다. 이들 제어신호는 ALU(2) 및 ACC(4)를 제어하고, ALU(2)는 제어신호에 따라 가감 등의 처리동작 및 시프트동작을 실행하고, 그 결과가 레지스터 또는 ALU(2)에 접속된 ACC(4)에 저장된다.

제1도에 도시한 바와 같이, ALU(2)는 명령에 따라 여러가지 처리동작을 실행할 수 있도록 구성되어 있다. 따라서, 본 발명은 다른 처리내용을 포함하는 처리동작을 실행하는 경우에 적용가능하다. 처리결과가 ACC(4)에 저장되므로, 본 발명은 후처리내용이 ALU(2)의 처리결과에 따라 변화하거나 또는 후처리동작이 ALU(2)의 처리결과를 사용해서 실행되는 경우에도 적용가능하다.

본 발명은 제6도에 도시한 바와 같이 시스템의 메모리 어드레스 공간을 나타내는 메모리맵으로 구성되어 있으므로, 메모리위치를 어드레스하는 것만으로 데이타 프로세서가 시스템의 모든 소자를 동작시키는 것이 가능하다. 예를 들어, 각각의 메모리 어드레스 위치는 24비트의 공간을 갖는 것으로 한다. 제6도에 도시한 바와 같이, 이들 메모리 어드레스 위치는 제어용 시스템영역(시스템), 동작프로그램영역(프로그램), 내부 메모리 영역(내부메모리), 전용 데이타회로I/O영역(전용회로) 및 외부 메모리 영역(외부메모리)으로 맵핑된다. 도시한 바와같이, 내부 메모리영역은 또 데이타전용 처리회로(11)에서 데이타를 입출력하는 여러가지 메모리(즉, 재5도에 도시한 바와 같은 메모리(6), (7), (8))에 대한 메모리 어드레스위치로 맵핑된다.

여기에서, 도시한 바와 같이, 데이타전용 처리회로(11)을 사용하는 동작명령 및 파라미터와 데이타전용 처리회로(11)의 동작상태를 나타내는 동작상태 데이타는 메모리 어드레스 위치를 액세스하는 것에 의해 제어되도록 제6도의 메모리맵상에 맵핑된다.

구체적으로, 데이타전용 처리회로(11)에 대해 맵핑된 어드레스(예를 들어, 어드레스 700000)이 어드레스버스(12)로 출력되면, 데이타전용 처리회로(11)은 그 어드레스에 대응하는 처리를 실행한다. 처리의 기동/정지/일시정지를 제어하도록 어드레스700000이 할당되면, 데이타전용 처리회로(11)은 어드레스버스에 나타나는 어드레스에 따라 데이타버스상에 데이타를 페치하고, 데이타버스(1)로 출력된 데이타에 따라서 기동, 정지, 일시정지의 동작 중의 하나를 실행한다.

따라서, 메모리맵상의 메모리 어드레스 공간에 데이타를 라이트 또는 패드하는 것에 의해 데이타전용 처리회로(11)의 제어를 실행하므로, 데이타 프로세서의 명령 시스템은 변경하지 않고 데이타전용 처리회로(11)로의 추가 및 변경이 가능하게 된다.

제7도는 데이타전용 처리회로(11)의 DCT회로(9)의 구성을 도시한 것이다. 이실시예는 1차원 DCT를 2회 실행하는 것에 의해 2차원 DCT를 실현하는 블럭도이다. 입력포트(91)에 입력된 화상데이타는 승산기(93)에 의해 DCT변환계수가 승산되고, 그 결과는 선택기(SEL)(94)를 거쳐서 누적가산기(95)에 누적된다. 소정 수로 누적된 값은 선택기(SEL)(96)을 거쳐서 전치RAM(97)에 라이트된다. 상술한 동작은 1차원 DCT에 속한다. 전치RAM(97)은 재배열되어 선택기(92)로 데이타를 출력하고, 상기한 동작은 다시 한번 실행하여 2차원 DCT를 완료하고 화상데이타(예를 들어, DCT계수)를 출력포트(98)로 출력한다. 이들 동작은 데이타처리 시스템과의 인터페이스를 위한 인터페이스 레지스터(99), 인터페이스 레지스터(99)에 저장된 명령을 복호화하는 명령디코더(9A), 명령디코더(9A)에 응답해서 신호를 출력하는 제어기(9B) 및 입출력 메모리를 어드레스하는 메모리 어드레스 생성기(9C), (9D)를 포함하는 제어장치에 의해 이들 동작이 제어된다. 인터페이스 레지스터(99)는 상술한 메모리맵상에 맵핑된다.

제8도는 데이타전용 처리회로(11)의 FLT회로(10)의 구성을 도시한 것이다. 이 실시예에서는 수평 및 수직 필터처리동작에 의해 2차원 필터처리를 실현한다. 입력포트(101)에 입지된 화상데이타는 먼저 수평필터(102)에 의해 수평으로 필터처리되고, 다음에 수직필터(103)에 의해 수직으로 필터처리된 후 출력포트(104)로 출력된다. FLT회로(10)의 동작제어 시스템은 데이타처리 시스템과의 인터페이스를 위한 인터페이스 레지스터(105), 인터페이스 레지스터(105)에 저장된 명령을 복호화하는 명령디코더(106), 명령디코더(106)에 응답해서 신호를 출력하는 제어기(107) 및 입출력 메모리를 어드레스하는 메모리어드레스 생성기(108), (109)로 구성된다.인터페이스 레지스터(105)는 상기한 메모리맵상에 맵핑된다.

데이타전용 처리회로(11)은 DCT회로(9) 및 FLT회로(10) 이외에도 움직임보상회로, 패턴정합회로, 가변길이 부호화회로 또는 가변길이 복호화회로 등의 여러가지 회로를 포함한다.

제9도와 제10도는 본 발명의 데이타처리 시스템을 반도체칩(140)상에 구성하는 예를 도시한 것이다. 이들 예에서는 데이타처리 시스템을 단일의 실리콘 반도체기판(140)상에 형성하는 경우에 대해 설명한다. 본 데이타처리 시스템을 단일의 반도체기판(140)상에 형성하는 구성은 소의 "셀 베이스 IC(cell based IC)"를 이용하거나 또는 풀커스템(full custom) 설계에 의해 실행할 수 있다.

제9도는 칩(140)의 외부에서 전기적으로 리라이트된 논리내용을 갖는 FPGA(Field Programmable Gate Arrays)(142) 및 (143)으로 구성된 데이타전용 처리회로(11)과 동일한 칩(140)상에 데이타 프로세서(141)을 구성하는 1예를 도시한 도면이다. 재9도의 회로는 FPGA 리라이트 제어포트(144)와 스위치(145)를 포함한다. FPGA회로를 변경하는 경우, FPGA 리라이트 제어포트(144)에 제어신호를 입력하여 FPGA 리라이트 모드를 설정하는 것에 의해서 스위치(145)가 전환되어 입력포트(146)에서 FPGA 회로신호가 입력된다. 입력포트(146)으로부터의 FPGA회로신호를 사용하는 것에 의해 데이타전용 처리회로(11)의 FPGA(142) 및(143)의 회로구성이 설정된다.

제10도는 데이타전용 처리회로(11)만을 게이트어레이로 실현하는 다른 실시예를 도시한 것이다. 제10도의 실시예는 게이트어레이(147) 및 (148)의 데이타전용처리회로(11)만을 구성하는 것에 의해 여러가지 처리동작을 포함하는 데이타처리 시스템(141)에 신속하게 대응할 수 있게 된다.

제11도는 데이타처리 시스템상의 데이타전용 처리회로(11)의 칩상에서의 레이아웃위치(150)을 미리 결정한 1예를 도시한 도면이다. 이와 같이 레이아웃위치를 미리 결정하는 것에 의해, 다른 전용LSI(151)을 본 데이타처리 시스템의 데이타전용 처리회로로서 사용하는 경우, 인터페이스 사양을 변경하는 것만으로 용이하게 칩상에 배치할 수 있다. 또, 다른 데이타전용 처리회로(109)의 변경을 데이타처리 시스템의 다른 부분에는 아무런 영향을 주지 않고 용이하게 실행할 수 있다.

본 발명의 데이타처리 시스템에 의하면, 프로세서의 데이타버스가 화상데이타의 처리에 의해 점유되지 않고 프로세서의 기본기능과 데이타전용 처리회로와의 병렬처리도 및 여러개의 데이타전용 처리회로간의 병렬처리도가 향상되어 고속의 데이타처리가 달성된다. 또, 데이타전용 처리회로에 의해 처리될 화상데이타 또는 처리된 화상데이타의 입출력을 데이타 프로세서에 의해 제어되는 메모리에 의해 실행되고, 데이타전용 처리회로의 기동 또는 일시정지의 제어를 데이타 프로세서의 메모리 어드레스 공간에 맵핑하므로, 데이타 프로세서의 명령체계를 변경하는 일 없이 데이타전용 처리회로를 변경할 수 있다.

제1도는 본 발명의 실시예에 따른 데이타처리 시스템의 처리장치의 기본구조를 도시한 도면.

제2도는 본 발명에 따른 데이타처리 시스템의 일부의 구성예를 도시한 도면.

제3도는 본 발명에 따른 데이타처리 시스템의 일부의 다른 구성예를 도시한 도면.

제4도는 본 발명에 따른 데이타처리 시스템의 일부의 다른 구성예를 도시한 도면.

제5도는 본 발명의 1실시예에 따른 데이타처리 시스템의 전체 구성을 도시한 도면.

제6도는 메모리 맵을 도시한 도면.

제7도는 DCT 전용모듈 구성예를 도시한 도면.

제8도는 FLT 전용모듈 구성예를 도시한 도면.

제9도는 전용회로를 갖는 FPGA의 구성예를 도시한 도면.

제10도는 전용회로를 게이트 어레이에 의해 실현하는 구성예를 도시한 도면.

제11도는 응용 구성예를 도시한 도면.

제12도는 전용의 산술논리장치를 갖는 종래의 데이타 프로세서의 처리장치를도시한 도면.

제13도는 몇개의 전용버스를 갖는 종래의 데이타처리 시스템을 도시한 도면.

Claims

데이타를 처리하는 데이타 프로세서;

데이타를 저장하는 제1 메모리;

데이타를 저장하는 제2 메모리;

데이타상에서 소정의 동작을 실행하는 회로;

상기 데이타 프로세서와 상기 제1 및 제2 메모리에 접속되고, 처리된 데이타를 상기 데이타 프로세서에서 상기 제1 메모리로 전송하고, 데이타를 상기 제2 메모리에서 상기 데이타 프로세서로 전송하는 제1 버스;

상기 제1 버스와는 독립적으로 상기 회로와 상기 제1 메모리에 접속되고, 처리된 데이타를 상기 제1 메모리에서 상기 회로로 전송하는 제2 버스 및;

상기 제1 버스와는 독립적으로 상기 회로와 상기 제2 메모리에 접속되고, 상기 회로에서 처리된 데이타를 상기 회로에서 상기 제2 메모리로 전송하는 제3 버스를 포함하는 것을 특징으로 하는 데이타처리 시스템.
제1항에 있어서,

상기 회로는 상기 제1 메모리에 화상데이타를 페치하여 상기 화상데이타를 이산 코사인변환처리하고, 이산코사인 변환계수를 출력하는 이산코사인 변환회로인 것을 특징으로 하는 데이타처리 시스템.
제1항에 있어서,

상기 데이타 프로세서는

실행할 명령을 저장하는 명령메모리 및

상기 명령메모리에 저장된 상기 명령을 실행하는 처리유닛을 포함하고,

상기 회로는 상기 처리유닛에 의한 실행결과인 데이타상에서 상기 소정의 동작을 실행하는 것을 특징으로 하는 데이타처리 시스템.
제1항에 있어서,

상기 회로는 상기 제1 메모리에서 상기 처리된 데이타상에서 동작을 순차실행하기 위해, 직렬로 접속된 여러개의 서브회로를 포함하는 것을 특징으로 하는 데이타처리 시스템.
제1항에 있어서,

상기 제1 메모리는 처리된 데이타를 연속적으로 상기 회로로 출력하는 직렬포트를 갖는 것을 특징으로 하는 데이타처리 시스템.
제1항에 있어서,

상기 회로, 상기 데이타 프로세서 및 상기 메모리는 단일의 반도체기판상에 형성되고,

상기 회로는 상기 반도체기판상에서 상기 데이타 프로세서와는 다른 위치에개별적으로 배치되는 것을 특징으로 하는 데이타처리 시스템.
제1항에 있어서,

상기 제2 메모리는 상기 제1 버스와의 접속과 상기 제2 버스와의 접속을 선택적으로 전환하는 선택기를 포함하는 것을 특징으로 하는 데이타처리 시스템.
제1항에 있어서,

상기 제2 메모리는

상기 제3 버스에서 데이타를 수신하는 직렬포트 및

상기 제1 버스에 접속된 랜덤포트를 포함하는 것을 특징으로 하는 데이타처리 시스템.
제1항에 있어서,

상기 제1 메모리는 2개의 메모리를 포함하고,

상기 2개의 메모리 중 하나의 메모리가 상기 제1 버스에 접속되는 경우, 상기 2개의 메모리 중 다른 메모리는 상기 제2 버스에 접속되는 것을 특징으로 하는 데이타처리 시스템.
제1항에 있어서,

상기 제2 메모리는 2개의 메모리를 포함하고,

상기 2개의 메모리 중 하나의 메모리가 상기 제1 버스에 접속되는 경우, 상기 2개의 메모리 중 다른 메모리는 상기 제3 버스에 접속되는 것을 특징으로 하는 데이타처리 시스템.
제1항에 있어서,

상기 데이타 프로세서에서 출력된 어드레스 신호는 어드레스 버스를 거쳐서 상기 회로로 공급되고,

상기 회로는 상기 어드레스 버스를 거쳐서 공급된 상기 어드레스 신호에 따라서 제어되는 동작상태를 갖는 것을 특징으로 하는 데이타처리 시스템.
제1항에 있어서,

상기 회로는 상기 회로의 논리회로소자가 다른 소정의 동작을 실행하도록 전기적으로 변경가능하게 구성되어 있는 것을 특징으로 하는 데이타처리 시스템.
제12항에 있어서,

상기 회로는

상기 회로의 상기 논리회로소자를 변경할지 변경하지 않을지를 나타내는 제어신호를 수신하는 제어포트 및

상기 데이타 프로세서와 상기 회로 중 어느 곳에 상기 제어포트에 의해 수신된 상기 제어신호에 따른 상기 시스템의 외부로부터의 입력신호를 공급할지를 선택하는 스위치를 포함하는 것을 특징으로 하는 데이타처리 시스템.
제1항 내지 제13항 중의 어느 한항에 있어서,

상기 제1 메모리는 처리된 데이타를 상기 회로로 직렬로 출력하는 직렬포트를 갖는 것을 특징으로 하는 데이타처리 시스템.
데이타를 처리하는 데이타 프로세서;

데이타를 저장하는 메모리;

데이타상에서 소정의 동작을 실행하고, 상기 회로에 의해 처리된 데이타를 상기 데이타 프로세서로 출력하는 회로;

상기 데이타 프로세서와 상기 메모리에 접속되고, 처리된 데이타를 상기 데이타 프로세서에서 상기 메모리로 전송하는 제1 버스 및;

상기 제1 버스와는 독립적으로 상기 회로와 상기 메모리에 접속되고, 처리된 데이타를 상기 메모리에서 상기 회로로 전송하는 제2 버스를 포함하는 것을 특징으로 하는 데이타처리 시스템.
제15항에 있어서,

상기 회로는 상기 메모리에서 화상데이타를 페치하여 상기 화상데이타를 이산코사인 변환처리하고, 이산코사인 변환계수를 출력하는 이산코사인 변환회로인 것을 특징으로 하는 데이타처리 시스템.
제15항에 있어서,

상기 데이타 프로세서는

실행할 명령을 저장하는 명령메모리 및

상기 명령메모리에 저장된 상기 명령을 실행하는 처리유닛을 포함하고,

상기 회로는 상기 처리유닛에 의한 실행결과인 데이타상에서 상기 소정의 동작을 실행하는 것을 특징으로 하는 데이타처리 시스템.
제15항에 있어서,

상기 회로는 상기 메모리에서 상기 처리된 데이타상에서 동작을 순차 실행하기 위해, 직렬로 접속된 여러개의 서브회로를 포함하는 것을 특징으로 하는 데이타처리 시스템.
제15항에 있어서,

상기 회로, 상기 데이타 프로세서 및 상기 메모리는 단일의 반도체기판상에 형성되고,

상기 회로는 상기 반도체 기판상에서 상기 데이타 프로세서와는 다른 위치에 개별적으로 배치되는 것을 특징으로 하는 데이타처리 시스템.
제15항에 있어서,

상기 데이타 프로세서에서 출력된 어드레스 신호는 어드레스 버스를 거쳐서 상기 회로에 공급되고,

상기 회로는 상기 어드레스 버스를 거쳐서 공급된 상기 어드레스 신호에 따라서 제어되는 동작상태를 갖는 것을 특징으로 하는 데이타처리 시스템.
제15항에 있어서,

상기 회로는 상기 회로의 논리회로소자가 다른 소정의 동작을 실행하도록 전기적으로 변경가능하게 구성되어 있는 것을 특징으로 하는 데이타처리 시스템.
제21항에 있어서,

상기 회로는

상기 회로의 상기 논리회로소자를 변경할지 변경하지 않을지를 나타내는 제어신호를 수신하는 제어포트 및

상기 데이타 프로세서와 상기 회로 중의 어느 곳에 상기 제어포트에 의해 수신된 상기 제어신호에 따른 상기 시스템의 외부로부터의 입력신호를 공급할지를 선택하는 스위치를 포함하는 것을 특징으로 하는 데이타처리 시스템.
제15항 내지 제22항중의 어느 한항에 있어서,

상기 메모리는 2개의 메모리를 갖고,

상기 2개의 메모리 중 하나의 메모리는 상기 제1 버스에 접속되고,

상기 2개의 메모리 중 다른 메모리는 상기 제2 버스에 접속되고, 또는 그반대로 접속되는 것을 특징으로 하는 데이타처리 시스템.
제2항에 있어서,

상기 이산코사인 변환회로는 1차원 이산코사인 변환을 2회 실행하는 것에 의해 2차원 이산코사인 변환을 실행하고,

상기 이산코사인 변환회로는

화상데이타를 입력하는 입력포트,

상기 화상데이타를 이산코사인 변환계수에 의해 승산하는 승산기,

상기 승산기에서 승산된 화상데이타를 누적하는 누적가산기,

1차원 이산코사인 변환데이타로서 소정량의 상기 누적 화상데이타를 저장하는 메모리 및

어드레스 버스상에서 상기 데이타 프로세서로부터의 명령에 따라 상기 승산기, 상기 누적가산기 및 상기 메모리의 동작을 제어하고, 상기 메모리에 저장된 상기 1차원 이산코사인 변환데이타를 상기 승산기에 입력한 후, 상기 누적가산기로 입력하여 2차원 이산코사인 변환데이타를 출력포트로 출력하는 제어수단을 포함하는 것을 특징으로 하는 데이타처리 시스템.
제16항에 있어서,

상기 이산코사인 변환회로는 1차원 이산코사인 변환을 2회 실행하는 것에 의해 2차원 이산코사인 변환을 실행하고,

상기 이산코사인 변환회로는

화상데이타를 입력하는 입력포트,

상기 화상데이타를 이산코사인 변환계수에 의해 승산하는 승산기,

상기 승산기에서 승산된 화상데이타를 누적하는 누적가산기,

1차원 이산코사인 변환데이타로서 소정량의 상기 누적 화상데이타를 저장하는 메모리 및

어드레스 버스상에서 상기 데이타 프로세서로부터의 명령에 따라 상기 승산기, 상기 누적가산기 및 상기 메모리의 동작을 제어하고, 상기 메모리에 저장된 상기 1차원 이산코사인 변환데이타를 상기 승산기에 입력한 후, 상기 누적가산기로 입력하여 2차원 이산코사인 변환데이타를 출력포트로 출력하는 제어수단을 포함하는 것을 특징으로 하는 데이타처리 시스템.