KR100357161B1 - 반도체 레이저 패키지 구조 - Google Patents

반도체 레이저 패키지 구조 Download PDF

Info

Publication number
KR100357161B1
KR100357161B1 KR1019950069315A KR19950069315A KR100357161B1 KR 100357161 B1 KR100357161 B1 KR 100357161B1 KR 1019950069315 A KR1019950069315 A KR 1019950069315A KR 19950069315 A KR19950069315 A KR 19950069315A KR 100357161 B1 KR100357161 B1 KR 100357161B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor laser
type
lead
stem
Prior art date
Application number
KR1019950069315A
Other languages
English (en)
Other versions
KR970053784A (ko
Inventor
노민수
Original Assignee
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자주식회사 filed Critical 엘지전자주식회사
Priority to KR1019950069315A priority Critical patent/KR100357161B1/ko
Publication of KR970053784A publication Critical patent/KR970053784A/ko
Application granted granted Critical
Publication of KR100357161B1 publication Critical patent/KR100357161B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 반도체 레이저에 관한 것으로, 수평전류 주입형 반도체 레이저와, 상기 반도체 레이저를 상기 스템에 부착시키기 위해 반도체 레이저의 하부에 분리 구성되는 제 1, 2 솔더와, 상기 반도체 레이저의 제 1, 2 솔더중에 어느 하나가 부착되는 부분에 하나의 솔더와 동일 형태로 홈이 형성되어 스템의 일측에 돌출 구성하는 리드와, 상기 리드의 홈 부분에 대응하여 제 1, 2 솔더중에 어느 하나가 부착되는 부분에 솔더와 동일 형태로 홈이 형성되어 스템의 타측에 구성되는 히트 싱크 블럭으로 이루어져 와이어 본딩(Wire Bonding) 없이 패키지(Package) 공정이 효율적으로 이루어지도록 한 반도체 레이저 패키지 구조에 관한 것이다.

Description

반도체 레이저 패키지 구조
본 발명은 반도체 레이저에 관한 것으로, 특히 반도체 레이저를 수평전류 주입형 구조로 하여 패키지(Package) 공정이 효율적으로 이루어지도록 한 반도체 레이저 패키지 구조에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래의 반도체 레이저 패키지 구조에 대하여 설명하면 다음과 같다.
제 1 도는 종래의 반도체 레이저 패키지 구성도이고, 제 2 도는 종래의 반도체 레이저의 구성도이다.
종래 기술에서의 반도체 레이저 패키지는 스템(stem)(1)의 상중양부에 구성되는 히트 싱크(Heak Sink)(2)와, 상기 히트 싱크(2)의 상부에 솔더(Solder)(4)에 의해 부착되는 반도체 레이저(3)와, 상기 반도체 레이저(3)에 전류를 공급하기 위한 리이드(Lead)(5)와, 상기 반도체 레이저(3) 상부와 상기 리이드(Lead)(5)를 연결하기 위한 Au선(Au Wire)(7)으로 구성된다.
이때, 상기의 리이드(Lead)(5)는 절연체(6)에 의해 스템(1)과 전기적으로 절연 구성된다.
상기와 같은 반도체 레이저 패키지에 이용되는 반도체 레이저의 상세 구성은 다음과 같다.
먼저, P형 GaAs 기판(8)에 형성되는 n형 GaAs 전류차단층(9)과, 상기 n형 GaAs 전류차단층(9) V-그루브(Groove)형태로 기판까지 식각한 후 형성되는 P형 AlO.45GaO.55As클래드층(10)과, 상기 P형 AlO.45GaO.55As 클래드층(10)상에 형성되는 불순물이 도핑되지 않은 AlO.14GaO.86As 활성층(11)과, 상기 AlO.14GaO.86As 활성층(11)상에 차례대로 형성되는 n형 AlO.45GaO.55As 클래드층(12), n형 GaAs 캡층(13)과, 상기 기판의 상,하부에 형성되는 n형 금속전극(14), P형 금속전극(15)을 포함하여 구성된다.
상기와 같이 구성된 VSIS 구조의 반도체 레이저는 n형층과 P형층이 수직으로 형성되어 있어 전류주입 또한 수직적으로 이루어진다.
즉, P형 GaAs 기판(6) 방향을 히트 싱크(2) 블럭에 부착하는 경우 히트 싱크(2) 블럭은 +전극으로 리이드(Lead)(5) 및 Au선(7)은 -전극으로 작용한다.
반대로 n형 GaAs 캡층(13)을 히트 싱크(2) 블럭에 부착하는 경우에는 히트 싱크(2) 블럭은 -전극으로, 리이드(5) 및 Au선(7)은 +전극으로 작용한다.
상기와 같은 종래 기술의 수직전류 주입형 반도체 레이저에 있어서는 패키지 공정에서 전류주입을 위하여 와이어 본딩(Wire Bonding) 공정으로 반도체 레이저와 리이드를 연결하는 것이 반드시 필요하다.
그러나 상기와 같은 종래 기술의 반도체 레이저 패키지 공정에 있어서는 다음과 같은 문제점이 있었다.
개개의 반도체 레이저를 스템에 조립하기 위해서는 한장의 웨이퍼를 기준으로 10,000∼15,000번 정도의 반도체 레이저 본딩과 와이어 본딩공정을 수행해야 한다(보통 2" 웨이퍼 1장을 기준으로 10,000∼15,000개의 반도체 레이저가 만들어진다).
그러므로 패키지 공정이 복잡해지고, 공정시간, 비용 및 생산수출에서 크게 불리하다.
본 발명은 상기와 같은 종래 기술의 반도체 레이저 구조의 문제점을 해결하기 위하여 안출한 것으로, 반도체 레이저를 수평전류 주입형 구조로 제조하여 패키지 공정시에 와이어 본딩공정을 하지 않아 공정의 단순화 및 시간,비용면에서 유리한 반도체 레이저 패키지 구조를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 반도체 레이저 패키지 구조는 수평전류 주입형 반도체 레이저와, 상기 반도체 레이저를 상기 스템에 부착시키기 위해 반도체 레이저의 하부에 분리 구성되는 제 1, 2 솔더와, 상기 반도체 레이저의 제 1, 2 솔더중에 어느 하나가 부착되는 부분에 하나의 솔더와 동일 형태로 홈이 형성되어 스템의 일측에 돌출 구성되는 리드와, 상기 리드의 홈 부분에 대응하여 제 1, 2 솔더 중에 어느 하나가 부착되는 부분에 솔더와 동일 형태로 홈이 형성되어 스템의 타측에 구성되는 히트 싱크 블럭을 포함하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 반도체 레이저 패키지 구조에 대하여 상세히 설명하면 다음과 같다.
제 3 도는 본 발명의 반도체 레이저 패키지 구성도이고, 제 4 도 (a) 내지 (e)는 본 발명에 따른 반도체 레이저의 공정단면도이다.
본 발명의 반도체 레이저 패키지는 스템(31)에 돌출 구성되는 히트 싱크(32)와 리드(33)의 모양을 변형하여 패키지 공정을 단순화(와이어 본딩공정을 하지 않는) 한 것으로, 먼저, 수평전류 주입형 반도체 레이저(35)와, 상기 수평전류 주입형 반도체 레이저(35)를 상기 스템(31)에 부착시키기 위해 수평전류 주입형 반도체 레이저(35)의 하부에 분리 구성되는 솔더(36)와, 상기 수평전류 주입형 반도체 레이저(35)의 분리 구성된 솔더(36)중에 어느 하나가 부착되는 부분에 하나의 솔더와 동일 형태로 홈이 말단부에 형성되어 스템(31)의 일측에 돌출 구성되는 리드(Lead)(33)와, 상기 리드(33)의 홈 부분에 대응하여 분리 구성된 솔더중에 어느 하나가 부착되는 부분에 솔더(3S)와 동일 형태로 홈이 형성되어 스템(31)의 타측에 구성되는 히트 싱크(32)를 포함하여 구성된다.
이때, 리드(33)와 히트 싱크(32)는 서로 분리 구성되고, 리드(33)는 절연체(34)에 의해 스템(31)과 서로 절연 구성된다.
그리고 상기와 같은 본 발명의 반도체 레이저 패키지 구조에 있어서 수평전류 주입형 반도체 레이저(35)의 구성은 다음과 같다.
먼저, 제 4 도 (a)에서와 같이, 반절연성 GaAs 기판(37)에 차례대로 형성된 n형 AlO.45GaO.55As층(38), n형 GaAs층(39)과, 제 4 도 (b)에서와 같이, 일정영역의 n형 GaAs층(39), n형 AlO.45GaO.55As층(38)과 GaAs 기판(37)의 일부까지 Zn 확산(Diffusion) 공정으로 형성되는 P형 반전층(40)과, 제 4 도 (c)에서와 같이, 소정영역을 일정 넓이로 식각하여(기판의 일부까지) 제 4 도 (d)에서와 같이, 차례로 재성장 하여 형성되는 불순물이 도핑되지 않은 AlO.45GaO.55As층(41), 불순물이 도핑되지 않은 AlO.14GaO.86As 활성층(42), 불순물이 도핑되지 않은 AlO.45GaO.55As층(43), 불순물이 도핑되지 않은 GaAs층(44)과, 제 4 도 (e)에서와 같이, P형 반전층(40)상에 형성되는 P형 콘택 메탈층(45b), n형층상에 형성되는 n형 콘택 메탈층(45a)과, 상기 P형, n형 콘택 메탈층(45b)(45a)상에 패키지 공정을 위하여 분리 형성되는 솔더(36)를 포함하여 구성된다.
그리고 본 발명의 반도체 레이저 패키지 구조에 따른 수평전류 주입형 반도체 레이저의 다른 실시예에 대하여 설명하면 다음과 같다.
제 5 도 (a) 내지 (c)는 본 발명의 다른 실시예에 따른 반도체 레이저의 공정단면도이다.
먼저, 제 5 도 (a)에서와 같이, 반절연성 GaAs 기판(37)에 차례대로 형성되는 불순물이 도핑되지 않은 AlO.45GaO.55As층(41), 불순물이 도핑되지 않은 AlO.14GaO.86As 활성층(42), 불순물이 도핑되지 않은 AlO.45GaO.55As층(43)과, 상기 불순물이 도핑되지 않은 AlO.45GaO.55As층(43)상에 형성되는 불순물이 도핑되지 않은 GaAs층(44)과, 제 5 도 (b)에서와 같이, Zn 확산(Diffusion)에 의해 상기 GaAs 기판(37)의 일정 깊이까지 형성되는 P형 반전층(40)과, 제 5 도 (c)에서와 같이, 상기 P형 반전층(40)의 타측에 Si 확산에 의해 분리 구성되는 n형 반전층(46)과, 상기 P형 반전층(40), n형 반전층(46)상에 각각 형성되는 콘택 메탈층(45b)(45a)과,상기 콘택 메탈층(45b)(45a)상에 패키지 공정을 위하여 형성되는 솔더(36)를 포함하여 구성된다.
상기에서와 같은 본 발명의 반도체 레이저 패키지 구조에 있어서는 반도체 레이저를 수평전류 주입형 구조로 하고, 스템에 분리 구성되는 히트 싱크 블럭과 리이드의 구조를 개선하여, 패키지 공정시에 와이어 본딩을 하지 않고 직접 반도체 레이저를 부착시키므로 패키지 공정이 단순화 되어 공정시간, 비용 및 생산수율면에서 유리하다.
제 1 도는 종래의 반도체 레이저 패키지 구성도
제 2 도는 종래의 반도체 레이저의 구성도
제 3 도는 본 발명의 반도체 레이저 패키지 구성도
제 4 도 (a) 내지 (e)는 본 발명에 따른 반도체 레이저의 공정단면도
제 5 도 (a) 내지 (c)는 본 발명의 다른 실시예에 따른 반도체 레이저의 공정단면도
*도면의 주요부분에 대한 부호의 설명*
31 : 스템 32 : 히트 싱크
33 : 리드 34 : 절연체
35 : 수평전류 주입형 반도체 레이저 36 : 솔더
37 : GaAs 기판 38 : n형 AlO.45GaO.55As층
39 : n형 GaAs층 40 : P형 반전층
41, 43 : Undoped AlO.45GaO.55As층
42 : Undoped AlO.14GaO.86As 활성층
44 : Undoped GaAs층 45a, 45b : 콘택 메탈층
46 : n형 반전층

Claims (8)

  1. 스템을 이용한 반도체 레이저 패키지에 있어서,
    수평전류 주입형 반도체 레이저와,
    상기 반도체 레이저를 상기 스템에 부착시키기 위해 반도체 레이저의 하부에 분리 구성되는 제 1, 2 솔더와,
    상기 반도체 레이저의 제 1, 2 솔더중에 어느 하나가 부착되는 부분에 하나의 솔더와 동일 형태로 홈이 형성되어 스템의 일측에 돌출 구성되는 리드와,
    상기 리드의 홈 부분에 대응하여 제 1, 2 솔더중에 어느 하나가 부착되는 부분에 솔더와 동일 형태로 홈이 형성되어 스템의 타측에 구성되는 히트 싱크 블럭을 포함하여 구성됨을 특징으로 하는 반도체 레이저 패키지 구조.
  2. 제 1 항에 있어서,
    리드에 솔더와 동일 형태로 형성되는 홈은 리드의 말단부에 형성되는 것을 특징으로 하는 반도체 레이저 패키지 구조.
  3. 제 1 항에 있어서,
    리드와 히트 싱크 블럭은 서로 분리 구성되는 것을 특징으로 하는 반도체 레이저 패키지 구조.
  4. 제 1 항에 있어서,
    리드는 절연체에 의해 스템과 서로 절연 구성되는 것을 특징으로 하는 반도체 레이저 패키지 구조.
  5. 제 1 항에 있어서,
    수평전류 주입형 반도체 레이저는 GaAs 기판과,
    상기 GaAs 기판의 일정 깊이까지 식각되어진 소정영역에 차례대로 형성되는 불순물이 도핑되지 않은 AlO.45GaO.55As층, AlO.14GaO.86As 활성층, AlO.45GaO.55As층, GaAs 캡층과,
    상기 적층 형성되어진 반도체층의 일측 기판상에 상기 GaAs 캡층과 동일 높이로 형성되는 n형 AlO.45GaO.55As층, n형 GaAs층과,
    상기 적층 형성되어진 반도체층의 타측 기판상에 상기 GaAs 캡층과 동일 높이로 형성되는 P형 반전층과,
    상기 P형 반전층과 n형 GaAs층상에 형성되는 제 1, 2 콘택 메탈층을 포함하여 구성됨을 특징으로 하는 반도체 레이저 패키지 구조.
  6. 제 5 항에 있어서,
    제 1, 2 콘택 메탈층상에는 히트 싱크와 리드의 말단부에 형성된 홈과 동일 형태의 제 1, 2 솔더가 구성되는 것을 특징으로 하는 반도체 레이저 패키지 구조.
  7. 제 5 항에 있어서,
    P형 반전층은 Zn 확산공정으로 반전되어진 n형 AlO.45GaO.55As층, n형 GaAs층으로 구성되는 것을 특징으로 하는 반도체 레이저 패키지 구조.
  8. 제 1 항에 있어서,
    수평전류 주입형 반도체 레이저는 GaAs 기판과,
    상기 GaAs 기판상에 차례대로 형성되는 불순물이 도핑되지 않은 AlO.45GaO.55As층, AlO.14GaO.86As 활성층, AlO.45GaO.55As층, GaAs 캡층과,
    상기 적층되어진 반도체층의 일측에 Zn 확산공정으로 기판의 일정 깊이까지 형성되는 P형 반전층과,
    상기 적층되어진 반도체층의 타측에 Si 확산공정으로 기판의 일정 깊이까지 형성되는 n형 반전층과,
    상기 P형, n형 반전층에 각각 형성되는 제 1, 2 메탈층을 포함하여 구성됨을 특징으로 하는 반도체 레이저 패키지 구조.
KR1019950069315A 1995-12-30 1995-12-30 반도체 레이저 패키지 구조 KR100357161B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069315A KR100357161B1 (ko) 1995-12-30 1995-12-30 반도체 레이저 패키지 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069315A KR100357161B1 (ko) 1995-12-30 1995-12-30 반도체 레이저 패키지 구조

Publications (2)

Publication Number Publication Date
KR970053784A KR970053784A (ko) 1997-07-31
KR100357161B1 true KR100357161B1 (ko) 2003-01-24

Family

ID=37490327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069315A KR100357161B1 (ko) 1995-12-30 1995-12-30 반도체 레이저 패키지 구조

Country Status (1)

Country Link
KR (1) KR100357161B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4050865B2 (ja) 1999-12-01 2008-02-20 シャープ株式会社 半導体レーザ装置及びその製造方法及びそれを用いた光ピックアップ

Also Published As

Publication number Publication date
KR970053784A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
JP4126749B2 (ja) 半導体装置の製造方法
US4916710A (en) Multi-point emission type semiconductor laser device therefor
CA1050647A (en) Light-emitting diode element and device
US7961768B2 (en) Integrated semiconductor laser device and method of fabricating the same
US4161701A (en) Semiconductor laser
CN109473528B (zh) 具有共背面电极的面光源vcsel及其制备方法
JP3752339B2 (ja) 半導体発光素子
US4774711A (en) Semiconductor laser apparatus
JP2002344061A (ja) 半導体レ−ザ装置
KR100357161B1 (ko) 반도체 레이저 패키지 구조
JPS6159886A (ja) 光半導体装置の製造方法
US20020121644A1 (en) Light emitting diode and illuminator using the same
JPH05218586A (ja) 半導体レーザ装置およびその製造方法
JPH10308560A (ja) 半導体発光素子および発光装置
US5018159A (en) Divided electrode type semiconductor laser device
US4392228A (en) Terraced substrate semiconductor laser
JP3421520B2 (ja) 発光装置及びその製造方法
JP2633833B2 (ja) 半導体レーザ
JPS61234588A (ja) 光半導体素子用サブマウント
JP2676761B2 (ja) 半導体発光装置の製造方法
JPS61184889A (ja) 半導体発光装置
KR0141832B1 (ko) 고출력 반도체 레이저의 제조방법
JP2002231870A (ja) 樹脂封止型半導体素子
JPH06125143A (ja) 半導体レーザ素子
JPH0637388A (ja) 半導体レーザ素子

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060911

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee