KR100356691B1 - 정전열접합을 이용한 진공실장방법 - Google Patents

정전열접합을 이용한 진공실장방법 Download PDF

Info

Publication number
KR100356691B1
KR100356691B1 KR1020000016605A KR20000016605A KR100356691B1 KR 100356691 B1 KR100356691 B1 KR 100356691B1 KR 1020000016605 A KR1020000016605 A KR 1020000016605A KR 20000016605 A KR20000016605 A KR 20000016605A KR 100356691 B1 KR100356691 B1 KR 100356691B1
Authority
KR
South Korea
Prior art keywords
substrate
bonding
spacer
layer
mounting method
Prior art date
Application number
KR1020000016605A
Other languages
English (en)
Other versions
KR20010094381A (ko
Inventor
주병권
이덕중
이윤희
오명환
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020000016605A priority Critical patent/KR100356691B1/ko
Publication of KR20010094381A publication Critical patent/KR20010094381A/ko
Application granted granted Critical
Publication of KR100356691B1 publication Critical patent/KR100356691B1/ko

Links

Classifications

    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B57/00—Golfing accessories
    • A63B57/10—Golf tees
    • A63B57/13—Golf tees foldable or separable
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B57/00—Golfing accessories
    • A63B57/10—Golf tees
    • A63B57/16—Brush-type tees
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B2102/00—Application of clubs, bats, rackets or the like to the sporting activity ; particular sports involving the use of balls and clubs, bats, rackets, or the like
    • A63B2102/32—Golf

Landscapes

  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명은 정전 열 접합(Electrostatic bonding)을 이용한 진공실장방법에 관한 것으로, 구체적으로는 반도체 기판과 유리 기판 또는 유리기판과 유리기판간의 정전 열 접합을 이용하여 디스플레이나 마이크로 소자를 진공 실장하는 기술에 관한 것이다. 본 발명은 기존의 배기용 세관 공정에 비해 저온에서 체적이 작은 패널 내부의 진공 효율을 극대화시키고, 실리콘 기판의 입자투과율과 물리적 강도등의 단점을 극복하며, 마이크로 소자의 피드쓰루(Feed-through)를 효율적으로 형성하는 고진공실장방법을 제공한다.

Description

정전열접합을 이용한 진공실장방법{METHOD OF VACUUM PACKAGING USING ELECTROSTATIC BONDING}
본 발명은 정전 열 접합(Electrostatic bonding)을 이용한 진공실장방법에 관한 것으로, 구체적으로는 반도체 기판과 유리 기판 또는 유리기판과 유리기판간의 정전 열 접합을 이용하여 디스플레이나 마이크로 소자를 진공 실장하는 기술에 관한 것이다.
차세대 평판 디스플레이(Flat Panel Display; FPD)로서 각광을 받고 있는 전계 방출 표시 소자 (Field Emission Display; FED), 플라즈마 소자 (Plasma Display Projection; PDP), 형광 표시관 (Vacuum Flurescence Display; VFD) 등은 진공에서의 전자 미동 및 방전을 이용하는 디스플레이 장치로서 진공 실장을 필요로 한다. 평판 디스플레이는 기존의 디스플레이 장치와는 달리 내부 체적이 상당히 작기 때문에 기존의 방법으로는 진공 실장이 어렵다.
반도체 공정을 이용한 마이크로 소자(Micro Electro Mechanical System; MEMS)의 경우도 미세한 전기적 신호에 반응하기 때문에 외부의 영향 없이 안정적인 동작을 위하여 진공 실장이 요구된다. MEMS 소자들은 낮은 전기적 신호에 의해 동작되거나 작은 전기적 신호를 감지하므로 주변의 분위기에 매우 민감하다. 따라서 소자를 외부로부터 보호하고 오염되지 않도록 하는 탑재(mounting) 기술과 신호를 어떠한 영향 없이 전달할 수 있는 피드쓰루(Feed-through) 형성 기술의 중요성이 대두되고 있다. 일반적으로 이들의 탑재 기술에는 접착제(Paste), 에폭시(Epoxy), 유리프릿(Glass frit)기술이 응용되고 있으나 소자의 오염 문제나 공정 온도가 높다는 단점이 있어 저온공정이 가능한 방법이 모색되고 있다.
또한, 피드쓰루 형성 기술로 와이어 본더(Wire-bonder)나 접촉창(Contact hole)을 이용한 방법 등이 사용되고 있는데, 현재 이러한 기술은 진공패키징이 어렵고, 공정이 복잡하며, 패키징에 금속캔이 사용되기 때문에 미소한 체적으로 제작하기 어렵다.
기존의 진공실장기술로 사용되는 배기용 세관 공정에서는 배기홀을 가지고 있는 패널을 제작하고, 배기홀과 유리세관을 유리프릿을 사용하여 연결한 후, 진공 펌프에 세관을 연결하여 펌핑한 후 세관을 용융시켜 실장한다. 이러한 방법은 기존의 CRT 진공실장에 널리 사용되었지만 내부체적이 작은 평판 디스플레이에는 적합하지 않다. 그 이유는 평판 디스플레이 패널은 보통 수 mm에 불과하지만, 실장 후 세관의 길이로 인해 패널 두께가 수 cm로 증가하기 때문이다. 또한, CRT는 내부 체적이 크므로 증발형게터를 사용하지만, 평판 디스플레이는 내부체적이 작아 흡수효율이 작은 비증발형게터를 사용하게 되는데 이 경우엔 미량의 가스만으로도 진공도에 큰 영향을 주게 되어 배기용 세관공정으로는 고진공을 유지하기가 어렵다.
따라서 본 발명의 목적은 기존의 배기용 세관 공정에 비해 저온에서 체적이 작은 패널 내부의 진공 효율을 극대화시키고, 실리콘 기판의 입자투과율(permeation rate)과 물리적 강도등의 단점을 극복하며, 마이크로 소자의 피드쓰루(Feed-through)를 효율적으로 형성하는 고진공실장방법을 제공하는데 있다.
도 1a 및 1b는 본 발명에 의한 진공실장방법의 일실시예를 설명하는 단면도 및 사시도이다.
도 2a 및 2b는 본 발명에 의한 정전열접합 방법의 일실시예를 설명하는 단면도이다.
도 3은 본 발명에 의한 진공실장방법의 또 다른 실시예를 설명하는 단면도이다.
도 4a 및 4b는 본 발명에 의하여 제작된 전계방출소자의 정면 및 단면 사진이다.
도 5a 및 5b는 피드쓰루를 형성하기 위한 순서도이다.
도 6은 본 발명에 의한 진공실장방법의 또 다른 실시예를 설명하는 단면도로서, 미세배기홀과 게터룸이 형성된 전계방출소자를 보여준다.
도 7a 및 7b는 본 발명에 의한 진공실장방법의 또 다른 실시예를 설명하는 단면도로서, 두 장의 보조 유리기판을 이용한 진공실장방법을 보여준다.
*** 도면의 주요 부분에 대한 부호의 설명 ***
10a:애노드 기판 10b:캐소드 기판
11:보조유리기판 12:스페이서
13:게터 14:접합매개물
16:유리프릿
상기와 같은 목적들을 달성하기 위하여 본 발명은 정전 열 접합을 이용한 진공실장방법을 제공한다. 본 발명은 저온에서 소자의 오염 없이 진공 실장이 가능하며 소자의 보호와 피드쓰루 형성에 유리하다.
구체적으로 본 발명은 전계방출소자부가 형성되어 있는 캐소드 기판의 상기 전계방출소자부 주변에 접합매개물을 증착하고, 스페이서와 상기 캐소드 기판의 양단에 전압을 인가하여 정전열접합에 의해 상기 스페이서와 상기 캐소드 기판을 접합하고, 형광체가 도포되어 있는 애노드 기판에 전극물질과 접합매개물을 차례로 증착하고, 상기 캐소드 기판과 접합된 스페이서와 상기 애노드 기판의 양단에 전압을 인가하여 정전열접합에 의해 상기 스페이서와 상기 애노드 기판을 접합하는 단계를 포함하여 이루어지는 정전열접합에 의한 진공실장방법을 제공한다.
또한, 본 발명은 전계방출소자가 형성되어 있는 캐소드 기판의 상기 전계방출소자 주변에 접합매개물을 증착하고, 스페이서와 상기 캐소드 기판의 양단에 전압을 인가하여 정전열접합에 의해 상기 스페이서와 상기 캐소드 기판을 접합하고, 상기 스페이서 또는 형광체가 도포되어 있는 애노드 기판에 유리프릿을 바르고, 상기 스페이서와 애노드 기판을 정렬한 후 열처리하여 상기 스페이서와 상기 애노드 기판을 접합하는 단계를 포함하여 이루어지는 정전열접합에 의한 진공실장방법을 제공한다.
본 발명은 또한 전계방출소자가 형성되어 있고 상기 전계방출소자가 형성된이외의 영역에 배기홀이 있는 캐소드 기판과 형광체가 도포되어 있는 애노드 기판을 정렬한 후 유리프릿을 이용하여 열처리하거나 상기 두 기판의 양단에 전압을 인가하여 상기 캐소드 기판과 상기 애노드 기판을 접합하고, 배기홀이 형성되어 있고 하면에는 전극물질과 접합매개물이 차례로 증착되어 있는 보조 유리기판과 상기 캐소드 기판의 배기홀과 정렬하여 상기 보조 유리기판과 상기 캐소드 기판을 유리프릿으로 접합하고, 상기 보조 유리기판의 하면에 또 다른 유리기판을 접촉시키고 양 유리기판에 전압을 인가하여 정전열접합에 의하여 상기 두 유리기판을 접합하는 단계를 포함하여 이루어지는 정전열접합에 의한 진공실장방법을 제공한다.
정전열접합은 접합될 두 기판에 직류전압을 인가하여 두 기판의 접합부에 공간전하 영역을 형성시키고, 이 공간전하영역의 정전력에 의하여 양 기판을 접합시키는 방법이다. 실리콘 박막과 유리 기판을 예로 들어 설명하면 다음과 같다.
실리콘 박막과 유리 기판 쌍을 맞닿게 한 후, 일정 온도 이상으로 가열하면 유리 기판 내부의 금속 원소는 이온화되어 정전하를 가진 이온 상태로 존재하게 된다. 이 때 외부에서 유리 기판에 음극의 직류전압을 인가하고 실리콘 박막에 양극의 직류전압을 인가하면, 실리콘-유리 양단에 걸리는 전계에 의하여 유리 기판 내의 이온화된 금속 이온은 음극으로 이동하게 되고, 실리콘 박막내의 전자는 양극으로 이동하게 되어 실리콘-유리 경계면에 공간전하 영역이 형성된다. 이 공간전하에 의하여 강한 정전력이 발생하고 이 힘에 의하여 유리 기판 내의 산소원자가 유리 표면으로 당겨져 실리콘-유리 계면에서 Si-O 결합을 이룸으로써 실리콘과 유리 기판 사이에 접합이 형성된다.
이러한 방법은 기존의 진공실장기술로 사용되었던 배기용 세관 공정에 비해 패널 내부에서 발생하는 가스량이 작아 진공도를 저하시키지 않으며, 컨덕턴스와 같은 펌핑 효율을 극대화 시킬 수 있다.
한편, 정전 열 접합을 이용한 소자의 진공 실장에서 기판의 평탄도는 완전밀봉(Germetic sealing)에 중요한 요소이다. 신호라인이 형성되어 있는 기판의 접합은 신호라인과 기판의 굴곡에 의해 완전 실장할 수 없기 때문에 이들을 평탄하게 만들어 주는 피드쓰루(feedthrough) 형성기술이 매우 중요하다. 따라서 본 발명은 신호라인이 형성되는 기판에 절연체를 신호라인 위에 증착하고 화학연마공정(Chemical Mechanical Process; CMP)등의 방법으로 평면화시킨 후 정전열접합하는 방법을 제시한다.
본 발명의 특징 및 다양한 응용이 이하의 실시예를 통하여 더욱 구체화될 것이다. 이하 첨부된 도면에 따라서 전계방출소자(FED)를 중심으로 상기 특징을 상세히 설명하기로 하며, 다른 디스플레이나 진공 소자의 실장도 같은 방법으로 실행될 수 있다.
도 1a 및 1b는 본 발명에 의한 진공실장방법의 일실시예를 설명하는 단면도 및 사시도이다. 일반적으로 전계방출소자는 크게 세부분으로 나누어 볼 수 있는데, 실리콘 웨이퍼 위에 절연층과 게이트층이 순차적으로 증착되어 있고 전자의 방출을 일으키는 전계방출소자부인 캐소드 기판, 방출된 전자가 가속되어 질 수 있는 거리를 유지하면서 애노드와의 아크로 인한 손상을 방지하고 패널 내부와 외부의 서로 다른 압력 차이로 인한 스트레스를 최소화 하기 위한 스페이서 및 방출된 전자에 의해 빛을 방출 할 수 있도록 하기 위한 애노드 기판이 그것이다.
캐소드 기판(10b)은 스페이서(12)와 접합을 하기 위하여 접합되어질 부분에 접합매개물로서 비정질 실리콘(14)을 알에프-마그네트론-스퍼터(Rf-magnetron-sputter)를 이용하여 1000 ∼ 4000Å 증착 하였다. 또한, 대기압과 패널 내부의 압력 차이에 의한 스트레스를 최소한으로 줄이기 위하여 캐소드 기판(10b)의 배면에 보조 유리기판(11)을 다층 기판접합 방법을 이용하여 동시에 접합하였다. 기판재료로 사용되는 실리콘 웨이퍼는 입자 투과율(permeation rate)이 크기 때문에 장시간의 진공을 유지하지 못할 뿐만 아니라, 충격에 약하다는 단점이 있다. 이와 같은 문제점을 보완하기 위해 본 발명에서는 상기 캐소드 기판(10b) 뒷면에 보조 유리기판(11)을 접합한 것이다. 스페이서(12)로는 500μm 두께의 Corning #7740 유리 기판을 이용하였다. 유리 기판은 아퓨젼 왁스(Apiezon wax)를 이용하여 전계 방출 면적의 크기로 패터닝 한 후 HF(Hydrofluotic Acid) 용액 내에 담구어 놓아 유리 기판 내부가 비도록 식각하였다. 애노드 기판(10a)은 Corning #7740 유리 기판을 사용하였고, 애노드 기판 하부에 전극물질로 ITO(In2O3-SnO2)층(미도시)을 1500Å 증착하고, 이어서 접합매개물로 비정질실리콘(14)박막을 1000∼4000Å 증착하였다. ITO 층은 애노드 기판(10a)의 전반에 걸쳐 증착하였으며, 비정질실리콘(14)박막은 스페이서와 접합을 하기 위한 부분만 증착하였다. 애노드, 스페이서 및 보조 유리기판은 아세톤-메탄올-탈 이온수의 순서로 초음파 세척기 내에서 각각 5분 동안의 세척을 하였으며, 150℃의 오븐에서 10분간을 보관하여 수분을 완전히 제거하였다. 상기 접합매개물은 비정질 실리콘, 폴리 실리콘, 알루미늄, ITO, 티타늄, 크롬, 몰리브덴중의 어느 하나를 500Å이상으로 증착할 수 있다. 또한, 상기 전극물질은 투명전극(In2O3-SnO2:ITO), 알루미늄, 크롬, 몰리브덴, 구리, 은, 금 중의 어느 하나를 500Å이상으로 증착할 수 있다.
1차적으로 캐소드 기판(10b)과 가공된 스페이서(12) 그리고 소자가 받은 스트레스를 최소화 시켜 주기 위한 보조유리기판(11)간의 다층 기판 접합을 실시 하였다.
도 2a는 1차 다층기판접합을 하기 위한 구조도(Set-up)를 보여 주고 있다. 가열기(22)에서 가열하여 280℃가 되었을 때 스페이서(12)와 보조유리기판(11)에 전압인가기판(20)을 이용하여 음전압을 동시에 인가하고, 캐소드 기판(10b)에는 양전압을 인가하였다.
1차 다층기판접합이 완료된 소자에 대하여 진공 챔버내에서 10-6Torr의 분위기에서 2차 접합을 수행하였다. 한편, 접합전에 상기 캐소드 기판(10b)과 애노드 기판(10a) 사이에 게터(getter)(13)를 설치하였다. 접합 조건은 300℃의 온도와 300V의 전압을 인가 하였으며, 이때 양전압은 애노드 기판의 ITO에 인가 하였고, 음전압은 1차 접합시 양전압을 인가 하였던 게이트에 인가하였다. 이 과정이 도 2b에 나타나있다.
도 3은 정전열접합과 유리 프릿을 함께 사용하는 방법을 설명하고 있다. 스페이서(12)의 윗면에 유리프릿(16)을 바르고 애노드 기판(10a)과 열처리 공정을 통하여 정렬하였으며, 스페이서의 하면에 비정질 실리콘(14)을 증착하고 캐소드기판(10b)과 정전열접합하였다. 이와 같은 방법은 소자의 산화문제를 해결할 수 있다. 한편, 삽입된 게터(13)는 스페이서 역할을 할 수 있다. 상기 애노드 기판과 스페이서는 가스 분위기에서 상기 유리프릿을 열처리하여 접합하고, 상기 스페이서와 캐소드 기판은 진공 분위기에서 정전열접합한다. 상기 방법에서 전극물질로 투명 전극을, 접합매개물로 비정질실리콘 또는 폴리실리콘을 사용하였을 경우, 전극물질과 접합매개물의 응착력을 개선하기 위하여 산소가스를 불어넣어주어 중간에 100Å 이상의 버퍼층(Buffer layer)을 형성시킬 수 있다. 버퍼층은 알에프-마그네트론 스퍼터를 이용하여 실리콘 타겟만으로 형성시켜 기판과 접합매개물간의 응착력을 개선시킨다. 상기 버퍼층 형성을 위하여 아르곤 가스 외에 산소, 질소 가스를 미량 주입하며, 버퍼층으로 질화막 또는 순수 옥사이드를 형성시키는 것이 바람직하다.
도 4a 및 4b는 본 발명에 의하여 제작된 전계방출소자의 정면 및 단면 사진이다. 단면 사진에서 애노드 기판(10a), 스페이서(12), 캐소드 기판(10b), 보조유리기판(11)을 볼 수 있다.
피드쓰루 형성기술을 도 5a 및 5b에 나타내었다. 전계방출소자부가 형성되어 있는 상기 캐소드 기판은 기판 위에 금속을 증착하여 신호라인을 형성하고(31), 상기 신호라인 위에 절연층을 형성하고(32), 상기 절연층을 화학연마(Chemical mechanical polishing)하여 평탄화하고(33), 평탄화된 상기 절연층 위에 게이트층을 형성하고(34), 상기 게이트층 위에 접합층을 형성하고(35a), 상기 신호라인 위의 절연층, 게이트층 및 접합층을 패터닝하고 식각하여 미세홀을 형성하고(36a), 상기 미세홀에 전계방출팁(tip)을 형성하여(37a) 제조한다.
또한, 캐소드 기판은 상기 절연층을 화학연마하여 평탄화한 후, 평탄화된 상기 절연층 위에 게이트층을 형성하고, 상기 신호라인 위의 절연층 및 게이트층을 패터닝하고 식각하여 미세홀을 형성하고(35b), 상기 게이트층 위에 접합층을 형성하고(36b), 상기 미세홀에 전계방출팁을 형성하는(37b) 단계로 제조할 수도 있다.
또한, 기판 위에 금속을 증착하여 신호라인을 형성한 후, 상기 신호라인 위에 5Å/sec 이상의 빠른 속도로 증착하여 절연층을 형성하거나, 상기 신호라인 위에 절연층으로 SOG(Spin on glass) 또는 물유리(Water glass)를 코팅함으로써, 화학연마 과정없이 캐소드 기판을 제작할 수 있다.
이러한 방법에 의해 절연층 증착시 단차가 형성되어 있는 표면 부분을 평탄하게 만들수 있고, 따라서 피드쓰루형성이 용이해진다. 팁 제작하는 방법은 위에서 언급한 바와 같이 두 가지로 응용할 수 있는데, 첫 번째로는 접합층으로 사용되는 비정질 실리콘을 게이트층 위에 증착하고, 게이트 홀을 식각하여 패터닝하여 스핀트구조(Spindt-type)의 팁을 제작하는 방법과, 다른 방법으로는 게이트 홀을 식각하여 패터닝하고 비정질 실리콘을 증착함으로서 게이트층 위의 접합층과 홀 내부의 저항층을 자동적으로 동시에 형성한 후 팁을 제작하는 것이다.
도 6은 전계방출소자가 형성된 캐소드 기판(10b)에 미세배기홀(40)을 다수 형성하고 뒷편에는 다수의 게터룸(getter room)이 형성된 보조유리기판(11)을 정전열접합에 의해 상기 캐소드 기판과 접합한 구조를 보여준다. 유리프릿(16)을 이용하여 가스 분위기에서 캐소드 기판(10b)과 애노드 기판(10a)을 정렬함으로써 소자의 표면산화를 최소한으로 줄일 수 있다. 챔버내에서 펌프로 진공분위기를 만들면 패널 내부는 미세배기홀(40)을 통하여 진공 분위기로 되며, 이후 게터(13)를 포함하고 있는 유리기판(11)을 접합하여 진공 실장한다. 상기 미세배기홀은 캐소드 기판의 전계방출부 이외의 영역에 50 ∼ 100μm 직경으로 다수 형성한다. 상기 보조 유리기판은 직접 접합, 정전열 접합, 용융 접합, 유리프릿, Solder-ball 중의 어느 하나의 방법을 이용하여 캐소드 기판과 접합한다.
도 7a 및 7b는 정전 열 접합을 이용한 진공 소자의 실장에 있어서, 비정질 실리콘을 증착한 보조유리기판(11)를 이용함으로써 실장시간의 단축 및 증착 효율을 증가시키고자 하는 방법을 설명한다. 먼저 도 7a와 같이, 유리기판(11)에 배기홀을 형성하고 비정질 실리콘(14)을 증착한 후 절단하였다. 절단한 유리기판(11)은 도 7a과 같이 유리 프릿(16)을 바르고 애노드 기판(10a) 및 캐소드 기판(10b)과 정렬시킨 후 열처리 하였다. 그 다음 또 다른 유리기판(11b)을 도 7b와 같이 상기 보조 유리기판(11a)에 정전열접합한다.
본 발명에 의하면 디스플레이 소자가 외부 영향에 의해 손상 받지 않으며 안정적으로 동작할 수 있고, 피드쓰루를 가지고 있는 소자에 대해 제품의 안정성과 신뢰도를 향상시킬 수 있다. 또한, 평판 디스플레이의 대량 양산에 적합한 진공실장이 가능하다. 특히, 구조물의 단위 시간당 입자 통과율로 정의되는 컨덕턴스가 종래의 배기용 세관공정에 의할 때 보다 100배 이상 향상되는 효과를 가져올 수 있다.

Claims (23)

  1. 전계방출소자부가 형성되어 있는 캐소드 기판의 상기 전계방출소자부 주변에 접합매개물을 증착하고,
    스페이서와 상기 캐소드 기판의 양단에 전압을 인가하여 정전열접합에 의해 상기 스페이서와 상기 캐소드 기판을 접합하고,
    형광체가 도포되어 있는 애노드 기판에 전극물질과 접합매개물을 차례로 증착하고,
    상기 캐소드 기판과 접합된 스페이서와 상기 애노드 기판의 양단에 전압을 인가하여 정전열접합에 의해 상기 스페이서와 상기 애노드 기판을 접합하는 단계를 포함하여 이루어지는 정전열접합을 이용한 진공실장방법.
  2. 전계방출소자가 형성되어 있는 캐소드 기판의 상기 전계방출소자 주변에 접합매개물을 증착하고,
    스페이서와 상기 캐소드 기판의 양단에 전압을 인가하여 정전열접합에 의해 상기 스페이서와 상기 캐소드 기판을 접합하고,
    상기 스페이서 또는 형광체가 도포되어 있는 애노드 기판에 유리프릿을 바르고, 상기 스페이서와 애노드 기판을 정렬한 후 열처리하여 상기 스페이서와 상기 애노드 기판을 접합하는 단계를 포함하여 이루어지는 정전열접합을 이용한 진공실장방법.
  3. 제1항 또는 제2항에 있어서, 상기 캐소드 기판과 애노드 기판 사이에 게터(getter)를 설치하는 단계를 추가로 포함하는 정전열접합을 이용한 진공실장방법.
  4. 제1항 또는 제2항에 있어서, 상기 스페이서는 유리 기판을 실장라인을 따라 패터닝하고 HF(Hydrofluoric Acid)용액으로 식각(etching)하여 내부가 비어 있도록 형성된 것을 특징으로 하는 정전열접합을 이용한 진공실장방법.
  5. 제1항 또는 제2항에 있어서, 상기 접합매개물로 비정질 실리콘, 폴리 실리콘, 알루미늄, ITO, 티타늄, 크롬, 몰리브덴 중의 어느 하나를 500Å이상으로 증착하는 것을 특징으로 하는 정전열접합을 이용한 진공실장방법.
  6. 제1항 또는 제2항에 있어서, 상기 전극물질로 투명전극(In2O3-SnO2:ITO), 알루미늄, 크롬, 몰리브덴, 구리, 은, 금 중의 어느 하나를 500Å이상으로 증착하는 것을 특징으로 하는 정전열접합을 이용한 진공실장방법.
  7. 제2항에 있어서, 상기 애노드 기판과 스페이서는 가스 분위기에서 상기 유리프릿을 열처리하여 접합하고, 상기 스페이서와 캐소드 기판은 진공 분위기에서 정전열접합하는 것을 특징으로 하는 정전열접합을 이용한 진공실장방법.
  8. 제1항 또는 제2항에 있어서, 상기 전극물질로는 투명 전극을, 상기 접합매개물로는 비정질실리콘 또는 폴리실리콘을 사용하였을 경우, 산소가스를 불어넣어주어 전극물질과 접합매개물의 중간에 100Å 이상의 버퍼층(Buffer layer)을 형성시키는 것을 특징으로 하는 정전열접합을 이용한 진공실장방법.
  9. 제8항에 있어서, 알에프-마그네트론 스퍼터(RF-magnetron sputter)를 이용하여 실리콘 타겟만으로 기판과 접합매개물간의 응착력 개선을 위하여 버퍼층을 증착하는 것을 특징으로 하는 정전열접합을 이용한 진공실장방법.
  10. 제9항에 있어서, 버퍼층 형성을 위하여 아르곤 가스 외에 산소, 질소 가스를 미량 주입하여 증착하는 것을 특징으로 하는 정전열접합을 이용한 진공실장방법.
  11. 제8항에 있어서, 상기 버퍼층은 질화막 또는 순수 옥사이드인 것을 특징으로 하는 정전열접합을 이용한 진공실장방법.
  12. 제1항 또는 제2항에 있어서, 상기 캐소드 기판의 뒷면에 보조 유리기판을 추가로 접합하는 것을 특징으로 하는 정전열접합을 이용한 진공실장방법.
  13. 제12항에 있어서, 상기 스페이서와 상기 보조 유리기판에 동시에 음극을 인가하고 상기 캐소드 기판에는 양극을 인가하는 것을 특징으로 하는 정전열접합을 이용한 진공실장방법.
  14. 제12항에 있어서, 상기 스페이서, 캐소드 기판 및 보조 유리기판을 포개어 놓고 보조유리기판에는 음극을 인가하고, 스페이서에는 양극을 인가하여 1차 및 2차 정전력에 의해 세 장을 동시에 접합하는 것을 특징으로 하는 정전열접합을 이용한 진공실장방법.
  15. 제1항 또는 제2항에 있어서, 전계방출소자부가 형성되어 있는 상기 캐소드 기판은
    기판 위에 금속을 증착하여 신호라인을 형성하고,
    상기 신호라인 위에 절연층을 형성하고,
    상기 절연층을 화학연마(Chemical mechanical polishing)하여 평탄화하고,
    평탄화된 상기 절연층 위에 게이트층을 형성하고,
    상기 게이트층 위에 접합층을 형성하고,
    상기 신호라인 위의 절연층, 게이트층 및 접합층을 패터닝하고 식각하여 미세홀을 형성하고,
    상기 미세홀에 전계방출팁(tip)을 형성하는 단계를 포함하여 제조하는 정전열접합을 이용한 진공실장방법.
  16. 제1항 또는 제2항에 있어서, 전계방출소자부가 형성되어 있는 상기 캐소드 기판은
    기판 위에 금속을 증착하여 신호라인을 형성하고,
    상기 신호라인 위에 절연층을 형성하고,
    상기 절연층을 화학연마하여 평탄화하고,
    평탄화된 상기 절연층 위에 게이트층을 형성하고,
    상기 신호라인 위의 절연층 및 게이트층을 패터닝하고 식각하여 미세홀을 형성하고,
    상기 게이트층 위에 접합층을 형성하고,
    상기 미세홀에 전계방출팁을 형성하는 단계를 포함하여 제조하는 정전열접합을 이용한 진공실장방법.
  17. 제1항 또는 제2항에 있어서, 전계방출소자부가 형성되어 있는 상기 캐소드 기판은
    기판 위에 금속을 증착하여 신호라인을 형성하고,
    상기 신호라인 위에 5Å/sec 이상의 빠른 속도로 증착하여 절연층을 형성하고,
    상기 절연층 위에 게이트층을 형성하고,
    상기 게이트층 위에 접합층을 형성하고,
    상기 신호라인 위의 절연층, 게이트층 및 접합층을 패터닝하고 식각하여 미세홀을 형성하고,
    상기 미세홀에 전계방출팁을 형성하는 단계를 포함하여 제조하는 정전열접합을 이용한 진공실장방법.
  18. 제1항 또는 제2항에 있어서, 전계방출소자부가 형성되어 있는 상기 캐소드 기판은
    기판 위에 금속을 증착하여 신호라인을 형성하고,
    상기 신호라인 위에 절연층으로 SOG(Spin on glass) 또는 물유리(Water glass)를 코팅하고,
    상기 절연층 위에 게이트층을 형성하고,
    상기 게이트층 위에 접합층을 형성하고,
    상기 신호라인 위의 절연층, 게이트층 및 접합층을 패터닝하고 식각하여 미세홀을 형성하고,
    상기 미세홀에 전계방출팁(tip)을 형성하는 단계를 포함하여 제조하는 정전열접합을 이용한 진공실장방법.
  19. 삭제
  20. 제1항 또는 제2항에 있어서, 상기 캐소드 기판의 전계방출부 이외의 영역에50 ∼ 100μm 직경의 다수의 미세 배기홀을 형성하는 것을 특징으로 하는 정전열접합을 이용한 진공실장방법.
  21. 제20항에 있어서, 상기 캐소드 기판의 배면에 다수의 게터룸(getter room)이 형성된 보조 유리기판을 접합하는 것을 특징으로 하는 정전열접합을 이용한 진공실장방법.
  22. 제21항에 있어서, 상기 보조 유리기판은 직접 접합, 정전열 접합, 용융 접합, 유리프릿, Solder-ball 중의 어느 하나의 방법을 이용하는 것을 특징으로 하는 정전열접합을 이용한 진공실장방법.
  23. 전계방출소자가 형성되어 있고 상기 전계방출소자가 형성된 이외의 영역에 배기홀이 있는 캐소드 기판과 형광체가 도포되어 있는 애노드 기판을 정렬한 후 유리프릿을 이용하여 열처리하거나 상기 두 기판의 양단에 전압을 인가하여 상기 캐소드 기판과 상기 애노드 기판을 접합하고,
    배기홀이 형성되어 있고 하면에는 전극물질과 접합매개물이 차례로 증착되어 있는 보조 유리기판과 상기 캐소드 기판의 배기홀과 정렬하여 상기 보조 유리기판과 상기 캐소드 기판을 유리프릿으로 접합하고,
    상기 보조 유리기판의 하면에 또 다른 유리기판을 접촉시키고 양 유리기판에 전압을 인가하여 정전열접합에 의하여 상기 두 유리기판을 접합하는 단계를 포함하여 이루어지는 정전열접합을 이용한 진공실장방법.
KR1020000016605A 2000-03-30 2000-03-30 정전열접합을 이용한 진공실장방법 KR100356691B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000016605A KR100356691B1 (ko) 2000-03-30 2000-03-30 정전열접합을 이용한 진공실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000016605A KR100356691B1 (ko) 2000-03-30 2000-03-30 정전열접합을 이용한 진공실장방법

Publications (2)

Publication Number Publication Date
KR20010094381A KR20010094381A (ko) 2001-11-01
KR100356691B1 true KR100356691B1 (ko) 2002-10-18

Family

ID=19660294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000016605A KR100356691B1 (ko) 2000-03-30 2000-03-30 정전열접합을 이용한 진공실장방법

Country Status (1)

Country Link
KR (1) KR100356691B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474455B1 (ko) * 2002-11-08 2005-03-11 삼성전자주식회사 기판단위 ｍｅｍｓ 진공실장방법 및 장치

Also Published As

Publication number Publication date
KR20010094381A (ko) 2001-11-01

Similar Documents

Publication Publication Date Title
US6322712B1 (en) Buffer layer in flat panel display
US5438343A (en) Gas discharge displays and methodology for fabricating same by micromachining technology
US7192841B2 (en) Method of wafer/substrate bonding
US7405466B2 (en) Method of fabricating microelectromechanical system structures
JP2001189378A (ja) ウエハー吸着加熱装置
JPH10223133A (ja) 電界放出素子の製造方法
US6197139B1 (en) Method for electrostatic thermal bonding of a pair of glass substrates by utilizing a silicon thin film
US5598052A (en) Vacuum microelectronic device and methodology for fabricating same
US6491561B2 (en) Conductive spacer for field emission displays and method
KR100356691B1 (ko) 정전열접합을 이용한 진공실장방법
JPH0935670A (ja) フィールド・エミッション・ディスプレイ素子及びその製造方法
JP3151837B2 (ja) 電界電子放出装置
JPH11306957A (ja) 電界放射型素子の製造方法
KR20000074174A (ko) 접합 구조물 및 그를 이용한 디스플레이 소자의 접합방법
US20070205721A1 (en) Method of manufacturing display device including oxidized porous silicon material-based emission source
KR100287060B1 (ko) 전계 방출 소자의 제조 방법
KR100336614B1 (ko) 기판 봉착방법
KR100469398B1 (ko) 전계 방출 소자 및 제조 방법
JP2000208031A (ja) 封止パネル装置及びその製造方法
JP2000323013A (ja) 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置
JP2002203469A (ja) 冷陰極電子装置
KR100414346B1 (ko) 배기관이 없는 플라즈마 디스플레이 패널 봉입방법
JP3097521B2 (ja) 電界放射型素子の製造方法
KR0144586B1 (ko) 필드에미션 디스플레이의 스페이서 형성방법
KR100210689B1 (ko) Pdp 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee