KR100355322B1 - 2라인와이씨분리장치 - Google Patents

2라인와이씨분리장치 Download PDF

Info

Publication number
KR100355322B1
KR100355322B1 KR1019970057159A KR19970057159A KR100355322B1 KR 100355322 B1 KR100355322 B1 KR 100355322B1 KR 1019970057159 A KR1019970057159 A KR 1019970057159A KR 19970057159 A KR19970057159 A KR 19970057159A KR 100355322 B1 KR100355322 B1 KR 100355322B1
Authority
KR
South Korea
Prior art keywords
circuit
output signal
signal
correlation
detection circuit
Prior art date
Application number
KR1019970057159A
Other languages
English (en)
Other versions
KR19980042002A (ko
Inventor
아츠히사 가게야마
히로코 수기모토
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR19980042002A publication Critical patent/KR19980042002A/ko
Application granted granted Critical
Publication of KR100355322B1 publication Critical patent/KR100355322B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

본 발명에 따르면, 입력된 복합 영상 신호를 수평 기간 지연시키는 지연 회로와, 입력된 복합 영상 신호를 입력으로 하는 밴드패스 필터 회로와, 지연 회로의 출력 신호를 입력으로 하는 밴드패스 필터 회로와, 밴드패스 필터 회로의 출력 신호를 입력으로 하는 Y 상관 검출 회로와, 밴드패스 필터 회로의 출력 신호를 입력으로 하는 C 상관 검출 회로와, Y 신호 차분값을 검출하는 차분 검출 회로와 Y 신호 상관을 검출하는 YL 상관 검출 회로와, YL 상관 검출 회로와 Y 상관 검출 회로의 출력 신호와의 논리곱을 취하는 AND 회로를 구비한 2 라인 YC 분리 장치를 얻을 수 있다.

Description

2 라인 와이씨 분리 장치{2-LINE YC SEPARATION DEVICE}
본 발명은 2 라인 YC 분리용 빗형상 필터에 관한 것이다.
최근, 2 라인 YC 분리 장치는 염가이고, 또한 고정밀도로 YC 분리하는 장치로서 중요시되고 있다.
도 11은 일본국 특허 공개 평성 제 1-117494 호 공보에 있어서의 2 라인 YC 분리 장치의 블럭 구성도를 도시하는 것이다. 1수평 기간 지연 회로(1HDL)(2202),감산 회로(2203), 감산 회로(2204), 밴드패스 필터 회로(BPF)(2205), 스위치 회로(2206), 크로미넌스(chrominance) 부(副)반송파 주파수 트랩 회로(T)(2207), 스위치 회로(2208), 로우패스 필터 회로(LPF)(2211), YL 상관 검출 회로(YLC)(2212), 밴드패스 필터 회로(BPF)(2213), 크로마(chromance) 검출 회로(C)(2214) 및 AND 회로(2215)로 이루어지고, 영상 복합 신호(2201)로부터, Y 신호 출력(2209)과 크로마 신호 출력(2210)이 분리된다. 여기서, 입력하는 Y 신호와 크로마 주파수 대역내의 Y 신호 성분 YH와 그 이외의 Y 신호 성분 YL로 구성되어 있는 것으로 가정한다. 그리고, YL 상관 검출 회로가 실행하는 YL 상관 검출은, 현재의 YL과 1수평 기간 지연한 YL과의 라인 상관(이하, 간단히 상관이라고 함)의 검출이다.
이상과 같이 구성된 2 라인 YC 분리 회로에 대하여, 이하 그 동작에 대하여 설명한다.
우선, 현(現) 영상 복합 신호(2201)로부터 1수평 기간 지연 회로(2202)를 통과한 후의 신호를 감산하여 얻어지는 신호에 대하여, 로우패스 필터 회로(2211)를 거쳐 얻은 YL 상관 출력 신호와, 밴드패스 필터 회로(2213)에서 크로마 신호 주파수 대역의 신호를 골라내어, 크로마 검출 회로(2214)에서 검출한 검파 출력 신호를 생성하여 쌍방의 AND 출력으로 빗형 필터를 제어한다.
즉, YL 상관 출력 회로(2212)가 상관 없슴이라고 판단하고, 또한 크로마 검출 회로(2214)가 크로마 신호 있슴, 또는 크로마 신호 주파수 대역내의 Y 신호(YH) 있슴이라고 판단한 경우에만, 스위치 회로(2208)를 온(on)함과 동시에 스위치 회로(2206)를 현 영상 복합 신호(2201)측으로 전환한다. 그 이외에, 예컨대 YL 상관 검출 회로(2212)가 상관 있슴이라고 판단한 경우나, YL 상관 출력 회로(2212)가 상관 없슴이라고 판단하였지만 크로마 검출 회로(2214)가 크로마 신호 없슴이라고 판단한 경우에는, 스위치 회로(2208)를 오프하고, 스위치 회로(2206)를 밴드패스 필터 회로(2205)측으로 전환한다.
그러나, 상기한 바와 같은 구성의 YC 분리 장치에서는, 도 12(a) 내지 도 12(j)와 같은 패턴의 입력 신호에 대하여 정밀도 좋게 YC 분리할 수 없다. 도 12(a)는 화면 수직 방향으로 세로선을 나타내는 Y 신호, 즉 주파수가 크로마 부반송파 주파수와 동등한 Y 신호가 3H번째까지 있고, 4H번째부터 없어진 경우를 도시하고 있다.
여기서, 도 12(a)는 영상 복합 신호(2201)이고, 도 12(b)는 1수평 기간 지연 회로(2202)의 출력 신호이고, 도 12(c)는 감산 회로(2203)의 출력 신호이며, 도 12(d)는 로우패스 필터 회로(2211)의 출력 신호이고, 도 12(e)는 YL 상관 검출 회로(2212)의 출력 결과이며, 도 12(f)는 크로마 검출 회로(2214)의 출력 결과이고, 도 12(g)는 크로마 출력 단자(2210)로부터 출력되는 크로마 신호이며, 도 12(h)는 Y 신호 출력 단자로부터 출력되는 Y 신호이다. 여기서, 밴드패스 필터 회로(2205)의 출력 신호는 감산 회로(2203)의 출력 신호의 크로마 부반송파의 주파수 성분을 통과시킨 것이기 때문에, 도 12(a)와 같은 영상 신호를 입력한 경우에는 감산 회로(2203)의 출력 신호와 밴드패스 필터 회로(2205)의 출력 신호는 동일한 신호로 된다. 도 12(e)는, YL 상관 있슴일 때에는 0, YL 상관 없슴일 때에는 1로 나타내고, 도 12(f)는, 크로마 신호 있슴일 때에는 1, 크로마 신호 없슴일 때에는 0으로 나타내고 있다. 또한, 도 12(i)는 본래 출력되었으면 하는 크로마 신호이고, 도 12(j)는 본래 출력되었으면 하는 Y 신호이다.
여기서, 도 12(e), 도 12(f)에 주목하면, 1H, 2H, 3H, 4H, 5H의 각 라인에 대하여 YL 상관 검출 회로(2212)가 상관 없슴이라고 판단하고, 또한 크로마 검출 회로(2214)가 크로마 신호 있슴이라고 판단하는 경우는 없기 때문에, 스위치 회로(2208)는 오프되고, 스위치 회로(2206)는 밴드패스 필터 회로(2205)측으로 전환한다. 이와 같이 하면, Y 신호 출력은 현 영상 복합 신호 도 12(a)에서 밴드패스 필터 회로(2205)의 출력 신호, 즉 감산 회로(2203)의 출력 신호 도 12(c)를 감산한 결과가 되어 도 12(h)의 신호가 출력된다. 또한, 크로마 신호 출력은 밴드패스 필터 회로(2205)의 출력 신호, 즉 감산 회로(2203)의 출력 신호 도 12(c)로 되어, 도 12(g)의 신호가 출력된다.
즉, 도 12(a)와 같은 화면 수직 방향으로 세로선을 나타내는 크로마 부반송파 주파수의 Y 신호가 3H번째까지 있고, 4H번째부터 Y 신호가 없어지고 있는 영상에서는, Y 신호가 도 12(h), 크로마 신호가 도 12(g)로 된다. 한편, 본래 출력되었으면 하는 신호는 도 12(a)의 입력의 경우, 크로마 신호가 도 12(i), Y 신호가 도 12(j)이다.
이와 같이, 종래의 기술에서는 정확하게 YC 분리되지 않아, 수평 해상도를 악화시키거나, 본래 무색인 부분에 색이 칠해져 버리는, 본래 크로마 신호인 부분이 Y 신호로 변하여 버리는 등의 오동작이 발생한다고 하는 문제를 갖고 있었다.
상기 문제점을 해결하기 위하여 본 발명의 2 라인 YC 분리 장치는, 입력된 복합 영상 신호를 수평 기간의 정수배 지연시키는 제 1 지연 회로와, 입력된 영상 신호를 입력으로 하는 제 1 밴드패스 필터 회로와, 상기 제 1 지연 회로의 출력 신호를 입력으로 하는 제 2 밴드패스 필터 회로와, 상기 제 1, 제 2 밴드패스 필터 회로의 출력 신호를 입력으로 하는 Y 상관 검출 회로와, 상기 제 1, 제 2 밴드패스 필터 회로의 출력 신호를 입력으로 하는 C 신호 검출 회로와, 상기 C 신호 검출 회로의 출력 신호를 입력으로 하는 C 상관 검출 회로와, 상기 Y 상관 검출 회로의 출력 신호를 1수평 기간 지연시키는 제 2 지연 회로와, 상기 C 상관 검출 회로의 출력 신호를 수평 기간 지연시키는 제 3 지연 회로와, 상기 제 1 밴드패스 필터 회로의 출력 신호를 입력으로 하는 제 1 반전 회로와, 상기 제 1, 제 2 밴드패스 필터 회로의 출력 신호를 입력으로 하는 계산 회로와, 상기 C 상관 검출 회로, C 상관 검출 회로의 출력 신호와 상기 제 2, 제 3 지연 회로의 출력 신호를 입력으로 하는 제 1 스위치 결정 회로와, 상기 Y 상관 검출 회로, C 상관 검출 회로의 출력 신호와 상기 제 2, 제 3 지연 회로의 출력 신호를 입력으로 하는 제 2 스위치 결정 회로와, 상기 제 2 밴드패스 필터 회로의 출력 신호를 입력으로 하는 제 2 반전 회로와, 상기 계산 회로의 출력 신호와 상기 제 2 반전 회로의 출력 신호와 상기 제 2 밴드패스 필터 회로의 출력 신호를 상기 제 1 스위치 결정 회로의 출력 신호에 의해서 전환하는 제 1 스위치 회로와, 상기 계산 회로의 출력 신호와 상기 제 2 밴드패스 필터 회로의 출력 신호를 상기 제 2 스위치 결정 회로의 출력 신호에 의해서 전환하는 제 2 스위치 회로와, 상기 제 1 반전 회로의 출력 신호와 상기 제 1, 제 2 스위치 회로의 출력 신호를 입력으로 하는 3 라인 빗형상 계산 회로와, 상기 제 1 지연 회로의 출력 신호와 상기 3 라인 빗형상 계산 회로의 출력 신호를 입력으로 하는 감산 회로와, 상기 3 라인 빗형상 계산 회로의 출력 신호를 입력으로 하는 필터 회로의 구성에 부가하여, 입력된 복합 영상 신호와 제 1 지연 회로의 출력 신호를 입력으로 하여, 그 2개의 신호의 차분을 취해 Y 신호 전압을 검출하는 차분 검출 회로와, 차분 검출 회로의 출력 신호로부터 크로마 부반송파의 주파수 성분을제거하여, 그 진폭을 검출하는 YL 차분 검출 회로와, YL 차분 검출 회로의 출력 신호에 따라 상관 있슴, 없슴을 판정하는 멀티 버스트 검출 회로와, 차분 검출 회로의 출력 신호에 따라 상관 있슴, 없슴을 판정하는 차분 적응 회로와, YL 차분 검출 회로의 출력 신호에 따라 상관 있슴, 없슴을 판정하는 YL 상관 검출 회로와, YL 상관 검출 회로의 출력 신호와 YH 상관 검출 회로의 출력 신호의 논리곱을 취하는 AND 회로를 구비한 것이다.
본 발명의 목적은, 상기한 문제점을 감안하여, 수평 기간 지연시키는 지연 회로를 적게 함으로써 비용을 삭감할 수 있고, 또한 종래의 것에 비해 빗형상 필터 계산 오차를 적게 할 수 있는 2 라인 YC 분리 장치를 제공하는 것이다.
도 1은 본 발명의 실시예 1에 있어서의 2 라인 YC 분리 장치의 블럭 구성도.
도 2는 2 라인 YC 분리 장치의 논리를 나타내는 도면.
도 3은 3 라인 빗형상 계산 회로의 블럭 구성도.
도 4는 본 발명의 실시예 1에 있어서의 2 라인 YC 분리 장치의 동작 파형도.
도 5는 본 발명의 실시예 2에 있어서의 2 라인 YC 분리 장치의 블럭 구성도.
도 6은 본 발명의 실시예 3에 있어서의 2 라인 YC 분리 장치의 블럭 구성도.
도 7은 본 발명의 실시예 4에 있어서의 2 라인 YC 분리 장치의 블럭 구성도.
도 8은 본 발명의 실시예 5에 있어서의 2 라인 YC 분리 장치의 블럭 구성도.
도 9는 본 발명의 실시예 6에 있어서의 2 라인 YC 분리 장치의 블럭 구성도.
도 10은 본 발명의 실시예 6에 있어서의 상관 연장 회로의 동작 파형도.
도 11은 종래의 2 라인 YC 분리 장치의 블럭 구성도.
도 12(a)∼도 12(j)는 종래의 2 라인 YC 분리 장치의 동작 파형도.
도면의 주요 부분에 대한 부호의 설명
100 : 복합 영상 신호 입력 단자
101, 106A, 106B, 206A, 206B, 306A, 306B, 406A, 406B, 606A, 606B : 1수평라인 지연 회로
102, 103 : 밴드패스 필터 회로
104 : C 신호 검출 회로
105, 205, 605 : C 상관 검출 회로
110, 111, 210, 211, 310, 311, 410, 411, 610, 611 : 스위치 결정 회로
112, 113 : 스위치 회로
107, 108 : 반전 회로
109 : 계산 회로
114 : 3 라인 빗형상 계산 회로
115 : 감산 회로
116 : 필터 회로
117 : Y 신호
118 : 크로마 신호
119 : 차분 검출 회로
120 : YL 차분 검출 회로
121, 221, 521 : YL 상관 검출 회로
122 : 차분 적응 회로
123, 323 : 멀티 버스트 검출 회로
124, 324, 424, 624 : YH 상관 검출 회로
125 : AND 회로
626A, 626B : 상관 연장 회로
714, 715, 716 : 3 라인 빗형상 계산 회로
(실시예 1)
본 발명의 실시예 1에 대하여, 도 1을 참조하면서 설명한다. 제 1 지연 회로(1HDL1)(101)는 복합 영상 신호(100)를 입력 신호로 하여, 1수평 기간 지연시킨다. 제 1 밴드패스 필터 회로(BPF1)(102)는 복합 영상 신호(100)를 입력하여, 크로마 신호 주파수 대역만을 통과시키는 필터 회로이다. 제 2 밴드패스 필터 회로(BPF2)(103)는 제 1 지연 회로(101)의 출력 신호를 입력하여, 크로마 신호 주파수 대역만을 통과시키는 필터 회로이다. C 신호 검출 회로(C)(104)는 제 1 밴드패스 필터 회로(102)와 제 2 밴드패스 필터 회로(103)의 출력 신호를 입력으로 하여, 크로마 신호 전압을 검출한다. C 상관 검출 회로(CC)(105)는 C 신호 검출 회로(104)의 출력 신호를 입력으로 한다. 제 2 지연 회로(1HDL2)(106A)는 C 상관 검출 회로(105)의 출력 신호를 입력으로 하여 1수평 기간 지연시킨다. 제 3 지연 회로(1HDL3)(106B)는 AND 회로(125)의 출력 신호를 입력으로 하여, 입력 신호를 1수평 기간 지연시킨다. 제 1 반전 회로(INV1)(107)는 제 1 밴드패스 필터 회로(102)의 출력 신호를 반전시킨다. 제 2 반전 회로(INV2)(108)는 밴드패스 필터 회로(103)의 출력 신호를 반전시킨다. 계산 회로(CAL)(109)는 제 1 밴드패스 필터 회로(102)와 제 2 밴드패스 필터 회로(103)의 출력 신호를 입력으로 하여, 입력 신호의 평균값을 출력한다. 제 1 스위치 결정 회로(SWD1)(110)는 AND 회로(125), 제 3 지연 회로(106B), 제 2 지연 회로(106A), C 상관 검출 회로(105)의 출력 신호를 입력으로 하여, 제 1 스위치 회로(SW1)(112)의 전환 제어 신호를 발생한다. 제 2 스위치 결정 회로(SWD2)(111)는 AND 회로(125), 제 3 지연 회로(106B), 제 2 지연 회로(106A), C 상관 검출 회로(105)의 출력 신호를 입력으로 하여, 제 2 스위치 회로(SW2)(113)의 전환 제어 신호를 발생한다. 제 1 스위치 회로(112)는 제 2 반전 회로(108), 밴드패스 필터 회로(103) 및 계산 회로(109)의 출력 신호를 입력으로 하여, 제 1 스위치 결정 회로(110)의 결과에 따라 신호의 흐름을 전환한다. 제 2 스위치 회로(113)는 밴드패스 필터 회로(103)와 계산 회로(109)의 출력 신호를 입력으로 하여, 제 2 스위치 결정 회로(111)의 결과에 의해 신호의 흐름을 전환한다. 3 라인 빗형상 계산 회로(3 Line Comb)(114)는 제 1 스위치 회로(112), 제 2 스위치 회로(113) 및 제 1 반전 회로(107)의 출력 신호를 입력으로 하여, 계산을 행한다. 감산 회로(115)는 제 1 지연 회로(101)의 출력 신호로부터 3 라인 빗형상 계산 회로(114)의 출력 신호를 감산하여 Y 신호 출력(117)을 출력한다. 필터 회로(F)(116)는 3 라인 빗형상 계산 회로(114)의 출력 신호를 입력으로 하여 필터링해서, 크로마 신호(118)를 출력한다. 차분 검출 회로(D)(119)는 복합 영상 신호(100)와 제 1 지연 회로(101)의 출력 신호를 입력으로 하여, 그 2개의 신호의 차분을 취해 차분 전압값을 검출하여 출력한다. YL 차분 검출 회로(YLD)(120)는 차분 검출 회로(119)의 출력 신호를 입력하고, 입력 신호로부터 크로마 신호 주파수 대역내의 주파수를 갖는 신호 성분을 제거하여, 그 진폭을 검출한다. YL 상관 검출 회로(YLC)(121)는 YL 차분 검출 회로(120)의 출력 신호를 입력으로 하여, 입력 신호의 입력에 따라 입력 신호와 1수평 기간 지연된 신호에 라인 상관 있슴, 없슴(이하, 간단히 상관 있슴, 없슴이라고 기술함)을 판정한다. 차분 적응 회로(DA)(122)는 차분 검출 회로(119)의 출력 신호를 입력으로 하여, 입력 신호의 입력에 따라 상관 있슴, 없슴을 판정한다. 여기서, 1 라인 상에 크로마 부반송파 주파수를 포함하는 복수의 주파수의 일정 진폭의 신호를 순차적으로 송출한 신호를 멀티 버스트 신호라고 부르기로 한다. 멀티 버스트 검출 회로(MB)(123)는 YL 차분 검출 회로(120)와 차분 적응 회로(122)의 출력 신호를 입력으로 한다. 차분 적응 회로(122)의 출력이 라인 상관 있슴인 경우에는 멀티 버스트 검출 회로(MB)(123)는 온하고 있어, YL 차분 검출 회로(120)의 출력 신호를 통과시켜서 C 상관 검출 회로(105)로 출력하고, 차분 적응 회로(122)의 출력이 라인 상관 없슴인 경우에는 멀티 버스트 검출 회로(MB)(123)는, 오프하여 YL 차분 검출 회로(120)의 출력 신호를 통과시키지 않는다. YH 상관 검출 회로(YC)(124)는 제 1 밴드패스 필터회로(102)와 제 2 밴드패스 필터 회로(103)의 출력 신호를 입력으로 한다. AND 회로(125)는 YL 상관 검출 회로(121)와 YH 상관 검출 회로(124)의 출력 신호를 입력으로 하여, 입력 신호의 논리곱을 취한다.
이상과 같이 구성된 2 라인 YC 분리 장치에 대하여, 간단히 동작을 설명한다. 제 1 밴드패스 필터 회로(102)와 제 2 밴드패스 필터 회로(103)는 크로마 신호 주파수 대역을 통과시키는 필터이다. C 신호 검출 회로(104)는 제 1 밴드패스 필터(102)와 제 2 밴드패스 필터(103)의 출력 신호로부터 크로마 신호 전압을 검출한다. C 상관 검출 회로(105)는 C 신호 검출 회로(104)에서 검출한 크로마 신호 전압과 멀티 버스트 검출 회로(123)의 출력 결과를 이용하고, C 신호 검출 회로(104)에서 검출한 크로마 신호 전압에 근거하여, 임의의 임계값 이하인 경우에 논리 출력을 1, 이상인 경우에 논리 출력을 0으로 한다.
또한, Y 신호 성분에 대해서는 차분 검출 회로(119)로 복합 영상 신호(100)와 제 1 지연 회로(101)의 출력 신호를 감산하여, Y 입력 신호의 차분값을 검출한다. 차분 적응 회로(122)는 차분 검출 회로(119)의 출력 신호를 입력으로 하여 제 1 밴드패스 필터(102)와 제 2 밴드패스 필터(103)를 통과하기 전의 신호간의 라인 상관을 검출한다. 차분 적응 회로(122)에서 라인 상관이 있다고 판단한 경우에는, 멀티 버스트 검출 회로(123)가 온하여, YL 차분 검출 회로(120)의 출력 신호를 C 상관 검출 회로(105)에 부가하여 크로마 신호가 상관 있슴으로 판단되기 쉽도록 C 상관 검출 회로(105)의 임계값을 제어한다.
한편, YH 상관 검출 회로(124)는 제 1 밴드패스 필터(102)와 제 2 밴드패스필터(103)의 출력 신호로부터 YH 신호의 라인 상관을 검출하는 회로이며, 그 검출값으로부터 YH 신호에 라인 상관 있슴이라고 판단한 경우에는 1을 출력하고, 그 이외의 경우에는 라인 상관 없슴이라고 판단하여 0을 출력한다. YL 상관 검출 회로(121)는, YL 차분 검출 회로(120)의 결과로부터, 라인 상관 있슴의 경우 1을 출력하고, 그 이외에는 0을 출력한다. 이 YL 상관 검출 회로(121)의 출력 신호와 YH 상관 검출 회로(124)의 출력 신호의 논리곱을 AND 회로(125)에 의해 구하여, Y 상관을 판단한다. 제 1 스위치 결정 회로(110)와 제 2 스위치 결정 회로(111)는 C 상관 검출 회로(105)의 출력 신호, AND 회로(125)의 출력 신호, 제 2 지연 회로(106A) 및 제 3 지연 회로(106B)의 출력 신호를 입력으로 하며, 도 2와 같은 논리로 전환 제어 신호를 발생하여, 제 1 스위치 회로(112)와 제 2 스위치 회로(113)의 출력 신호를 전환하고 있다.
도 2a는 제 1 스위치 회로(112)의 출력 신호(716)의 논리표를 도시하며, 도 2b는 제 2 스위치 회로(113)의 출력 신호(715)의 논리표를 도시하고 있다. 제 1 스위치 회로(112)의 출력 신호(716)가, AND 회로(125)의 출력 신호(130), 제 3 지연 회로(106B)에서 1수평 기간 지연시킨 신호(131), 제 2 지연 회로(106A)에서 1수평 기간 지연시킨 신호(132), 및 C 상관 검출 회로(105)의 출력 신호(133)의 값에 의해 결정되는 것을 도시한다. 각 값은 상관 있슴의 경우는 1, 상관 없슴의 경우는 0으로서 각 신호(130, 131, 132, 133)의 조합에 의해, 제 1 스위치 회로(112)의 출력 신호(716)가 입력 신호(140, 141, 142)중 어느 하나로 전환된다. 마찬가지로 하여 도 2b는 제 2 스위치 회로(113)의 출력 신호(715)의 논리표를 도시하며, 각신호(130, 131, 132, 133)의 조합에 의해, 제 2 스위치 회로(113)의 출력 신호(715)가 입력 신호(141)나 (142) 중의 어느 하나로 전환된다.
3 라인 빗형상 계산 회로(114)는 도 3에 도시하는 회로이며, 본래 3 라인 빗형상 계산 회로용으로 개발된 필터이지만, 여기서는 입력 신호로서 제 1 스위치 회로(112)의 출력 신호(716), 제 2 스위치 회로(113)의 출력 신호(715), 제 1 반전 회로(107)의 출력 신호(714)를 입력한다.
감산 회로(115)는, 제 1 지연 회로(101)의 출력 신호로부터 3 라인 빗형상 계산 회로(114)의 출력 신호를 감산하여, Y 신호 출력(117)을 출력한다. 또한, 3 라인 빗형상 계산 회로(114)의 출력 신호를 필터 회로(116)에서 필터링하여, 그 결과를 크로마 신호 출력(118)으로서 출력한다.
혹은, 감산 회로(115)는, 제 1 지연회로(101)의 출력 신호로부터 3 라인 빗형상 계산 회로(114)의 출력 신호를 감산하는 대신에, 제 1 지연 회로(101)의 출력 신호로부터 크로마 신호 출력(118)을 감산하여, Y 신호 출력(117)을 출력하여도 좋다. 이 방법은 실시예 1에 한정되는 것이 아니라, 이하에 설명하는 실시예 2 내지 실시예 6에도 적용이 가능하다.
도 4(a) 내지 도 4(p)에 각 부분의 파형을 도시한다. 도 4(a)의 현재 신호와, 도 4(a)의 신호를 1수평 기간 지연한 신호 도 4(b)에 대하여 크로마 신호 주파수대를 골라, 도 4(c), 도 4(d)를 얻는다. 도 4(a), 도 4(b)의 Y 신호 YL에 착안하여, YL 상관 검출 회로(121)에서 라인 상관이 있는 경우는 1을 출력하고, 상관이 없는 경우는 0을 출력한다. 이 YL 상관 검출 회로(121)의 출력을 도 4(e)와 같이얻는다. 마찬가지로 도 4(a), 도 4(b)에 착안하여, 차분 적응 회로(122)에서 상관이 있는 경우는 1을 출력하고, 상관이 없는 경우는 0을 출력한다. 이 차분 적응 회로(122)의 출력을 도 4(f)와 같이 얻는다. 다음에 도 4(c), 도 4(d)에 착안하여, YH 상관 검출 회로(124)에서 라인 상관이 있는 경우는 1을 출력하고, 라인 상관이 없는 경우는 0을 출력한다. 이 YH 상관 검출 회로(124)의 출력을 도 4(g)와 같이 얻는다.
도 4(c), 도 4(d)에 착안하여, 차분 적응 회로(122)의 출력이 1이고, 그 결과 멀티 버스트 검출 회로(123)의 출력이 1로 된 경우, 멀티 버스트 검출 회로(123)는 YL 차분 검출 회로(120)의 출력 신호를 멀티 버스트 검출 회로(123)내를 통과시켜, C 상관 검출 회로(105)에 부가한다. 이 동작에 의해, 크로마 신호가 라인 상관 있슴으로 판단되기 쉽도록 C 라인 검출 회로(105)의 임계값을 제어한다. C 상관 검출 회로(105)는 라인 상관이 있는 경우에는 1을 출력하고, 상관이 없는 경우에는 0을 출력한다. 이 C 상관 검출 회로(105)의 출력 신호(133)를 도 4(h)와 같이 얻는다. 또한, Y 상관 검출 회로(124)의 출력 도 4(g)와 YL 상관 검출 회로(121)의 출력 도 4(e)의 AND를 취하는 신호(130)를 도 4(i)에 도시한다. 도 4(h)의 신호를 1수평 기간 지연한 신호(132)를 도 4(j)에 도시하고, 도 4(i)의 신호를 1수평 기간 지연한 신호(131)를 도 4(k)에 도시한다. 이 도 4(h), 도 4(i), 도 4(j), 도 4(k)의 신호(133, 130, 132, 131)를 제 1 스위치 결정 회로(110)와 제 2 스위치 결정 회로(111)에 입력하고, 도 2a, 도 2b의 논리표에 따라서 제 1 스위치 회로(112)와 제 2 스위치 회로(113)의 출력 신호(716)와 (715)를 도 4(l), 도4(m)과 같이 얻는다. 또한, 도 4(c)의 신호를 반전한 신호(714)를 도 4(n)과 같이 얻어, 도 4(l), 도 4(m), 도 4(n)의 신호(716, 715, 714)를 각각 도 3의 3 라인 빗형상 계산 회로의 단자에 입력하고, 출력 신호를 필터 회로(116)를 통과시켜 도 4(o)에 도시하는 바와 같은 크로마 신호(118)를 얻는다. 3 라인 빗형상 계산 회로(114)의 출력 신호를 도 4(b)의 신호로부터 감산함으로써 Y 신호 출력(117)을 도 4(p)와 같이 얻는다.
이 도 4(o), 도 4(p)의 파형은, 본래 얻고자하는 신호이다. 즉, 종래의 YC 분리 장치에서는 분리할 수 없던 패턴이라도, 본 발명의 장치에서는 완전히 YC 분리할 수 있다.
(실시예 2)
다음에, 본 발명의 실시예 2에 대하여, 도 5를 참조하면서 설명한다. 도 1과 동일 참조 부호의 블럭 및 블럭내의 기호가 동일한 블럭은, 실시예 1에서 설명한 것과 동일한 기능을 갖기 때문에 설명을 생략한다. C 상관 검출 회로(CC)(205)는 C 신호 검출 회로(104)의 출력 신호를 입력으로 하여, 제 2 지연 회로(206A)에 출력한다. 제 3 지연 회로(206B)는 YL 상관 검출 회로(221)의 출력 신호를 입력으로 하여, 입력 신호를 1수평 기간 지연시킨다. 스위치 결정 회로(210)는 YL 상관 검출 회로(221), 제 3 지연 회로(206B), 제 2 지연 회로(206A) 및 C 상관 검출 회로(205)의 출력 신호를 입력하여, 제 1 스위치 회로(112)의 전환 제어 신호를 발생한다. 스위치 결정 회로(211)는 YL 상관 검출 회로(221), 제 3 지연 회로(206B),제 2 지연 회로(206A), 및 C 상관 검출 회로(205)의 출력 신호를 입력하여, 제 2 스위치 회로(113)의 전환 제어 신호를 발생한다. YL 상관 검출 회로(221)는 YL 차분 검출 회로(120)의 출력 신호에 따라 라인 상관 있슴, 없슴을 판정한다. 그 밖의 구성은 실시예 1과 마찬가지이다.
이상과 같이 구성된 2 라인 YC 분리 장치에 대하여, 간단히 동작을 설명한다. 제 1 밴드패스 필터 회로(102)와 제 2 밴드패스 필터(103)는 크로마 신호 주파수 대역만을 통과시키는 필터이고, C 신호 검출 회로(104)는 제 1 밴드패스 필터(102)와 제 2 밴드패스 필터(103)의 출력 신호로부터 크로마 신호의 신호 전압을 검출한다. C 상관 검출 회로(205)는 C 신호 검출 회로(104)에서 크로마 신호의 신호 전압을 검출하여, 그 검출치에 근거하여 라인 상관이 있는 경우는 1을 출력하고, 그 이외에는 0을 출력한다.
또한, Y 신호 성분에 대해서는 차분 검출 회로(119)에서 복합 영상 신호(100)와 제 1 지연 회로(101)의 출력 신호를 감산하여, YL 차분 검출 회로(120)에서 Y 신호 차분값을 검출한다. YL 상관 검출 회로(221)는 YL 차분 검출 회로(120)의 결과로부터, 즉 Y 신호 차분값에 근거하여 라인 상관이 있는 경우는 1을 출력하고, 그 이외에는 0을 출력한다. 이 YL 상관 검출 회로(221)의 출력 신호에 의해서 Y 신호의 라인 상관을 판단한다.
스위치 결정 회로(210, 211)는 C 상관 검출 회로(205)의 출력 신호, YL 상관 검출 회로(221), 제 2 지연 회로(206A) 및 제 3 지연 회로(206B)의 출력 신호를 입력으로 하며, 도 2와 같은 논리로 전환 제어 신호를 발생하여, 제 1 스위치회로(112)와 제 2 스위치 회로(113)의 출력 신호를 전환하고 있다.
따라서 실시예 1과 마찬가지로, 도 4(a)∼도 4(p)의 파형을 얻을 수 있어, 실시예 1과 같이 완전히 YC 분리할 수 있다.
(실시예 3)
다음에, 본 발명의 실시예 3에 대하여, 도 6을 참조하면서 설명한다. 도 1과 동일 참조 부호의 블럭 및 블럭내의 기호가 동일한 블럭은, 실시예 1에서 설명한 것과 동일 기능을 갖기 때문에 설명을 생략한다. 제 3 지연 회로(306B)는 Y 상관 검출 회로(324)의 출력 신호를 입력으로 하여, 입력 신호를 1수평 기간 지연시킨다. 제 1 스위치 결정 회로(310)는 Y 상관 검출 회로(324), 제 2 지연 회로(306A), 제 3 지연 회로(306B) 및 C 상관 검출 회로(105)의 출력 신호를 입력으로 하여, 제 1 스위치 회로(112)의 전환 제어 신호를 발생한다. 제 2 스위치 결정 회로(311)는 Y 상관 검출 회로(324), 제 2 지연 회로(306A), 제 3 지연 회로(306B) 및 C 상관 검출 회로(105)의 출력 신호를 입력으로 하여, 제 2 스위치 회로(113)의 전환 제어 신호를 발생한다. YL 차분 검출 회로(320)의 출력 신호는 YL 상관 검출 회로(321)와 멀티 버스트 검출 회로(323)로 입력된다. 멀티 버스트 검출 회로(323)는 YL 차분 검출 회로(320)의 출력 신호와 YL 상관 검출 회로(321)의 출력 신호를 입력으로 한다. 멀티 버스트 검출 회로(323)는, YL 상관 검출 회로(321)가 1을 출력하는 경우, YL 차분 검출 회로(320)의 출력 신호를 통과시켜, C 상관 검출 회로(105)로 출력한다. 그 밖의 구성은 실시예 1과 마찬가지이다.
이상과 같이 구성된 2 라인 YC 분리 장치에 대하여, 간단히 동작을 설명한다. 제 1 밴드패스 필터 회로(102)와 제 2 밴드패스 필터(103)는 크로마 신호 주파수 대역만을 통과시키는 필터이고, C 신호 검출 회로(104)는 제 1 밴드패스 필터(102)와 제 2 밴드패스 필터(103)의 출력 신호로부터 크로마 신호의 신호 전압을 검출한다. C 상관 검출 회로(105)는 C 신호 검출 회로(104)에서 크로마 신호 전압을 검출한 결과와 멀티 버스트 검출 회로(323)의 출력 결과를 이용한다. C 신호 검출 회로(104)의 검출치에 근거하여, 라인 상관이 있는 경우는 1을, 그 이외에는 0을 출력한다.
또한, DC 성분에 대해서는 차분 검출 회로(119)에서 복합 영상 신호(100)와 제 1 지연 회로(101)의 출력 신호를 감산하여, YL 차분 검출 회로(320)에서 YL 신호 전압을 검출한다. YL 차분 검출 회로(320)의 출력 신호에 의해 멀티 버스트 검출 회로(323)가 온하여, YL 차분 검출 회로(320)의 출력 신호를 C 상관 검출 회로(105)에 부가하여 크로마의 상관이 강해지도록 제어한다.
한편, Y 상관 검출 회로(324)는 제 1 밴드패스 필터(102)와 제 2 밴드패스 필터(103)의 출력 신호로부터 Y 신호를 검출하는 회로이며, Y 신호가 입력되었을 때에 상관 있슴이라고 판단하고, 그 이외에는 상관 없슴이라고 판단하여 Y 상관을 판단한다.
스위치 결정 회로(310, 311)는 C 상관 검출 회로(105)의 출력 신호, Y 상관 검출 회로(324)의 출력 신호, 제 3 지연 회로(306B) 및 제 2 지연 회로(306A)의 출력 신호를 입력으로 하며, 도 2와 같은 논리로 전환 제어 신호를 발생하여, 제 1스위치 회로(112)와 제 2 스위치 회로(113)의 출력 신호를 전환하고 있다.
따라서 실시예 1과 마찬가지로, 도 4(a) 내지 도 4(p)의 파형을 얻을 수 있어, 실시예 1과 같이 완전히 YC 분리할 수 있다.
(실시예 4)
다음에, 본 발명의 실시예 4에 대하여, 도 7을 참조하면서 설명한다. 도 1과 동일 참조 부호의 블럭 및 블럭내의 기호가 동일한 블럭은, 실시예 1에서 설명한 것과 동일 기능을 갖기 때문에 설명을 생략한다.
YL 차분 검출 회로(420)는 차분 검출 회로(119)의 출력 신호로부터 크로마 신호 주파수 성분을 제거하고, 그 진폭을 검출하여, 멀티 버스트 검출 회로(123)로 출력한다. Y 상관 검출 회로(424)는 제 1 밴드패스 필터 회로(102)와 제 2 밴드패스 필터(103)의 출력 신호를 입력으로 하여, 지연 회로(406B)로 출력한다. 그 밖의 구성은 실시예 1과 마찬가지이다.
이상과 같이 구성된 2 라인 YC 분리 장치에 대하여, 간단히 동작을 설명한다. 제 1 밴드패스 필터 회로(102)와 제 2 밴드패스 필터(103)는 크로마 신호 주파수 대역만을 통과시키는 필터이고, C 신호 검출 회로(104)는 제 1 밴드패스 필터(102)와 제 2 밴드패스 필터(103)의 출력 신호로부터 크로마 신호의 신호 전압을 검출한다. C 상관 검출 회로(105)는 C 신호 검출 회로(104)에서 크로마 신호 전압을 검출한 결과와 멀티 버스트 검출 회로(123)의 출력 결과를 이용하여, 크로마 신호가 입력되었을 때에 라인 상관 있슴이라고 판단하고, 그 이외에는 상관 없슴이라고 판단한다.
또한, Y 신호 성분에 대해서는 차분 검출 회로(119)에서 복합 영상 신호(100)와 제 1 지연 회로(101)의 출력 신호를 감산하여, 차분 신호 전압을 검출한다. 차분 적응 회로(122)는 차분 검출 회로(119)의 출력 신호를 입력으로 하여, 제 1 밴드패스 필터(102)와 제 2 밴드패스 필터(103)를 통과하기 전의 상관을 검출한다. 차분 적응 회로(122)에서 상관이 있다고 판단한 경우는, 멀티 버스트 검출 회로(123)가 온하여, YL 차분 검출 회로(420)의 출력 신호를 C 상관 검출 회로(105)에 부가하여 크로마의 상관이 강해지도록 제어한다.
한편, Y 상관 검출 회로(424)는 제 1 밴드패스 필터(102)와 제 2 밴드패스 필터(103)의 출력 신호로부터 Y 신호를 검출하는 회로이며, Y 신호가 입력되었을 때에 상관 있슴이라고 판단하고, 그 이외에는 상관 없슴으로서 Y 상관을 판단한다.
스위치 결정 회로(410, 411)는 C 상관 검출 회로(105)의 출력 신호, Y 상관 검출 회로(424)의 출력 신호, 제 3 지연 회로(406B)의 출력 신호 및 제 2 지연 회로(406A)의 출력 신호를 입력으로 하여, 도 2와 같은 논리로 전환 제어 신호를 발생하여, 제 1 스위치 회로(112)와 제 2 스위치 회로(113)의 출력 신호를 전환하고 있다.
따라서 실시예 1과 마찬가지로, 도 4(a) 내지 도 4(p)의 파형을 얻을 수 있어, 실시예 1과 같이 완전히 YC 분리할 수 있다.
(실시예 5)
이하에, 본 발명의 실시예 5에 대하여, 도 8을 참조하면서 설명한다. 도 1과 동일 참조 부호의 블럭 및 블럭내의 기호가 동일한 블럭은, 실시예 1에서 설명한 것과 동일 기능을 갖기 때문에 설명을 생략한다.
YL 차분 검출 회로(520)는 차분 검출 회로(119)의 출력 신호로부터 크로마 신호 주파수 대역 성분을 제거하고, 그 진폭을 검출하여, YL 상관 검출 회로(521)로 출력한다. 그 밖의 구성은 실시예 1과 마찬가지이다.
이상과 같이 구성된 2 라인 YC 분리 장치에 대하여, 간단히 동작을 설명한다. 제 1 밴드패스 필터 회로(102)와 제 2 밴드패스 필터(103)는 크로마 신호 주파수 대역만을 통과시키는 필터이고, C 신호 검출 회로(104)는 제 1 밴드패스 필터(102)와 제 2 밴드패스 필터(103)의 출력 신호로부터 크로마 신호의 레벨을 검출한다. C 상관 검출 회로(105)는 C 신호 검출 회로(104)에서 크로마 신호의 신호 전압을 검출한 결과를 이용하여, 크로마 신호가 입력되었을 때에 상관 있슴이라고 판단하고, 그 이외에는 상관 없슴이라고 판단한다.
또한, Y 신호성분에 대해서는 차분 검출 회로(119)에서 복합 영상 신호(100)와 제 1 지연 회로(101)의 출력 신호를 감산하여, 차분의 신호 전압을 검출한다.
한편, Y 상관 검출 회로(124)는 제 1 밴드패스 필터(102)와 제 2 밴드패스 필터(103)의 출력 신호로부터 Y 신호를 검출하는 회로이며, 입력하는 2개의 신호에 YH 신호가 있을 때에 라인 상관 있슴이라고 판단하고, 그 이외에는 라인 상관 없슴이라고 판단한다. YL 상관 검출 회로(521)는 YL 차분 검출 회로(520)의 결과로부터, YL의 라인 상관을 판단한다. 이 YL 상관 검출 회로(521)의 출력 신호와 YH 상관 검출 회로(124)의 출력 신호의 논리곱을 AND 회로(125)에 의해 구하여, Y 상관을 판단한다.
제 1 스위치 결정 회로(110)와 제 2 스위치 결정 회로(111)는 C 상관 검출 회로(105)의 출력 신호, AND 회로(125)의 출력 신호, 제 3 지연 회로(106B) 및 제 2 지연 회로(106A)의 출력 신호를 입력으로 하여, 도 2와 같은 논리로 전환 제어 신호를 발생하여, 제 1 스위치 회로(112)와 제 2 스위치 회로(113)의 출력 신호를 전환하고 있다.
따라서 실시예 1과 같이, 도 4(a) 내지 도 4(p)의 파형을 얻을 수 있어, 실시예 1과 마찬가지로 완전히 YC 분리할 수 있다.
(실시예 6)
이하에, 본 발명의 실시예 6에 대하여, 도 9를 참조하면서 설명한다. 도 1과 동일 참조 부호의 블럭 및 블럭내의 기호가 동일한 블럭은, 실시예 1에서 설명한 것과 동일 기능을 갖기 때문에 설명을 생략한다.
C 상관 검출 회로(CC)(605)는 C 신호 검출 회로(104)의 출력 신호를 입력으로 한다. 제 1 상관 연장 회로(626A)와 제 2 상관 연장 회로(626B)는 입력 신호를 시간축 방향으로 상관 없슴의 상태로 연장한다. 제 2 지연 회로(1HDL2)(606A)는 상관 연장 회로(626A)의 출력 신호를 입력으로 하여, 입력 신호를 1수평 기간 지연시킨다. 제 3 지연 회로(1HDL3)(606B)는 상관 연장 회로(626B)의 출력 신호를 입력으로 하여, 입력 신호를 1수평 기간 지연시킨다. 제 1 스위치 결정 회로(SWD1)(610)는 제 2 상관 연장 회로(626B), 제 3 지연 회로(606B), 제 2 지연 회로(606A), 제 1 상관 연장 회로(626A)의 출력 신호를 입력으로 하여, 제 1 스위치 회로(SW1)(112)의 전환 제어 신호를 발생한다. 제 2 스위치 결정 회로(SWD2)(611)는 제 2 상관 연장 회로(626B), 제 3 지연 회로(606B), 제 2 지연 회로(606A), 제 1 상관 연장 회로(626A)의 출력 신호를 입력으로 하여, 제 2 스위치 회로(SW2)(113)의 전환 제어 신호를 발생한다. Y 상관 검출 회로(YC)(624)는 제 1 밴드패스 필터 회로(102)와 제 2 밴드패스 필터(103)의 출력 신호를 입력으로 한다.
이상과 같이 구성된 2 라인 YC 분리 장치에 대하여, 간단히 동작을 설명한다. 제 1 밴드패스 필터 회로(102)와 제 2 밴드패스 필터(103)는 크로마 신호 주파수 대역만을 통과시키는 필터이다. C 신호 검출 회로(104)는 제 1 밴드패스 필터(102)와 제 2 밴드패스 필터(103)의 출력 신호로부터 크로마 신호의 신호 전압을 검출한다. C 상관 검출 회로(605)는 C 신호 검출 회로(104)에서 크로마 신호의 신호 전압을 검출한 결과를 이용하여, 크로마 신호가 입력되었을 때에 상관 있슴이라고 판단하고, 그 이외에는 상관 없슴이라고 판단한다.
한편, YH 상관 검출 회로(624)는 제 1 밴드패스 필터(102)와 제 2 밴드패스 필터(103)의 출력 신호로부터 Y 신호를 검출하는 회로이며, Y 신호가 입력되었을 때에 라인 상관 있슴이라고 판단하고, 그 이외에는 라인 상관 없슴이라고 판단한다.
다음에 상관 연장 회로(626A, 626B)를 도 10(a) 내지 도 10(e)를 이용하여 설명한다. 도 10(a)와 같은 입력이 있었을 때에 도 10(b)와 같은 타이밍, 즉 입력 신호를 입력 신호 주파수의 짝수배의 샘플링 주파수로 샘플링하여, 그 값을 사용하고자 하는 경우, 그 타이밍마다 출력 결과가 변화하는, 즉 상관 오차가 발생한다. 이 결과를 도 10(c)에 도시하는 바와 같이 1, 0이 상호 발생한다. 그래서, 도 10(d)와 같이 1샘플링 주기만큼 시간축 방향으로 비낀 신호를 만들어, 도 10(c)와 도 10(d)의 논리곱을 구하여 출력 신호 도 10(e)으로 얻는다. 이와 같이 함으로써, 상관 검출 오차를 막을 수 있다.
제 1 스위치 결정 회로(610)와 제 2 스위치 결정 회로(611)는, C 상관 검출 회로(605)의 출력 신호를 상관 연장 회로(626A)로 입력하여 얻어진 신호, YH 상관 검출 회로(624)의 출력 신호를 상관 연장 회로(626B)로 입력하여 얻어진 신호, 제 2 지연 회로(606A)의 출력 신호, 및 제 3 지연 회로(606B)의 출력 신호를 각각 입력으로 하며, 도 2와 같은 논리로 전환 제어 신호를 발생하여, 스위치 회로(112, 113)의 출력 신호를 전환하고 있다.
따라서 실시예 1과 마찬가지로, 도 4(a) 내지 도 4(p)의 파형을 얻을 수 있어, 실시예 1과 마찬가지로 완전히 YC 분리할 수 있다.
이상은 입력 신호가 NTSC 방식의 TV 방식을 대상으로 설명하였다. 이 2 라인 YC 분리 장치는, 예를 들면 PAL 방식으로도 사용할 수 있다. 이 경우, 도 1, 5, 6, 7, 8 및 9의 제 1, 제 2 및 제 3 지연 시간은 2수평 시간의 지연 장치를 사용하는 경우가 많다.
이상에서 설명한 바와 같이, 본 발명의 2 라인 YC 분리 장치는, 입력된 복합 영상 신호를 수평 기간 지연시키는 지연 회로와, 입력된 복합 영상 신호를 입력으로 하는 밴드패스 필터 회로와, 지연 회로의 출력 신호를 입력으로 하는 밴드패스 필터 회로와, 밴드패스 필터 회로의 출력 신호를 입력으로 하는 Y 상관 검출 회로와, 밴드패스 필터 회로의 출력 신호를 입력으로 하는 C 상관 검출 회로와, Y 신호 차분값을 검출하는 차분 검출 회로와 Y 신호 상관을 검출하는 YL 상관 검출 회로와, YL 상관 검출 회로와 Y 상관 검출 회로의 출력 신호와의 논리곱을 취하는 AND 회로를 구비하는 것을 특징으로 하는 것으로, 종래의 YC 분리 장치에서는 분리할 수 없던 패턴이라도, 완전히 YC 분리할 수 있다.

Claims (7)

  1. 입력된 복합 영상 신호에 대해 사용하기 위한 2 라인 YC 분리 장치에 있어서,
    입력된 복합 영상 신호를 지연시키기 위한 제 1 지연 회로와,
    상기 입력된 복합 영상 신호를 필터링하기 위한 제 1 밴드패스 필터 회로와,
    상기 제 1 지연 회로의 출력 신호를 필터링하기 위한 제 2 밴드패스 필터 회로와,
    서로로부터 지연된 상기 입력된 복합 영상 신호의 2개의 휘도 신호간의 제 1 라인 상관을 각각으로부터 검출하기 위한 제 1 상관 검출 회로와,
    서로로부터 지연된 입력된 복합 영상 신호의 2개의 크로마 신호간의 제 2 라인 상관을 검출하기 위한 제 2 상관 검출 회로와,
    상기 제 1 밴드패스 필터 회로의 출력 신호를 반전시키기 위한 제 1 반전 회로와,
    상기 제 2 밴드패스 필터 회로의 출력 신호를 반전시키기 위한 제 2 반전 회로와,
    상기 제 1 밴드패스 필터 회로의 출력 신호와 상기 제 2 밴드패스 필터 회로의 출력 신호의 평균치를 출력하기 위한 계산 회로와,
    ⅰ)상기 제 1 상관 검출 회로의 출력 신호, ⅱ)상기 제 1 상관 검출 회로의 지연된 출력 신호, ⅲ)상기 제 2 상관 검출 회로의 출력 신호, ⅳ)상기 제 2 상관검출 회로의 지연된 출력 신호에 대응하여 ⅰ)상기 계산 회로의 출력 신호, ⅱ)상기 제 1 반전 회로의 출력 신호, ⅲ)상기 제 2 반전 회로의 출력 신호, 및 ⅳ)상기 제 2 밴드패스 필터 회로의 출력 신호 중의 1개의 신호를 선택하여 출력하는 선택 회로와,
    상기 제 1 지연 회로의 출력 신호와 상기 선택 회로의 출력 신호를 감산하기 위한 감산 회로, 및
    상기 선택 회로의 출력 신호를 필터링하기 위한 필터 회로
    를 포함하는 2 라인 YC 분리 장치.
  2. 입력된 복합 영상 신호에 대해 이용하기 위한 2 라인 YC 분리 장치에 있어서,
    입력된 복합 영상 신호를 지연시키기 위한 제 1 지연 회로와,
    상기 입력된 영상 신호를 필터링하기 위한 제 1 밴드패스 필터 회로와,
    상기 제 1 지연 회로의 출력 신호를 필터링하기 위한 제 2 밴드패스 필터 회로와,
    상기 제 1 밴드패스 필터 회로와 상기 제 2 밴드패스 필터 회로에 결합되어 크로마 신호 전압을 검출하기 위한 C 신호 검출 회로와,
    상기 C 신호 검출 회로에 결합되는 C 상관 검출 회로와,
    상기 입력된 복합 영상 신호와 상기 제 1 지연 회로의 출력 신호의 차분으로부터 Y 신호 전압을 검출하기 위한 차분 검출 회로와,
    크로마 신호 주파수 대역내의 주파수 성분을 제거한 후, 상기 차분 검출 회로의 출력 신호의 진폭을 검출하기 위한 YL 차분 검출 회로와,
    상기 YL 차분 검출 회로의 출력 신호에 응답하여 라인 상관의 유무를 검출하기 위한 YL 상관 검출 회로와,
    상기 C 상관 검출 회로의 출력 신호를 지연시키기 위한 제 2 지연 회로와,
    상기 YL 상관 검출 회로의 출력 신호를 지연시키기 위한 제 3 지연 회로와,
    ⅰ)상기 YL 상관 검출 회로, ⅱ)상기 C 상관 검출 회로, ⅲ)상기 제 2 지연 회로, 및 ⅳ)상기 제 3 지연 회로에 연결되는 제 1 스위치 결정 회로와,
    ⅰ)상기 YL 상관 검출 회로, ⅱ)상기 C 상관 검출 회로, ⅲ)상기 제 2 지연 회로, 및 ⅳ)상기 제 3 지연 회로에 연결되는 제 2 스위치 결정 회로와,
    상기 제 1 밴드패스 필터 회로의 출력 신호를 반전시키기 위한 제 1 반전 회로와,
    상기 제 2 밴드패스 필터 회로의 출력 신호를 반전시키기 위한 제 2 반전 회로와,
    상기 제 1 밴드패스 필터 회로의 출력 신호와 상기 제 2 밴드패스 필터 회로의 출력 신호에 근거한 평균치를 발생하기 위한 계산 회로와,
    상기 제 1 스위치 결정 회로의 출력 신호에 응답하여 ⅰ)상기 계산 회로의 출력 신호, ⅱ)상기 제 2 반전 회로의 출력 신호, 및 ⅲ)상기 제 2 밴드패스 필터 회로의 출력 신호 중 하나의 출력 신호를 선택적으로 출력하는 제 1 스위치 회로와,
    상기 제 2 스위치 결정 회로의 출력 신호에 응답하여 상기 계산 회로의 출력 신호와 상기 제 2 밴드패스 필터 회로의 출력 신호 중 하나의 출력 신호를 선택적으로 출력하기 위한 제 2 스위치 회로와,
    상기 제 1 반전 회로, 상기 제 1 스위치 회로, 및 상기 제 2 스위치 회로에 연결되는 3 라인 빗형상 계산 회로와,
    상기 제 1 지연 회로와 상기 3 라인 빗형상 계산 회로에 연결되는 감산 회로, 및
    상기 3 라인 빗형상 계산 회로의 출력 신호를 필터링하기 위한 필터 회로
    를 포함하는 2 라인 YC 분리 장치.
  3. 제 2 항에 있어서,
    상기 제 1 밴드패스 필터 회로와 상기 제 2 밴드패스 필터 회로에 연결되는 Y 상관 검출 회로와,
    상기 Y 상관 검출 회로의 출력 신호와 상기 YL 상관 검출 회로의 출력 신호와의 논리곱을 취하는 AND 회로를 더 포함하고,
    상기 제 3 지연 회로, 상기 제 1 스위치 결정 회로, 및 상기 제 2 스위치 결정 회로는 상기 AND 회로의 출력에 연결되는 2 라인 YC 분리 장치.
  4. 제 3 항에 있어서,
    상기 차분 검출 회로에 연결되어 라인 상관의 유무를 판정하는 차분 적응 회로와,
    상기 차분 적응 회로와 상기 YL 차분 검출 회로에 연결되어, 상기 차분 적응 회로의 출력이 라인 상관 있음을 표시하는 경우에 상기 YL 차분 검출 회로의 출력 신호를 상기 C 상관 검출 회로로 선택적으로 통과시키는 멀티 버스트 검출 회로
    를 더 포함하는 2 라인 YC 분리 장치.
  5. 입력된 복합 영상 신호에 대해 이용하기 위한 2 라인 YC 분리 장치에 있어서,
    입력된 복합 영상 신호를 적어도 하나의 수평 주사 주기동안 지연시키기 위한 제 1 지연 회로와,
    상기 입력된 복합 영상 신호를 수신하는 제 1 밴드패스 필터 회로와,
    상기 제 1 지연 회로에 연결되는 제 2 밴드패스 필터 회로와,
    상기 제 1 밴드패스 필터 회로와 상기 제 2 밴드패스 필터 회로에 연결되어, 크로마 신호 전압을 검출하기 위한 C 신호 검출 회로와,
    상기 C 신호 검출 회로에 연결되는 C 상관 검출 회로와,
    상기 입력된 복합 영상 신호와 상기 제 1 지연 회로의 출력 신호의 차분으로부터 Y 신호 전압을 검출하는 차분 검출 회로와,
    크로마 신호 주파수 대역내의 주파수 성분을 제거한 후, 상기 차분 검출 회로의 출력 신호의 진폭을 검출하기 위한 YL 차분 검출 회로와,
    상기 YL 차분 검출 회로에 연결되어, 상기 YL 차분 검출 회로의 출력 신호를 상기 C 상관 검출 회로로 선택적으로 통과시키는 멀티 버스트 검출 회로와,
    상기 제 1 밴드패스 필터 회로와 상기 제 2 밴드패스 필터 회로에 연결되는 Y 상관 검출 회로와,
    상기 C 상관 검출 회로의 출력 신호를 지연시키기 위한 제 2 지연 회로와,
    상기 Y 상관 검출 회로의 출력 신호를 지연시키기 위한 제 3 지연 회로와,
    ⅰ)상기 Y 상관 검출 회로, ⅱ)상기 C 상관 검출 회로, ⅲ)상기 제 2 지연 회로, 및 ⅳ)상기 제 3 지연 회로에 연결되는 제 1 스위치 결정 회로와,
    ⅰ)상기 Y 상관 검출 회로, ⅱ)상기 C 상관 검출 회로, ⅲ)상기 제 2 지연 회로, 및 ⅳ)상기 제 3 지연 회로에 연결되는 제 2 스위치 결정 회로와,
    상기 제 1 밴드패스 필터 회로의 출력 신호를 반전시키기 위한 제 1 반전 회로와,
    상기 제 2 밴드패스 필터 회로의 출력 신호를 반전시키기 위한 제 2 반전 회로와,
    상기 제 1 밴드패스 필터 회로의 출력 신호와 상기 제 2 밴드패스 필터 회로의 출력 신호에 근거한 평균치를 발생하기 위한 계산 회로와,
    상기 제 1 스위치 결정 회로의 출력 신호에 응답하여 ⅰ)상기 계산 회로의출력 신호, ⅱ)상기 제 2 반전 회로의 출력 신호, 및 ⅲ)상기 제 2 밴드패스 필터 회로의 출력 신호 중 하나의 출력 신호를 선택적으로 출력하는 제 1 스위치 회로와,
    상기 제 2 스위치 결정 회로의 출력 신호에 응답하여 상기 계산 회로의 출력 신호와 상기 제 2 밴드패스 필터 회로의 출력 신호 중 하나의 출력 신호를 선택적으로 출력하는 제 2 스위치 회로와,
    상기 제 1 반전 회로, 상기 제 1 스위치 회로, 및 상기 제 2 스위치 회로에 연결되는 3 라인 빗형상 계산 회로와,
    상기 제 1 지연 회로와 상기 3 라인 빗형상 계산 회로에 연결되는 감산 회로, 및
    상기 3 라인 빗형상 계산 회로의 출력 신호를 필터링하기 위한 필터 회로
    를 포함하는 2 라인 YC 분리 장치.
  6. 제 5 항에 있어서,
    상기 차분 검출 회로에 연결되어, ⅰ) 라인 상관의 유무를 판정하고, ⅱ) 상기 멀티 버스트 검출 회로로 그 결과를 출력하기 위한 차분 적응 회로를 더 포함하고,
    상기 멀티 버스트 검출 회로는 상기 차분 적응 회로에 연결되어, 상기 차분 적응 회로의 출력이 라인 상관 있음을 표시하는 경우에 상기 YL 차분 검출 회로의출력 신호를 상기 C 상관 검출 회로로 선택적으로 통과시키는 2 라인 YC 분리 장치.
  7. 입력된 복합 영상 신호에 대해 이용하기 위한 2 라인 YC 분리 장치에 있어서,
    입력된 복합 영상 신호를 지연시켜 지연된 복합 영상 신호를 발생시키기 위한 지연 수단과,
    상기 입력된 복합 영상 신호와 상기 지연된 복합 영상 신호를 필터링하기 위한 필터 수단과,
    상기 입력된 복합 영상 신호와 상기 지연된 복합 영상 신호의 ⅰ)휘도 성분과 ⅱ)상기 크로마 성분을 상관시키기 위한 상관 수단과,
    상기 필터 수단의 출력을 반전시켜, 반전 및 필터링된 영상 신호를 발생시키기 위한 반전 수단과,
    상기 상관 수단의 출력 신호에 응답하여 ⅰ)반전 및 필터링된 영상신호와 ⅱ)상기 필터링된 영상 신호 중 하나의 영상 신호를, 빗형상 영상 신호를 발생하는 빗형상 수단에 선택적으로 연결하는 스위칭 수단과,
    상기 빗형상 영상 신호를 필터링하여 필터링된 크로마 신호를 생성하는 제 2 필터 수단, 및
    상기 제 1 지연 수단과 상기 빗형상 수단에 연결되어, 상기 지연된 복합 영상 신호에서 상기 빗형상 영상 신호를 감산함으로써 휘도 출력 신호를 생성하는 감산 수단
    을 포함하는 2 라인 YC 분리 장치.
KR1019970057159A 1996-11-01 1997-10-31 2라인와이씨분리장치 KR100355322B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP96-29143 1996-11-01
JP29141396 1996-11-01
JP96-291413 1996-11-01

Publications (2)

Publication Number Publication Date
KR19980042002A KR19980042002A (ko) 1998-08-17
KR100355322B1 true KR100355322B1 (ko) 2002-11-18

Family

ID=66087674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970057159A KR100355322B1 (ko) 1996-11-01 1997-10-31 2라인와이씨분리장치

Country Status (1)

Country Link
KR (1) KR100355322B1 (ko)

Also Published As

Publication number Publication date
KR19980042002A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
US6674488B1 (en) Luminance and color difference signal separator for adaptively selecting color difference signals output from comb and line filters
EP1202581B1 (en) Luminance signal and chrominance signal separating circuit
US5047866A (en) Comb filter type luminance/chrominance signal separation circuit
US5959695A (en) 2-line YC separation device
EP0412790A2 (en) Adaptive comb filters and methods of separating video signal components
KR940000414Y1 (ko) 화상신호의 휘도 신호 및 색신호 분리장치
KR100355322B1 (ko) 2라인와이씨분리장치
EP0845910B1 (en) 2-Line YC separation device
JP3216364B2 (ja) Ｙ／ｃ分離装置
US5543860A (en) Video signal processing circuit using adaptive control
JPH10191386A (ja) ２ラインｙｃ分離装置
KR19980079061A (ko) 휘도 및 색 신호 분리 방법 및 이를 수행하기 위한 휘도 및 색 신호 분리 회로
JP3399167B2 (ja) ２ラインｙｃ分離回路
KR950003034B1 (ko) 휘도/색신호 분리 방법 및 시스템
JPS62125792A (ja) Ｙ／ｃ分離用くし型フイルタ−
KR100238801B1 (ko) 휘도 및 색 신호 분리 방법 및 이를 수행하기 위한 휘도 및 색 신호 분리 회로
JPH01143487A (ja) 輝度信号クロマ信号分離回路
KR0141129B1 (ko) 색신호 분리장치
KR100244519B1 (ko) 운동 적응 휘도 및 색 신호 분리 회로
JPH0787594B2 (ja) 相関検出回路
JPS63206088A (ja) Ｙ／ｃ分離装置
KR19980084358A (ko) 휘도 및 색 신호 분리방법 및 이를 수행하기 위한 휘도 및 색 분리 회로
JPH0779446A (ja) コムフィルタ
JPH02186709A (ja) 輝度信号色信号分離回路
KR19980056045A (ko) 에너지 감지 휘도 및 색신호 분리 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080911

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee