KR100348671B1 - 화상표시장치 - Google Patents

화상표시장치 Download PDF

Info

Publication number
KR100348671B1
KR100348671B1 KR1019940024423A KR19940024423A KR100348671B1 KR 100348671 B1 KR100348671 B1 KR 100348671B1 KR 1019940024423 A KR1019940024423 A KR 1019940024423A KR 19940024423 A KR19940024423 A KR 19940024423A KR 100348671 B1 KR100348671 B1 KR 100348671B1
Authority
KR
South Korea
Prior art keywords
image
monitor
signal
control signals
value
Prior art date
Application number
KR1019940024423A
Other languages
English (en)
Other versions
KR950010575A (ko
Inventor
쉬-지엔휴
쉬-체유
쳉-아이샤이
마틴엠메트말로니
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR950010575A publication Critical patent/KR950010575A/ko
Application granted granted Critical
Publication of KR100348671B1 publication Critical patent/KR100348671B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/57—Control of contrast or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G09G1/165—Details of a display terminal using a CRT, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/08—Arrangements within a display terminal for setting, manually or automatically, display parameters of the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Details Of Television Scanning (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Television Receiver Circuits (AREA)

Abstract

영상 표시 장치에 있어서, 예를 들어 개인용 컴퓨터 및 이에 결합된 모니터를 구비하며, PC 는 모니터 설정(명도, 콘트라스트, 영상 위치, 영상 크기)을 조정하는 제어 신호를 발생한다. 제어 신호는 상기 동기 신호(펄스 폭 변조에 의한)를 변조함으로써 모니터에 전송된다. 모니터는 제어 신호를 추출하는 복조기를 구비한다. 이것은 모니터에 대한 수동 제어가 필요없게 한다. 이로 인하여, PC와 모니터간의 인터페이스는 수정되지 않는다. 상기 동기 신호의 펄스 폭변조는 PC에 부하된 유틸리티 프로그램에 의해 가능하다.

Description

영상 표시 장치{Picture display arrangement}
발명의 분야
본 발명은 비디오 신호 및 동기 신호를 발생하는 영상 소스 및, 상기 신호들에 의해 나타나는 영상을 표시하는 모니터를 구비한 영상 표시 장치에 관한것으로, 상기 모니터는 그 회로에 인가된 제어 신호에 응답하여 영상 파라미터를 조정하는 조정 회로를 갖춘다. 본 발명은 또한 상기 영상 소스와 상기 모니터를 별도로 갖춘 영상 표시 장치에 관한 것이다.
발명의 배경
서두에서 정의된 형태의 공지된 장치는 예를들어, 개인용 컴퓨터 및 이에 결합된 영상 모니터로 구성된다. 개인용 컴퓨터는 비디오 신호 및 동기 신호를 발생하는 비디오 카드를 갖는다. 동기 신호는 비디오 신호의 라인 주파수 및 영상 주파수를 나타낸다.
일반적으로, 모니터는 수평 및 수직 영상 위치, 수평 및 수직 영상 진폭, 명도(brightness) 및 콘트라스트(contrast) 등의 영상 파라미터 조정을 필요로 한다. 처음에, 이러한 조정은 모니터를 영상 소스에 적용하는데 필수적이다. 예를들어, 에이징(ageing)의 결과로 변화를 바로 잡는데에 후속 조정이 또한 요구된다. 종래의 모니터에서는 각각의 파라미터에 대한 전위차계(potentiometer) 등의 수동 제어에 의해 조정된다. 이러한 전위차계들은 흔히 커버(cover)에 의해 가리워져 있으며 나사 돌리개(screwdriver)에 의해서만 조정될 수 있다. 현대의 모니터는 또한 온 스크린 표시(OSD) 발생기를 갖춘 마이크로프로세서 및 조정 프로그램을 구비하고 있다. OSD 발생기는 표시 화면상에 메뉴를 표시하며 파라미터는 조정 프로그램의 제어하에 선택 및 조정될 수 있다. 상기 기계적 및 전기적 조정 설비는 모니터 비용면의 실질적인 부분을 차지하며 모니터 설계상의 제한을 부여한다.
발명의 목적 및 개요
본 발명의 상기 문제점을 경감시키는 장치를 제공하는 것을 목적으로 한다.
상기 목적을 위해 본 발명에 따른 장치는 영상 소스가 제어 신호를 발생시켜 이 제어 신호로 동기 신호로 변조시키는데 적용되고 모니터가 그 제어 신호를 얻기 위해 동기 신호를 복조하는 복조기를 갖춘 것을 특징으로 한다. 이것은 제어 손잡이 및 OSD 발생기를 갖춤으로써 모니터의 비용을 증가시키고 외관상의 미를 저하시킨다. 제어 신호들은 영상 소스에 의해 발생되며, 기존의 접속을 통해 이 소스로부터 모니터로 전송될 수 있다. 상기 장치는 특히 영상 소스가 개인용 컴퓨터에 의해 형성될 때 관심을 끄는데 이것은 적합한 소프트웨어에 의해 컴퓨터가 모니터용 메뉴 제어 조정 프로그램을 실행하도록 적용될 수 있기 때문이다.
영상 소스의 실시예에서, 동기 펄스의 펄스 폭이 변조된다. PC 비디오 카드가 사용될 때, 상기 실시예는 특히 흥미로운데, 그 동기 펄스의 폭이 레지스터 값에 지시받기 때문이며 이 레지스터 값은 소프트웨어 제어하에 용이하게 변화된다. 동기 펄스의 주파수는 비디오 신호의 영상 주파수 또는 라인 주파수를 불변적으로 나타낸다. 사실상, 이렇게 형성된 동기 신호는 모니터의 동기화를 방해하지 않는다. 이 동기 신호는 다른 어떤 추후 처리없이도 일반의 동기 회로에 인가될 수 있으며, 결과적으로, 변조않된 동기 신호와 완전히 호환가능한 것이다. 따라서, 영상 소스는 독립 조정되는 종래의 모니터에 용이하게 결합될 수 있다. 또한, 수직 동기 펄스가 변조된다. 이 수직 동기 펄스는 단순한, 비교적 속도가 느린 마이크로프로세서에 의해 복조 처리될 수 있다. 모니터의 수직 영상 동기화는 수직 펄스 폭의변조에 최소한 영향받는다.
영상 소스의 양호한 실시예는 상기 제어 신호가 스타트 비트로 시작하는 일련의 비트 형태로 전송되며, 비트의 논리값은 동기 펄스의 펄스 폭으로 표현된다. 다수의 영상 파라미터가 조정될 수 있도록 하기 위해, 각각의 일련의 비트는 영상 파라미터에 대한 코드 및 이 파라미터에 대한 소정의 값을 포함 할 수도 있다. 절대적 파라미터 값 대신에, 일련의 비트가 주어진 양만큼 현재 파라미터값을 증가 또는 감소시키는 명령어를 포함할 수도 있다.
본 발명에 따른 모니터는 제어 신호를 얻기 위해 동기 신호 복조용 복조기를 갖는다. 복조기는 동기 펄스의 펄스 폭을 복조하여 그 대응하는 논리 비트값을 결정한다. 스타트 비트 검출 후, 복조기는 스타트 비트에 이어지는 비트들로부터 제어 신호를 유도한다.
실시예의 설명
제 1 도는 본 발명에 따른 영상 표시 장치를 도시한 도면이다. 본 장치는 영상 소스(1) 및 모니터(2)를 구비한다. 영상 소스는 세가지 기본 색 신호 R, G, B 로 이루어진 비디오 신호, 수평 동기 신호(H) 및 수직 동기 신호(V)를 모니터에 공급한다.
본 실시예에서, 영상 소스(1)는 개인용 컴퓨터로 형성된다. 이 컴퓨터는 키보드(11), 프로세서(12), 작업 메모리(13), 영상 메모리(14) 및 타이밍 회로(15)를 구비한다. 사실상, 영상 메모리(14) 및 타이밍 회로(15)는 플러그-인(plug-in) 카드상에 장착되며, 이 카드는 "비디오 카드"로서 통상 사용된다. 영상은 프로세서가각 픽셀의 RGB 값을 영상 메모리에 부하함으로써 발생된다. 영상 메모리는 다수의 픽셀 용량을 가지며 타이밍 회로(15)의 제어하에 소정의 라인 및 영상 주파수로 주기적으로 판독된다. 상기 용도를 위해 타이밍 회로는 연속 판독 어드레스 RA 를 영상 메모리에 제공한다. 이에 동기하여, 회로는 모니터에 공급될 동기 신호(H 및 V)를 발생한다.
제 2 도는 타이밍 회로(15)의 예시도이다. 타이밍 회로는 픽셀 주파수 fp를 갖는 클럭 신호 주파수를 라인 주파수 fh까지 감소시키는 제 1 분할기(150)와, 라인 주파수(fh)를 영상 주파수 fv까지 감소시키는 제 2 분할기(155)를 구비한다. 제 1 분할기(150)의 출력 신호는 하향 카운터(151)용 부하 신호를 구성하여, 라인마다 상기 카운터가 레지스터(152)에 저장된 값 Nh로 부하되게 한다. 하향 카운터가 논 제로 (non-zero) 카운트이면, AND 게이트(153)를 통해 픽셀 주파수의 클럭 펄스를 수신할 것이다. 카운트가 제로일 때, AND 게이트는 연속의 클럭 펄스를 차단한다. 이것은 라인 주파수가 fh이고 펄스 폭이 Nh인 픽셀을 갖는 동기 신호(H)를 발생한다. 이 신호는 제 3 도에서 참조 부호(H)를 통해 표시된다.
한편, 제 2 분할기(155)의 출력 신호는 또다른 하향 카운터(156)용 부하 신호를 구성하여, 영상마다 상기 카운터가 또다른 레지스터(157)에 저장된 값 Nv로 부하되게 된다. 하향 카운터 논 제로 카운트를 가질 때, 또다른 AND 게이트(158)를 통해 라인 주파수의 클럭 펄스를 수신할 것이다. 카운터가 제로가 될 때, 또다른AND 게이트는 연속의 클럭 펄스를 차단한다. 이것은 영상 주파수 fv및 펄스 폭 Nv의 라인을 갖는 동기 신호 V 를 발생한다. 이 신호는 제 3 도에서 참조 부호(V)로 표시된다. 어드레싱 회로(159)는 제 1 분할기(150) 및 제 2 분할기(155)에 의해 발생된 카운터로부터 영상 메모리용 판독 어드레스(RA)를 유도한다. 이들 판독 어드레스에 의해 영상 메모리로부터 판독된 비디오 신호는 제 3 도에서 참조 부호(RGB)로 표시된다.
수평 동기 신호의 펄스 폭(Nh) 및 수직 동기 신호의 펄스 폭(Nv)은 레지스터(152,157)의 내용에 의해 각각 결정된다. 두 레지스터들은 프로세서(12)로부터(제 1도 참조) 각각의 값을 수신한다. 후술된 실시예에서, 펄스 폭(Nh)은 변하지 않는 것으로 가정한다. 그러나, 펄스 폭 Nh은 후술된 방식에서 프로세서(12)에 의해 변조된다.
개인용 컴퓨터(1)의 작업 메모리(13)(제 1 도 참조)에는 모니터(2)를 조정하기 위한 조정 프로그램이 부하될 수 있다. 제 4 도는 이러한 조정 프로그램의 예를 도시한 흐름도이다. 단계 (41)에서, Nv=10 인 값은 레지스터(157)(제 2 도 참조)에 인가된다. 이것은 수직 동기 펄스의 펄스폭에 대한 디폴트(default) 값이다. 이어서, 메뉴 프로그램(42)이 실행된다. 광범위하게 언급하면, 이 메뉴 프로그램은 다음의 단계들로 구성된다. 즉, 수평 영상 위치, 수직 영상 위치, 수평 영상 진폭, 수직 영상 진폭, 명도, 및 콘트라스트 등의 영상 파라미터를 메뉴 옵션으로서 영상을 발생하는 단계와, 커서(cursor) 키 또는 마우스에 의해 영상 파라미터를 선택하는 단계 및, 상기 선택된 파라미터에 값을 지정하거나 그 실제 값을 증가 또는 감소시키는 명령을 활성시키는 단계로 이루어진다.
소정의 코드는 각각의 영상 파라미터에 지정되는 것으로 가정한다. 즉, 수평 영상 위치에 코드 1 을, 수직 영상 위치에 2 를, 수평 영상 진폭에 3 을, 수직 영상 진폭에 4 를, 명도에 5 를, 콘트라스트에 6 을 지정한다. 더우기, 파라미터 값을 증가 또는 감소시키기 위한 명령어는 "증가"에 대해 0 인 값을, "감소"에 대해 1 인 값으로 나타낸다. 이와같이, 메뉴 프로그램(42)은 예를들어, 8 비트 코드 워드(C)의 형태로 제어 신호를 제공한다. 예를들어, "콘크라스트 감소"인 제어 신호는 코드 워드 C=10000110(16 진수 86)로 표현된다.
계속하여, 코드워드 C 는 모니터에 전송된다. 조정 프로그램의 단계(43)에서, 초기값 0 은 비트 카운터(n)에 지정되며, 단계(44)에서, 전송될 비트 b(스타트 비트)는 논리 값 0로 주어진다. 단계(45)에서, 전송될 비트 b 의 값이 결정된다. b=1 일 때, 정규값 Nv=10(단계 46)은 레지스터(157) (제 2 도 참조)에 인가된다. b=0 일 때, Nv=9(단계 47)일 경우 편향 값이 인가된다. 단계(48)에서 조정 프로그램은 그 대응하는 수직 동기 펄스가 발생될 때까지 대기한다. 스타트 비트의 값이 0 이므로, 이 펄스의 폭은 Nv=9 가 된다. 이어서, 비트 카운터(n)는 단계(49)에서 1 증가되어 1 인 값을 취한다. 단계(50)에서, n 이 8 인 값을 초과하는지를 확인한다. 이때, 상기는 단계(51)에서 코드워드 C 의 제 1 비트값 C(1)이 그 전송될 다음비트에 지정되도록 하는 경우가 아니다. 이제 프로그램은 단계(45-48)를 반복하여, 펄스폭은 비트 b 의 값에 따라 9 또는 10 인 값으로 지정된다. 코드워드 C 의 모든 8 비트가 처리된 후, 프로그램은 단계(50)를 통해 단계(41)로 복귀한다. 단계(41)에서 디폴트 값 Nv=10 은 펄스폭에 지정된다. 이어서, 그 선택된 파라미터는 서브프로그램(42)에서 증가 또는 감소될 수도 있으며, 또다른 파라미터가 선택될 수도 있다.
모니터(2)의 동작은 제 1 도를 참조하여 설명될 것이다. 모니터는 RGB 비디오 신호를 수신하여 영상 튜브(22)에 인가하는 비디오 증폭기(21)를 구비한다. 증폭기는 아날로그 제어 전압 BRI 및 CON 이 명도 및 콘트라스트 조정을 위해 각각 인가되는 두 입력을 갖는다. 모니터는 또한 영상 소스로부터 동기 신호(H, V)를 수신하여 그 대응하는 편향 신호(DFL)를 영상 튜브(22)에 공급하는 편향 제어기(2)와 동기 프로세서를 구비한다. 회로(23)는 4 개의 입력을 가지며, 아날로그 제어 전압 HPOS, VPOS, HSIZ 및 VISZ을 각각 상기 4 개의 입력에 제공하여 수평 영상 위치, 수직 영상 위치, 수평 영상 진폭 및 수직 영상 진폭을 조정한다. 이제껏, 모니터는 일반의 공지된 구조이다. 비디오 증폭기(21)는 예를 들어 집적 회로 TDA4881 에 의해 형성되며, 이 집적 회로는 필립스사로부터 상업적으로 사용될 수 있다. 동기 프로세서 및 편향 제어기(23)가 예를들어 집적 회로 TDA4852 에 의해 형성되며, 이 집적 회로는 필립스사로부터 상업적으로 사용될 수 있다.
모니터는 또한 동기 신호(H 및 V)를 수신하여 이들 동기 신호로부터 상기 아날로그 제어 전압을 복조 및 디코드하는 조정 회로(24)를 구비한다. 이러한 조정 회로는 제 6 도에서 더욱 상세히 도시된다. 이 조정 회로는 복조기(241), 디코더(242), 다수의 비휘발성 레지스터(243) 및, 다수의 디지털 아날로그 컨버터(244)를 구비한다. 상기 복조기 및 디코더가 전용 하드웨어 회로로서 구성되었을지라도, 그 각각의 기능은 마이크로프로세서에 의해 구현될 수 있다. 그 예로는 필립스사의 마이크로프로세서 PCE84C886 가 있다.
조정 회로(24)의 동작은 상기 마이크로프로세서에 의해 실행된 제어 프로그램에 의해 제어된다. 제 7 도는 상기 제어 프로그램의 예시적인 흐름도이다. 이 프로그램은 측정 단계(단계(70-77))를 포함하며, 이 부분에서 수직 동기 펄스의 변조않된 펄스폭이 측정된다. 상기 단계들은 만일 표준값이 그 변조않된 펄스 폭에 대해 적용된다면(상기 예에서 Nv=10), 불필요한 것이다. 상기 프로그램은 또한 복조 단계(단계(80-88))를 포함하며, 여기서, 제어 신호를 얻기 위해 동기 신호가 복조된다.
모니터가 스위치 온될 때 실행되는 단계(70)에서, 초기 값 0 이 펄스 카운터 c 에 지정된다. 이어서, 단계(71)에서 제 1 수직 동기 펄스는 대기되며, 그 폭 Nv이 결정된다. 이것은 1 영상 펄스(V) 동안 라인 펄스(H) 수를 카운트함으로써 이루어진다. 단계(72)에서, 폭 Nv는 변수 N 에 저장되며, 초기값 0 이 비트 카운터(n)에 지정된다. n=0 인 비트 카운터의 값은 제어 신호의 스타트 비트가 아직 검출되지 않았음을 나타낸다. 단계(73)에서 다음의 동기 펄스가 대기된다. 단계(74)에서상기 펄스의 폭 Nv은 그 저장된 값 N 과 동일한지를 확인한다. 만일, 동일한다면, 펄스 카운터 c는 단계(75)에서 1 증가되어, c 는 소정의 최대 카운트 10 을 갖는다. 복조 단계(83,88)가 실행한 후, 프로그램은 단계(73)로 복귀하여 다음 동기 펄스를 기다린다. 그리고, 동기 신호가 변조되지 않았다면, 모든 동기 펄스는 폭이 N 인 동일한 펄스이며 펄스 카운터는 그 최대카운트에 도달되어 유지될 것이다.
편향 펄스 폭이 단계(74)에서 검출된다면, 펄스 카운터는 단계(76)에서 1 만큼 감소된다. 만일, 이 편향 값이 예를들어 10 번 연속으로 발생한다면, c 는 0 가 된다. 이제, 펄스 폭의 변조에서 N 과 다른 디폴트 펄스 폭을 제외하고는 분명해진다. 이것은 단계(77)에서 검출되며, 이 단계(77) 후, 프로그램은 새로운 펄스 폭 N 이 저장된 단계(72)로 복귀한다. 이 방식에서, 제어 프로그램은 변조않된 펄스 폭을 측정하여, 이 펄스폭이 표준 방식으로 처리될 필요가 없게 한다.
상기 제어 프로그램의 복조 단계는 이제 설명될 것이다. 만일 편향 펄스가 발생된다면, 단계(80)는 그 비트 카운터(n)가 여전히 0 인지를 확인하도록 수행된다. 이것은 이제 스타트 비트가 수신되어야 함을 의미한다. 값 1은 단계(81)에서 n 에 지정된다. 이제부터, 비트 카운터(n)는 코드워드 C의 어느 비트가 수신되는가를 나타낸다. 이 상태에서 다시 편향 펄스폭이 발생한다면, 0 값은 단계(82)에서 코드워드 C의 비트 C(n)에 지정된다. 만일, 정규 펄스폭이 스타트 비트의 수신시에 발생한다면(단계 83), 1 값이 단계(84)에서 C(n)에 지정된다. 이후, 단계(85)는 코드워드의 8 비트가 모두 수신되는지를 확인하도록 실행된다. 만일 8 비트 모두 수신되지 않은 경우, 비트 카운터(n)는 1 만큼 증가된다(단계 86). 8 비트 모두가 수신될 때, 코드워드가 완료된다. 비트 카운터(n)가 0 값을 다시 시작하여(단계87), 스타트 비트의 다음 수신을 준비한다.
마지막으로, 서브프로그램(88)에서 코드워드 C 는 디코드되고 모니터도 따라서 조정된다. 예를들어, 코드워드 C=10000110("콘트라스트 감소")가 수신된다면, 그 대응하는 레지스터(243)(제 6 도에서 CON)의 실제 값은 1 만큼 감소된다. 디지탈 아날로그 변환(244)후, 이것은 비디오 증폭기(21)(제 1 도 참조)용의 더욱 작은 제어 전압 CON 및 그 대응하는 영상 콘트라스트의 감소가 이루어진다.
상기 언급된 제어 신호의 경우, 이들 신호는 수평 및 수직 영상 위치, 수평 및 수직 영상 진폭, 명도 및 콘트라스트를 조정하는 신호에 국한될 필요가 없다. 다른 모니터의 기능 즉, 다수의 라인 및 영상 주파수간의 스위칭, 오디오 볼륨 및 스테레오 밸런스(stereo balance), 스크린 세이버(saver)의 (비)활성화, 모니터 스위칭 온 또는 오프 등을 또한 동일하게 제어할 수 있다. 본 발명은 블랙 레벨 선정, Vg2조정등의 공정(factory) 조정을 수행하는데 적용할 수 있다.
제 1 도는 본 발명에 따른 영상 표시 장치를 도시한 도면.
제 2 도는 제 1 도에 도시된 타이밍 회로의 실시예를 도시한 도면.
제 3 도는 제 2 도에 도시된 타이밍 회로의 동작을 설명하는 일부 타이밍도.
제 4 도는 제 1 도에 도시된 프로세서에 의해 실행된 조정 프로그램의 흐름도.
제 5 도는 제 4 도에 도시된 흐름도를 설명하는 일부 타이밍도.
제 6 도는 제 1 도에 도시된 조정 회로의 실시예를 도시한 도면.
제 7 도는 제 6 도에 도시된 조정 회로의 동작을 설명하는 흐름도.
*도면의 주요부분에 대한 부호의 설명*
1 : 영상 소스 14 : 영상 메모리
12 : 프로세서 15 : 타이밍 회로

Claims (14)

  1. 비디오 신호 및 동기 신호를 발생하는 영상 소스 및, 상기 신호들에 의해 나타낸 영상을 표시하며, 그 인가된 제어 신호들에 응답하여 영상 파라미터들을 조정하는 조정 회로를 갖춘 모니터를 구비한 영상 표시 장치에 있어서,
    상기 영상 소스는 상기 제어 신호들을 발생하며 상기 제어 신호들로 상기 동기 신호를 변조하는데 적용되며, 상기 모니터는 상기 제어 신호들을 얻기 위해 상기 동기 신호를 복조하는 복조기를 갖춘 것을 특징으로 하는 영상 표시 장치.
  2. 모니터에 인가될 동기 신호 및 비디오 신호를 발생하는 영상 소스에 있어서,
    상기 영상 소스는 상기 모니터의 영상 파라미터를 최소한 조정하기 위해 제어 신호들을 발생시키고 상기 제어 신호들로 상기 동기 신호를 변조하는데 적용되는 것을 특징으로 하는 영상 소스.
  3. 제 2 항에 있어서, 상기 동기 신호는 비디오 신호의 라인 주파수 또는 영상 주파수를 나타내는 주파수를 갖는 동기 펄스들로 구성되며, 상기 영상 소스는 상기 제어 신호들로 상기 동기 펄스들의 펄스 폭을 변화시키도록 적용되는 것을 특징으로 하는 영상 소스.
  4. 제 3 항에 있어서, 수직 펄스들의 펄스 폭이 변조되는 것을 특징으로 하는영상 소스.
  5. 제 3 항에 있어서, 상기 제어 신호는 스타트 비트로 시작하는 일련의 비트 형태로 전송되며, 상기 비트의 논리값은 동기 펄스의 펄스 폭으로 표현되는 것을 특징으로 하는 영상 소스.
  6. 제 5 항에 있어서, 상기 일련의 비트의 각각은 영상 파라미터에 대한 코드 및 상기 파라미터에 대한 값을 포함하는 것을 특징으로 하는 영상 소스.
  7. 제 5 항에 있어서, 상기 일련의 비트의 각각은 영상 파라미터에 대한 코드 및 상기 파라미터의 값을 소정의 량만큼 변화시키는 명령어를 포함하는 것을 특징으로 하는 영상소스.
  8. 개인용 컴퓨터로서, 제 2 항 내지 7 항중의 어느 한 항에 청구된 영상 소스를 갖는 것을 특징으로 하는 개인용 컴퓨터.
  9. 수신된 비디오 신호 및 동기 신호에 응답하여 비디오 영상을 표시하며, 그 인가된 제어 신호에 응답하여 영상 파라미터를 조정하는 조정 회로를 갖춘 모니터에 있어서,
    상기 조정 회로는 상기 제어 신호들을 얻기위해 상기 동기 신호를 복조하는복조기에 결합되는 것을 특징으로 하는 모니터.
  10. 제 9 항에 있어서, 상기 복조기는 동기 펄스들의 펄스폭으로부터 상기 제어 신호들을 복조하도록 적용되는 것을 특징으로 하는 모니터.
  11. 제 10 항에 있어서, 상기 복조기는 각각의 동기 펄스의 펄스 폭으로부터 논리 비트 값을 복조하고 스타트 비트 및 이 스타트 비트에 이어지는 일련의 비트들로부터 그 대응하는 제어 신호를 유도하도록 적용되는 것을 특징으로 하는 모니터.
  12. 제 11 항에 있어서, 상기 일련의 비트를 영상 파라미터 및 상기 파라미터에 대한 값으로 디코딩하는 디코더를 또한 구비하는 것을 특징으로 하는 모니터.
  13. 제 11 항에 있어서, 상기 일련의 비트들을 영상 파라미터 및 이 파라미터의 값을 소정량만큼 변화시키는 명령어로 디코딩하는 디코더를 또한 구비하는 것을 특징으로하는 모니터.
  14. 제 9 항 내지 13 항 중 어느 한 항에 청구된 모니터에 사용되는 복조기에 있어서,
    상기 복조기는 상기 모니터의 영상 파라미터들을 조정하는 제어 신호를 얻기 위해 동기 신호를 복조시키는데 적용되는 것을 특징으로 하는 복조기.
KR1019940024423A 1993-09-28 1994-09-28 화상표시장치 KR100348671B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
BE9301013A BE1007553A4 (nl) 1993-09-28 1993-09-28 Beeldweergeefinrichting.
BE9301013 1993-09-28

Publications (2)

Publication Number Publication Date
KR950010575A KR950010575A (ko) 1995-04-28
KR100348671B1 true KR100348671B1 (ko) 2002-11-14

Family

ID=3887370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940024423A KR100348671B1 (ko) 1993-09-28 1994-09-28 화상표시장치

Country Status (8)

Country Link
US (1) US5654743A (ko)
EP (1) EP0645750B1 (ko)
JP (1) JPH07168548A (ko)
KR (1) KR100348671B1 (ko)
BE (1) BE1007553A4 (ko)
DE (1) DE69422360T2 (ko)
SG (1) SG55173A1 (ko)
TW (1) TW231392B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760838A (en) * 1994-09-30 1998-06-02 Intel Corporation Method and system for configuring a display
US6057860A (en) * 1994-10-19 2000-05-02 Sun Microsystems, Inc. Synchronous serial display monitor control and communications bus interface
EP0778517A3 (en) * 1995-11-27 1998-02-11 Texas Instruments Incorporated Improvements in or relating to the encoding of an image control signal
US6437829B1 (en) * 1997-01-16 2002-08-20 Display Laboratories, Inc. Alignment of cathode ray tube displays using a video graphics controller
TW316308B (en) * 1997-01-16 1997-09-21 Acer Peripherals Inc Display screen function adjusting method and device
EP1160760B1 (en) 1997-01-31 2010-11-24 Hitachi, Ltd. Image displaying system with capability of modifying a display attribute in a specific display area
US5889500A (en) * 1997-01-31 1999-03-30 Dynacolor Inc. Single chip display system processor for CRT based display systems
KR19980068526A (ko) * 1997-02-20 1998-10-26 정철 홍화씨 분말을 주재로 한 신규의 기능성 건강음료 및 그 제조방법
US6262765B1 (en) * 1997-08-20 2001-07-17 Lg Electronics Inc. Automatic picture adjustment system for monitor
KR100257547B1 (ko) * 1997-11-29 2000-06-01 전주범 컴퓨터와 모니터의 통신방법
EP1091576A1 (en) * 1999-09-30 2001-04-11 Koninklijke Philips Electronics N.V. Picture signal processing
FR2813983B1 (fr) * 2000-09-08 2002-12-20 St Microelectronics Sa Procede de centrage et de dimensionnement d'une image sur un tube cathodique
AU2002239624A1 (en) 2000-12-20 2002-07-01 Thomson Licensing S.A. Decoding information for interlaced to progressive scan conversion
US7191402B2 (en) * 2001-05-10 2007-03-13 Samsung Electronics Co., Ltd. Method and apparatus for adjusting contrast and sharpness for regions in a display device
JP2002341843A (ja) * 2001-05-11 2002-11-29 Nanao Corp ディスプレイ装置及び画像表示システム
WO2003019318A2 (en) * 2001-08-27 2003-03-06 Koninklijke Philips Electronics N.V. Processing module for a computer system device
EP1423844A2 (en) * 2001-08-27 2004-06-02 Koninklijke Philips Electronics N.V. Method and system for controlling monitor settings of a display device
US20030210349A1 (en) * 2002-05-10 2003-11-13 Crabb Michael Evan Deinterlacing of mixed progressive and non-progressive sequences
KR100538217B1 (ko) * 2002-06-19 2005-12-21 삼성전자주식회사 모니터 제어 방법 및 장치
US20040111435A1 (en) * 2002-12-06 2004-06-10 Franz Herbert System for selecting and creating composition formulations
KR100835593B1 (ko) * 2003-05-31 2008-06-09 삼성전자주식회사 디스플레이장치 및 그 표시상태 제어방법
US7605829B2 (en) 2003-07-26 2009-10-20 Lg Electronics Inc. Apparatus and method for controlling brightness level of display
US7075552B2 (en) * 2003-08-25 2006-07-11 Integrated Color Solutions, Inc. System and method for display grid characterization, calibration, and verification
US6937249B2 (en) * 2003-11-07 2005-08-30 Integrated Color Solutions, Inc. System and method for display device characterization, calibration, and verification
JP2009122311A (ja) * 2007-11-14 2009-06-04 Seiko Epson Corp 画像処理システム、表示装置および画像処理方法
KR20110063954A (ko) * 2009-12-07 2011-06-15 삼성전자주식회사 디스플레이 장치 및 디스플레이 장치의 제어 방법
US11053369B2 (en) 2012-08-10 2021-07-06 Aspen Aerogels, Inc. Segmented flexible gel composites and rigid panels manufactured therefrom
US20230259267A1 (en) * 2022-02-11 2023-08-17 Dell Products, L.P. System and method for display on-screen display (osd) navigation by keyboard and mouse

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05232918A (ja) * 1992-02-20 1993-09-10 Hitachi Ltd 画像表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3493674A (en) * 1965-05-28 1970-02-03 Rca Corp Television message system for transmitting auxiliary information during the vertical blanking interval of each television field
FR1598256A (ko) * 1968-12-03 1970-07-06
US4112445A (en) * 1974-07-15 1978-09-05 U.S. Philips Corporation Television player with an identification signal adding device
JPS6267974A (ja) * 1985-09-19 1987-03-27 Victor Co Of Japan Ltd テレビジヨンカメラの制御信号伝送方式
DE3722169C2 (de) * 1987-07-04 1997-06-05 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Durchführung des Verfahrens zur Anpassung eines Mehrbetriebsarten-Monitors an einen Personal Computer
US4991023A (en) * 1989-05-22 1991-02-05 Hewlett-Packard Company Microprocessor controlled universal video monitor
US5258828A (en) * 1989-11-13 1993-11-02 Hitachi, Ltd. Color CRT drive apparatus having automatic white balance adjusting circuit and CRT display
US5185603A (en) * 1990-07-13 1993-02-09 Medin David L Apparatus for synchronizing computer and video images to be simultaneously displayed on a monitor and method for performing same
US5140420A (en) * 1990-10-05 1992-08-18 General Electric Company Information in vertical blanking interval of video sync signal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05232918A (ja) * 1992-02-20 1993-09-10 Hitachi Ltd 画像表示装置

Also Published As

Publication number Publication date
EP0645750A1 (en) 1995-03-29
JPH07168548A (ja) 1995-07-04
EP0645750B1 (en) 1999-12-29
KR950010575A (ko) 1995-04-28
SG55173A1 (en) 2000-03-21
BE1007553A4 (nl) 1995-08-01
TW231392B (en) 1994-10-01
DE69422360T2 (de) 2000-07-27
DE69422360D1 (de) 2000-02-03
US5654743A (en) 1997-08-05

Similar Documents

Publication Publication Date Title
KR100348671B1 (ko) 화상표시장치
US5493317A (en) On-screen display device for a multimode monitor and method thereof
US6664970B1 (en) Display apparatus capable of on-screen display
US20060203004A1 (en) Display apparatus
JPH09127903A (ja) 電子機器
KR960007545B1 (ko) 주화면위치 보상회로 및 그 방법
US5920355A (en) Image processing apparatus having on-screen display function
US20040012606A1 (en) Method and apparatus of processing video signals
KR100595442B1 (ko) 디스플레이 장치
US5298996A (en) Stereo signal monitoring
JPH08320679A (ja) 表示装置
JPH05224641A (ja) 映像表示装置
US7432982B2 (en) OSD insert circuit
JP3463429B2 (ja) テレビジョン受信機
KR100436765B1 (ko) 디지털 비디오 시스템의 신호처리장치 및 방법
KR100277773B1 (ko) 디스플레이 모니터의 자동 조정 방법
KR100894469B1 (ko) 영상기기의 감마 조정 장치 및 그 방법
KR0124374B1 (ko) 주화면 크기에 관계없이 부화면 신호를 일정화면비로 디스플레이하는 방법 및 그 장치
KR970006132Y1 (ko) 온 스크린 디스플레이 장치
KR19990027034A (ko) 화이트 밸런스 조정용 패턴 발생 방법
JPH09130824A (ja) 映像装置の文字表示時における映像処理方法
JPH05260508A (ja) デジタル表示装置
KR20000010299U (ko) 할프 톤(half tone) 온스크린디스플레이(osd) 장치
KR20000013881U (ko) 온 스크린 디스플레이 밝기 자동 제어 장치
KR20010016742A (ko) 텔레비젼 수신기의 온 스크린 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20050630

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee