KR100348320B1 - 반도체 제조용 회로기판의 구조 - Google Patents
반도체 제조용 회로기판의 구조 Download PDFInfo
- Publication number
- KR100348320B1 KR100348320B1 KR1020000062865A KR20000062865A KR100348320B1 KR 100348320 B1 KR100348320 B1 KR 100348320B1 KR 1020000062865 A KR1020000062865 A KR 1020000062865A KR 20000062865 A KR20000062865 A KR 20000062865A KR 100348320 B1 KR100348320 B1 KR 100348320B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- output pad
- circuit board
- paste
- pad opening
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Printing Plates And Materials Therefor (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 제조용 회로기판의 입출력 패드 오프닝 구조를 개선하여 페이스트 도포를 위한 스텐실과 입출력 패드와의 얼라인이 용이하게 이루어지도록 함과 더불어, 페이스트 넘침에 따른 쇼트 발생이 방지되도록 한 것이다.
이를 위해, 본 발명은 메탈로 된 입출력 패드(1)와, 상기 입출력 패드(1)를 외부로 노출시키기 위한 원형의 입출력 패드 오프닝(2)이 구비된 반도체 제조용 회로기판에 있어서; 상기 회로기판의 입출력 패드 오프닝(2)을 사각형 구조를 이루도록 형성함과 더불어 상기 사각형의 입출력 패드 오프닝(2)의 가로 및 세로의 길이가 원형 입출력 패드 오프닝(2)의 직경과 동일한 치수가 되도록 한 것을 특징으로 하는 반도체용 회로기판의 구조가 제공된다.
Description
본 발명은 반도체 제조용 회로기판의 구조에 관한 것으로서, 더욱 상세하게는 반도체용 회로기판(PCB : Printed Circuit Board)의 입출력 패드 오프닝(I/Opad opening) 구조를 개선하여 페이스트 도포를 위한 스텐실(stencil)과 입출력 패드 오프닝과의 얼라인(align)이 용이하게 이루어지도록 함과 더불어 페이스트(paste) 넘침에 따른 쇼트(short) 발생이 방지되도록 한 것이다.
기존의 반도체 패키지 제조용 회로기판 또는 패키지 실장용 회로기판(즉, 마더보드)에는 도 1 및 도 2에 나타낸 바와 같이, 메탈(metal)로 된 입출력 패드(1)와, 상기 입출력 패드(1)를 외부로 노출시키기 위한 입출력 패드 오프닝(2)이 구비되어 있다.
이 때, 상기 입출력 패드(1) 및 입출력 패드 오프닝(2)은 도 1에 나타낸 바와 같이, 평면도 상에서 원형으로 나타나며, 회로기판 상면의 입출력 패드 오프닝(2) 영역을 제외한 부분은 솔더마스크(3)(solder mask)가 입혀져 있다.
한편, BGA와 같이 볼을 사용하는 패키지를 마더보드에 실장시에는, 스텐실을 이용하여 마더보드 상의 입출력 패드(1)에 페이스트를 미리 도포하게 된다.
이 때, 기존의 회로기판에 있어서는 입출력 패드(1)간의 피치(P)가 커서 페이스트 도포를 위한 스텐실의 제조 및 페이스트 도포작업에 별 문제가 없었다.
그러나, 최근에는 반도체 패키지의 입출력 단자수가 늘어나고 피치가 줄어듦에 따라 페이스트 도포 공정에 몇가지 문제점이 대두되었다.
먼저, 스텐실(도시는 생략함)을 이용하여 회로기판의 입출력 패드(1)에 페이스트를 도포할 경우, 스텐실의 홀과 입출력 패드 오프닝(2) 간의 정확한 얼라인이 어렵고 이에 따라 도포된 페이스트가 입출력 패드 오프닝(2) 영역을 벗어나게 되는데, 피치가 작아짐에 따라 페이스트 넘침에 의해 쇼트 발생 가능성이 높아지게 되었다.
즉, 스텐실의 홀과 입출력 패드(1)간의 얼라인이 정확히 이루어지지 않아 도포된 페이스트가 입출력 패드 오프닝(2) 영역을 넘치게 될 경우, 피치가 작아짐에 따라 이웃하는 입출력 패드 오프닝(2) 영역에 도포된 페이스트와의 간섭가능성이 그 만큼 커지게 된다.
한편, 상기 스텐실의 홀과 입출력 패드 오프닝(2)간에 정확한 얼라인이 이루어지기 어려운 이유는, 레이저로 가공되는 스텐실의 홀은 실질적으로 원형으로 가공하기는 불가능하여 많은 각을 가진 다각형 형상으로 가공되는데 반해, 입출력 패드 오프닝(2)은 원형이어서, 상기 스텐실의 홀과 입출력 패드 오프닝(2)의 형상에 차이가 나기 때문이다.
이와 같이 스텐실의 홀과 입출력 패드 오프닝(2)간의 얼라인이 정확히 이루어지기 어려움에 따라 페이스트의 정확한 도포도 어렵게 되는 것이다.
한편, 상기 구조의 입출력 패드 오프닝(2)이 반도체 패키지 제조용 회로기판에 적용될 경우에는, 충분한 양의 페이스트 도포가 곤란하여 큰 볼을 만들기가 곤란하다.
즉, 상기 입출력 패드 오프닝(2)에 충분한 양의 페이스트가 도포되어야 큰 볼을 만들 수 있는데, 기존의 회로기판은 입출력 패드 오프닝(2)간의 피치가 작고 형상적으로 수용 가능한 페이스트 양에 한계가 있어, 큰 볼을 만들기가 곤란하다.
참고적으로, 반도체 패키지 제조용인 경우, 볼이 클수록 실장 신뢰성을 높이기 쉽다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 반도체 패키지 제조용 회로기판의 입출력 패드 오프닝 구조를 개선하여 페이스트 도포를 위한 스텐실과 입출력 패드와의 얼라인이 용이하게 이루어지도록 함과 더불어, 페이스트 넘침에 따른 이웃 영역의 페이스트와의 간섭에 의한 쇼트 발생이 방지되도록 하는데 그 목적이 있다.
도 1은 기존의 반도체용 회로기판의 입출력 패드 오프닝 구조를 나타낸 평면도
도 2는 도 1의 Ⅰ-Ⅰ선을 따른 종단면도
도 3은 본 발명에 따른 회로기판의 입출력 패드 오프닝 구조를 나타낸 평면도
도 4는 도 3의 Ⅱ-Ⅱ선을 따른 종단면도
도 5는 도 3의 Ⅲ-Ⅲ선을 따른 종단면도
* 도면의 주요부분에 대한 부호의 설명 *
1:입출력 패드 2:입출력 패드 오프닝
3:솔더마스크
상기한 목적을 달성하기 위해, 본 발명은 메탈로 된 입출력 패드와, 상기 입출력 패드를 외부로 노출시키기 위한 원형의 입출력 패드 오프닝이 구비된 반도체 제조용 회로기판에 있어서; 상기 회로기판의 입출력 패드 오프닝을 사각형 구조를 이루도록 형성함과 더불어 상기 사각형의 입출력 패드 오프닝의 가로 및 세로의 길이가 원형 입출력 패드 오프닝의 직경과 동일한 치수가 되도록 한 것을 특징으로 하는 반도체용 회로기판의 구조가 제공된다.
이하, 본 발명의 일실시예를 첨부도면 도 3 내지 도 5를 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 회로기판의 입출력 패드 오프닝 구조를 나타낸 평면도이고, 도 4는 도 3의 Ⅱ-Ⅱ선을 따른 종단면도이고, 도 5는 도 3의 Ⅲ-Ⅲ선을 따른 종단면도로서, 본 발명은 메탈로 된 입출력 패드(1)와, 상기 입출력 패드(1)를 외부로 노출시키기 위한 원형의 입출력 패드 오프닝(2)이 구비된 반도체 제조용 회로기판에 있어서; 상기 회로기판의 입출력 패드 오프닝(2)을 사각형 구조를 이루도록 형성함과 더불어 상기 사각형의 입출력 패드 오프닝(2)의 가로 및 세로의 길이가 원형 입출력 패드 오프닝(2)의 직경이 되도록 한 것이다.
이와 같이 구성된 본 발명의 작용은 다음과 같다.
본 발명에 따르면, 보다 작은 피치의 스텐실의 제조가 가능함과 더불어 이를 이용한 페이스트 도포 작업이 가능하게 된다.
즉, 본 발명은 도 3 및 도 4에 나타낸 바와 같이, 회로기판 상에 형성되는 입출력 패드 오프닝(2)을 가로 및 세로의 길이가 종래의 원형 입출력 패드 오프닝(2)의 직경과 동일한 치수를 갖는 사각형 구조로 형성하게 되며, 이에 따라 입출력 패드 오프닝(2) 영역의 면적이 종래의 원형 입출력 패드 오프닝(2) 영역에 비해 면적이 커지게 되며, 페이스트 수용 공간이 확대된다.
다시 말해, 본 발명에서는 입출력 패드 오프닝(2)이 사각형상으로서, 가로 및 세로의 길이가 종래의 원형 입출력 패드 오프닝(2)의 직경과 동일한 치수일 경우, 종래의 원형 입출력 패드 오프닝(2)은 본 발명의 사각형 입출력 패드 오프닝(2)에 내접하는 원과 동일한 면적을 가지게 된다.
따라서, 이 경우에는 본 발명의 사각형 구조를 갖는 입출력 패드 오프닝(2)의 면적이 종래의 원형 구조를 갖는 입출력 패드 오프닝(2)에 비해 훨씬 커지게 되며, 이에 비례하여 수용 공간의 체적 또한 커지게 되며, 이는 도 5를 통해 쉽게 확인가능하다.
즉, 본 발명의 입출력 패드 오프닝(2) 영역에 있어서는, 도 5에 나타낸 바와 같이, 모서리 부근에 있어서의 치수 확장에 의해 수용 공간의 체적 또한 커지게 된다.
한편, 페이스트 도포시, 본 발명은 회로기판의 입출력 패드 오프닝(2)의 면적이 넓어짐에 따라 스텐실의 홀과 회로기판의 입출력 패드(1)와의 정렬이 정확히 이루어지지 않더라도 페이스트가 입출력 패드 오프닝(2) 영역을 벗어날 가능성이 그 만큼 줄어들게 된다.
즉, 본 발명은 종래에 비해 페이스트 도포 면적이 확장되어 스텐실의 홀과 입출력 패드(1)와의 정렬에 있어서의 허용오차에 그 만큼의 여유가 더 생기므로 정렬이 용이하다.
또한, 본 발명의 회로기판은 입출력 패드 오프닝(2)의 면적이 넓어질 뿐만 아니라, 페이스트 수용 공간 또한 확장되므로 인해, 스텐실의 홀을 통해 입출력 패드(1)에 과도한 양의 페이스트가 도포되더라도 종래와는 달리 입출력 패드 오프닝(2) 영역 외부로의 페이스트의 넘침이 효과적으로 방지된다.
그리고, 본 발명의 회로기판은 입출력 패드 오프닝(2) 영역 내에 수용 가능한 페이스트 양이 증가함에 따라, 동일 피치에서 볼을 만들 경우, 종래에 비해 보다 큰 치수의 볼 형성이 가능하게 되며, 보다 큰 치수의 볼 형성을 통해 패키지의 실장 신뢰성을 향상시킬 수 있게 된다.
이상에서와 같이, 본 발명은 반도체 제조용 회로기판의 입출력 패드 오프닝 구조를 개선한 것이다.
이에 따라, 본 발명은 페이스트 도포를 위한 스텐실과 입출력 패드 오프닝영역과의 얼라인이 용이하게 이루어짐과 더불어, 도포된 페이스트의 넘침에 의한 입출력 패드간의 쇼트 발생이 방지되도록 한 것이다.
한편, 본 발명은 입출력 패드 오프닝 영역에 도포되는 페이스트의 양이 증가함에 따라, 볼을 갖는 패키지 제조시 동일 피치내에서 종래에 비해 보다 큰 볼 형성이 가능하게 되어 패키지의 실장 신뢰성을 높일 수 있게 된다.
Claims (1)
- 메탈로 된 입출력 패드와, 상기 입출력 패드를 외부로 노출시키기 위한 원형의 입출력 패드 오프닝이 구비된 반도체 제조용 회로기판에 있어서;상기 회로기판의 입출력 패드 오프닝을 사각형 구조를 이루도록 형성함과 더불어, 상기 사각형의 입출력 패드 오프닝의 가로 및 세로의 길이가 원형 입출력 패드 오프닝의 직경과 동일한 치수가 되도록 한 것을 특징으로 하는 반도체용 회로기판의 구조.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000062865A KR100348320B1 (ko) | 2000-10-25 | 2000-10-25 | 반도체 제조용 회로기판의 구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000062865A KR100348320B1 (ko) | 2000-10-25 | 2000-10-25 | 반도체 제조용 회로기판의 구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020032012A KR20020032012A (ko) | 2002-05-03 |
KR100348320B1 true KR100348320B1 (ko) | 2002-08-10 |
Family
ID=19695326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000062865A KR100348320B1 (ko) | 2000-10-25 | 2000-10-25 | 반도체 제조용 회로기판의 구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100348320B1 (ko) |
-
2000
- 2000-10-25 KR KR1020000062865A patent/KR100348320B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20020032012A (ko) | 2002-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0159987B1 (ko) | 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조 | |
KR950028585A (ko) | Ic 장착 보드에 땜납 범프를 형성하는 방법 | |
US20010011777A1 (en) | Semiconductor device using a BGA package and method of producing the same | |
KR100348320B1 (ko) | 반도체 제조용 회로기판의 구조 | |
US5849609A (en) | Semiconductor package and a method of manufacturing thereof | |
JPWO2009131204A1 (ja) | 基板、表面実装部品の実装構造、および電子装置 | |
KR100341530B1 (ko) | 볼 그리드 어레이 타입 인쇄회로기판의 솔더볼 패드형성방법 | |
KR20020069675A (ko) | 연성인쇄회로기판의 접합방법 | |
KR100355747B1 (ko) | 반도체 패키지 및 이것의 제조방법 | |
KR20030059957A (ko) | 볼 그리드 어레이 패키지의 솔더 볼 및 이를 실장하기위한 피씨비 패드 제조방법 | |
KR100575885B1 (ko) | 반도체 칩 패키지용 회로 기판 및 이의 제조 방법 | |
KR100649865B1 (ko) | 반도체 패키지 제조용 부재 | |
JPH03171760A (ja) | 半導体装置の製造方法 | |
KR100348322B1 (ko) | 반도체 패키지 제조용 회로기판 구조 | |
KR200168347Y1 (ko) | 인쇄회로기판 | |
JPH1092999A (ja) | プレスフィット・ピン・グリッド・アレイ | |
JP2001036222A (ja) | プリント回路基板 | |
KR19980057208U (ko) | 납 쇼트 방지 홀을 갖는 인쇄 회로 기판 | |
KR100401146B1 (ko) | 반도체 패키지 제조용 부재의 제조 방법 | |
KR200239641Y1 (ko) | 반도체패키지용 가요성회로기판의 구조 | |
KR100691014B1 (ko) | 솔더 터미널 형성방법 | |
KR101503044B1 (ko) | Pcb제품 및 그 제조방법 | |
JP2001257443A (ja) | 端子ピンを備えた電源 | |
JPH11284318A (ja) | 電子部品実装基板 | |
KR101101513B1 (ko) | 반도체 패키지용 리드핀 및 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130702 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20140704 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |