KR100341148B1 - 칩형 고체 전해콘덴서의 제조방법 - Google Patents

칩형 고체 전해콘덴서의 제조방법 Download PDF

Info

Publication number
KR100341148B1
KR100341148B1 KR1019980019157A KR19980019157A KR100341148B1 KR 100341148 B1 KR100341148 B1 KR 100341148B1 KR 1019980019157 A KR1019980019157 A KR 1019980019157A KR 19980019157 A KR19980019157 A KR 19980019157A KR 100341148 B1 KR100341148 B1 KR 100341148B1
Authority
KR
South Korea
Prior art keywords
layer
foil
conductive
insulator
oxide film
Prior art date
Application number
KR1019980019157A
Other languages
English (en)
Other versions
KR19990086255A (ko
Inventor
김경호
최수진
유남산
이상빈
이종록
Original Assignee
삼영전자공업(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼영전자공업(주) filed Critical 삼영전자공업(주)
Priority to KR1019980019157A priority Critical patent/KR100341148B1/ko
Publication of KR19990086255A publication Critical patent/KR19990086255A/ko
Application granted granted Critical
Publication of KR100341148B1 publication Critical patent/KR100341148B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15Solid electrolytic capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029Processes of manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Polyoxymethylene Polymers And Polymers With Carbon-To-Carbon Bonds (AREA)

Abstract

본 발명은 칩형 고체 전해콘덴서의 제조방법에 관한 것으로, 그 제조공정은 산화 피막을 형성할 수 있는 금속박 상부에 유전체 산화피막층(5)을 형성하고, 상기 유전체 산화피막층 위에 전해중합시 산화 피막층 보호를 위해 전기 절연성과 경도를 가지는 화성박 보호용 절연체(3), 가용성 전도성 고분자를 용매에 녹여 음극으로 사용되는 유전체 산화 피막층과 화성박 보호용 절연층 하부까지 중첩되도록 용액 합침법으로 형성된 가용성 전도성 고분자층(6, 제1전도층), 상기 유전체 산화 피막과 화성박 보호용 절연층 상부에 중첩된 가용성 전도성 고분자층에 중합용 전극(4)을 접촉시켜 전해중합에 의해 고전도성의 고체 전해질층(7, 제2전도층), 상기 고체 전해질층에 다층 구조의 도전성 음극층(8, 9)을 형성시켜 리드 프레임과 접속시키며, 용량 확대를 위해 금속박의 양극은 음극면의 한쪽에서 일정 길이로 인출하며 양극박의 폭 간격만큼 좌측 또는 우측으로 설계되어 재단되어진 것을 수매 적층하는 것을 특징으로 한다.

Description

칩형 고체 전해콘덴서의 제조방법
본 발명은 칩(Chip)형 고체 전해 콘덴서의 제조방법에 관한 것으로, 고전도성의 고분자박막을 전해질로 사용하여 저ESR과 저임피던스 특성을 가지면서 표면실장이 가능한 칩 형상의 고체 전해 콘덴서의 제조방법에 관한 것이다.
일반적인 고체전해 콘덴서의 구조는 전해 에칭된 금속박 상에 유전체 산화피막을 형성시키고, 그 상부에 도전성 고체 전해질층을 도포하여 형성되는 권취된 알루미늄박을 단자가 내재되어 있는 원형의 알루미늄 케이스에 감아 넣은 후 알루미늄 케이스 외부를 외형수지로 감싼 구조로 되어 있다. 이때 상기 도전성 고체 전해질의 종류 및 형성 방법에 따라 제조되는 고체 전해 콘덴서의 전기적 특성도 달라지게 된다.
상술한 알루미늄 고체 전해 콘덴서에 사용되는 고체전해질은 크게 무기 고체 전해질과 유기 고체 전해질로 나눌 수 있으며, 상기 유기 고체 전해질은 다시 유기 반도체형과 고분자 전해질형으로 세분된다. 상기 무기 고체 전해질로 대표적인 것은 이산화망간과 이산화납이 있다. 여기서 고체 전해콘덴서의 경우는 탄탈 소결체 내부에 질산망간 수용액을 함침 시킨 후, 열분해에 의해 생성되는 이산화망간을 고체 전해질 층으로 이용한 탄탈 전해 콘덴서가 개발되어 실용화 되었다.
또한, 상기 유기 반도체로는 테트라시아노퀴논디메탄(이하, TCNQ) 착염이 있다. 이 TCNQ 착염을 이용한 고체 전해 콘덴서는 이미 개발되어 상품화되었으나 TCNQ 역시 전도도가 그다지 높지 못하여 고주파 특성이 좋지 못하고 열용융함침법에 의해 형성되므로 제조상의 문제점 및 TCNQ의 열적 안정성이 좋지 못한 결점을 가지고 있다.
또한, 다른 유기 고체전해질로서는 폴리아닐린, 폴리피롤 등의 도전성 고분자 물질을 대표적으로 들 수 있다. 전해산화중합에 의해 생성되는 폴리피롤은 전도도가 102S/㎝이상으로 매우 높고 열적 안정성이 우수한 도전성 고분자로 알려져 있어 이 도전성 고분자를 고체 전해질로 이용한 고체 전해 콘덴서의 경우 필름 콘덴서에 근접하는 고주파 특성을 나타내며 열적 안정성도 우수하여 제품의 칩화가 가능하다는 장점을 가지고 있다.
따라서, 종래의 고체 전해 콘덴서의 문제점을 극복하고 칩화가 가능한 유기 고체 전해질을 사용하여 칩형 고체 전해콘덴서를 제조하여 상용화 하였다.
종래의 칩형 고체 전해 콘덴서는 유전체 산화 피막 형성이 가능한 금속박을 표면의 조도화를 높이기 위하여 전해에칭을 통하여 표면적을 확대시킨 후 소자 형상을 위해 금형을 이용하여 금속박을 재단하고 일정 크기의 평판형 금속박에는 양극과 음극을 분리하는 절연체 밴드를 형성시켜 음극 부분만 화성을 하여 이 위에 이산화망간, 이산화납, 또는 화학중합에 의해 전도성 고분자층을 형성하는 제1전도층과, 전해 중합에 의한 제 2전도층, 다층의 도전성 음극 재료인 카본과 은페이스트를 순차적으로 도포하는 제조방법에 의해 제조되었다.
그러나, 상술한 제조방법에 의해 제조된 칩형 고체 전해 콘덴서는 유전체 산화 피막층 형성이 가능한 금속박을 리드 프레임과 전기적 접속을 위한 양극과 전도성 고분자 재료와 도전성 음극 재료가 순차적으로 도포될 수 있는 음극 면적을 구분시키기 위한 절연체 밴드 형성 공정이 표면을 확대시키는 에칭 공정과 유전체층을 형성시키는 화성 공정 사이에 들어가게 되어 작업의 연속성이 떨어진다는 문제점이 있었다.
또한, 제1전도층 형성시 열분해를 하거나 유전체 산화 피막층이 형성된 금속박을 모노머에 함침시킨 후 산화시키는 공정을 수회 반복해야 하며 전해 중합으로 제2전도층 형성시 중합 전극이 유전체 산화 피막층 위에 형성된 제1전도층에 직접 접속시키므로 소자 제작 후 누설전류 특성이 매우 불량해진다. 결국 상기 서술한 기존의 공정은 전반적인 제품 수율의 저하와 생산성 감소의 원인이 된다는 문제점이 있었다.
또한 용량 확대를 위해 금속박 소자를 적층시켜 병렬로 연결할 때 적층된 양극박의 두께로 인해 용접시 불량이 발생하는 문제점을 가지고 있다.
본 발명은 상술한 문제점을 해결하기 위하여 산화피막을 형성할 수 있는 금속박 상부에 유전체 산화층을 형성하고, 적층 가능한 화성박 형상으로 재단 한 후, 상기 피막층 상부에 전해 중합시 산화피막층을 보호하는 절연체를 형성한 다음, 상기 절연층 하부까지 용액 함침법으로 제1전도층을 형성한다. 다음에 그 상부에 중합용 전극을 접촉시켜 제2전도층을 전해 산화 중합에 의해 형성 후, 상기 제2전도층 위에 다층 구조의 도전성 음극층을 형성시켜 리드 프레임과 접속시킴으로써 제조시간을 단축시키고, 소자 제작후 누설전류 특성 및 제품의 수율을 향상시키는 것을 목적으로 한다.
도1a 내지 도1d는 본 발명에 따른 적층 소자를 제작할 때 금속박의 재단 형상을 나타낸 도면.
도2a 내지 도2e는 본 발명에 따른 칩형 고체 전해 콘덴서의 제조공정을 순차적으로 나타낸 단면도.
<도면의 주요부분에 대한 간단한 설명>
1 : 양극 2 : 음극
3 : 화성박 보호용 절연체 4 : 중합용 보조 전극
5 : 유전체 산화 피막 6 : 제 1전도층
7 : 제 2전도층 8 : 카본층
9 : 은페이스트층 10 : 리드 프레임의 음극
11 : 리드 프레임의 양극 a : 양극박 폭
12 : 적층시 제 1층 소자 13 : 적층시 제 2층 소자
14 : 적층시 제 3층 소자 15 : 적층시 제 4층 소자
이하 도면을 참조로하여 본 발명을 상세히 설명하기로 한다.
도1a 내지 도1d는 본 발명에 따른 칩형 전해 콘덴서의 한 실시예를 나타낸 것으로, 유전체 산화 피막(5)이 형성되어 있는 금속박을 음극재료가 형성된 소자를 병렬로 적층시킬 경우 조립을 원활하게 하기 위하여 양극(1)의 형성 위치가 다른 금속박의 재단 형상을 나타낸 것이다. 먼저 도1a는 음극 재료가 형성된 소자를 적층하지 않을 경우의 금속박을 나타낸 것으로 양극(1)이 일정한 폭(a)으로 음극(2)의 한쪽에 위치하도록 형성되며, 도1b는 한 개의 음극재료가 형성된 소자를 적층하기 위한 금속박의 재단 형상을 나타낸 것으로, 도1a의 양극(1)이 형성된 폭(a) 만큼 안쪽에 일정한 폭(a)를 갖도록 음극(2)에 형성된 것을 나타낸 것이며, 도1c는 두 개의 음극재료가 형성된 소자를 적층하기 위한 금속박의 재단 형상으로, 일정한 폭(a)를 갖도록 도1a의 최초 양극(1) 위치보다 2a 안쪽에 형성되며, 도1d는 세 개의 음극재료가 형성된 소자를 적층하기 위한 금속박의 재단 형상을 나타낸 것으로 양극(1)은 도1a의 양극(1)보다 3a 안쪽에 형성된다. 이때 음극재료가 형성된 적층소자의 폭은 양극(1)의 폭과 동일하도록 제조하며, 적층되는 소자는 전도성 접착제에 의해 부착된다. 또한, 동일폭의 위치가 다른 양극박은 스펏 용접(Spot welding), 초음파 용접, 레이저 용접, 스티치(Stich) 공정들을 이용하여 양극 프레임에 전기적인 접속을 하게 된다.
다음에 도2a 내지 도2e는 본 발명에 따른 칩형 전해 콘덴서의 제조공정을 순차적으로 나타낸 단면도로서, 먼저 도2a는 산화 피막을 형성할 수 있는 금속박 상부에 유전체 산화 피막(5)을 형성하고, 도1a 내지 도1d에서 설명한 바와 같이 적층이 가능한 화성박 형상으로 재단한 것을 나타낸 것이고, 도2b는 상기 유전체 산화 피막(5) 상부에 전해 중합시 산화 피막(5) 보호를 위해 전기 절연성과 경도를 가지는 화성박 보호용 절연체(3)를 극속박 양극(1) 부분이 리드 프레임과 용접하는 부분과 중첩되지 않고, 고체 전해 콘덴서의 소자가 되는 금속박 음극(2)부분의 상부를 최소면적으로 양면에 형성시키며 또한 화성박 보호용 절연체(3)가 형성된 면적의 측면까지 형성시킨 것을 나타낸 것이다. 이때 화성박 보호용 절연체(3)를 형성하는 재료는 에폭시 수지, 플루오르 수지, 아크릴 수지 등을 사용한다. 다음에 도2c는 가용성 전도성 고분자를 용매에 녹인 후 음극으로 사용될 면적의 유전체 산화 피막(5) 전체와 화성박 보호용 절연체(3)의 중간까지 중첩되도록 용액 함침법으로 가용성 전도성 고분자층(6, 이하 제1전도층)을 형성한 후 중합용 전극을 접속시킨 것을 나타낸 것이다. 이때, 제1전도층(6)인 용액 상태의 가용성 전도성 고분자는 음극으로 사용되는 화성박 보호용 절연체(3) 이하에 노출된 유전체 산화 피막(5) 전체(음극부분)와 화성박 보호용 절연체(3) 중간까지 함침시켜 형성한다. 다음에 도2d는 상기 유전체 산화 피막과 화성박 보호용 절연체(3) 상부에 중첩된 가용성 전도성 고분자층 위에 중합용 전극(4)을 접촉시켜 고전도성의 복소환식 고체 전해질층(7, 이하 제 2 전도층)을 전해 산화중합에 의해 형성한 후 중합용 전극(4)을 제거한 것을 나타낸 것이다. 이때 제2전도층(7)은 제1전도층(1)이 형성된 부분에만 형성되면서 유전체 산화 피막(5)에 물리적인 손상을 주지 않게 된다. 이러한 공정에 의해 형성된 제2전도층(7)은 고체 전해 콘덴서의 전해질 역할을 하게 된다. 도2d는 상기 고체 전해질층 위해 다층 구조의 도전성 음극층으로 카본층(8)과 은페이스트층(9)을 형성한 것을 나타낸 것이다. 다음에 상기 양극(1)과 음극(2)에 리드 프레임을 접속시켜 칩형 고체 전해 콘덴서를 제조한다.
또한, 제품의 용량 확대를 위하여 고체 전해질과 도전성 음극층이 형성된 금속박을 병렬로 연결한다. 이때 음극은 도전성 접착제를 사용한다. 양극은 금속박이 병렬로 적층된 두께로 인한 용접 불량을 줄이기 위하여, 양극박이 동일폭으로 위치가 다른 금속박을 적층시켜 이 부분을 용접시킴으로서 소자를 제조한다.
상술한 바와 같은 칩형 전해 콘덴서의 제조방법을 실시예를 들어 설명하기로 한다.
먼저 유전체산화 피막 형성이 가능한 금속박은 에칭과 화성 공정을 거쳐 유전체 산화 피막층을 형성한다. 이때, 에칭박은 디암모늄아디페이트를 150g/ℓ의 농도로 제조한 후 60℃에서 10㎃/㎠의 정전류로 9V까지 화성을 실시했다. 고체 전해질과 도전성 재료가 형성되는 음극 부분의 면적은 6×4㎜로 재단한 후 상기에 언급한 일정 부분에 화성박 보호용 절연체를 형성한다. 화성박 보호용 절연체 중간과 음극으로 사용될 산화 피막층에 제1전도층, 제2전도층, 카본, 그리고 은페이스트를 순차적으로 형성시킨 후, 에폭시 몰딩컴파운드를 이용한 트랜스퍼 몰딩법으로 외장을 형성하였다. 이렇게 제조한 소자는 6.3V, 10㎌급이 되며 ESR은 80mΩ(100㎑)로 매우 뛰어난 소자의 특성을 갖게 되었다.
본 발명의 특성 평가를 위하여 일반적인 절연체 밴드와 화성박 보호용 절연체를 사용한 소자의 누설 전류 특성과 수율을 비교하였다. 표1의 값은 6.3V 전압을 120초 동안 인가하였을 경우 전류값이며 1㎂ 이하를 양품으로 하였다.
표1에 나타난 것과 같이 본 발명의 제조방법에 의해 제조된 칩형 고체 전해콘덴서는 누설전류 값과 제품의 수율이 절연체 밴드를 사용할 때보다 향상되었음을 알수 있으며, 표2는 상기 조건으로 제작한 적층 소자의 용량 값을 나타냈다.
누설 전류값과 제품 수율
절연체 밴드(㎂) 화성박 보호용절연체(㎂)
1 10.5 0.01
2 18.9 0.02
3 0.02 0.01
4 215 0.05
5 불 량 0.01
6 불 량 0.01
7 0.03 0.03
8 불 량 0.02
9 불 량 0.06
10 불 량 0.08
수율 20% 100%
적층된 소자의 용량값
적층수 용 량(㎌)
1매 11
2매 23
3매 36
4매 47
화성박 보호용 절연체 일정 부분과 화성박 보호용 절연체 이하의 유전체 산화피막 전체에 용액 상태의 가용성 전도성 고분자인 제1전도층을 형성시킨 후 중합용 보조 전극을 화성박 보호용 절연체와 제1전도층이 중첩되는 곳의 양면에서 접촉시켜 전해 중합을 행하면 시간이 단축과 균일한 제2전도층을 얻을 수 있다. 또한, 소자 제작 후 누설전류 특성 및 제품 수율이 매우 향상된다.
또한, 제품의 용량 확대를 위하여 병렬 적층시 양극박이 동일폭 간격으로 위치가 다른 금속박을 적층시켜 이 부분을 용접시킬 경우 용접 불량 발생이 현저히 감소하게 되어 용량 확대에 따른 수율을 향상시킬 수 있다.

Claims (5)

  1. 산화 피막을 형성할 수 있는 금속박 상부에 유전체 산화피막층(5)을 형성하는 단계와,
    상기 유전체 산화피막층 위에 전해중합시 산화 피막층 보호를 위해 전기 절연성과 경도를 가지는 화성박 보호용 절연체를 형성하는 단계와,
    상기 화성박 보호용 절연체 일부와 화성박 보호용 절연체 이하에 위치한 음극으로 사용될 유전체 산화 피막층 전체를 용액 함침법으로 가용성 전도성 고분자층(제1전도층)을 중첩시켜 형성하는 단계와,
    상기 화성박 보호용 절연체 상부에 중첩된 가용성 전도성 고분자층 위에 중합용 전극을 양쪽면에서 접촉시켜 전해중합에 의해 고전도성의 고체 전해질층(제2전도층)을 형성하는 단계와,
    상기 고체 전해질층에 다층 구조의 도전성 음극 재료인 카본(8)과 은페이스트(9)를 형성시켜 리드 프레임과 전기적 접속시키는 것을 특징으로 하는 칩형 고체 전해콘덴서의 제조방법.
  2. 제 1 항에 있어서,
    상기 전해중합시 화성박을 보호하기 위한 화성박 보호용 절연체는 금속박 양극 부분이 리드 프레임과 용접하는 부분과 중첩되지 않으며, 제1전도층과 제2전도층의 일부분이 반드시 화성박 보호용 절연체 상부에 형성되어 중첩된 구조를 가진 것을 특징으로 하는 칩형 고체 전해 콘덴서의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 화성박 보호 절연체는 에폭시 수지, 플루오르 수지 또는 아크릴 수지 등을 사용하여 형성하는 것을 특징으로 하는 칩형 고체 전해 콘덴서의 제조방법.
  4. 제 1 항에 있어서,
    상기 고체 전해 콘덴서에 음극층이 형성된 소자를 2매 이상 적층을 할 경우 음극 부분에서 인출되어진 양극박은 최하층의 금속박으로 기준으로 제2층 형성시 양극박 폭 간격(a) 만큼 좌측 또는 우측으로 재단되며, 제 3층도 제 2층 양극박의 간격만큼 좌측 또는 우측으로 양극 폭의 두배(2a) 만큼 재단되어 각 층의 양극박이 리드 프레임과 직접 접촉되어 전기적 접속할 수 있도록 형성되는 것을 특징으로 하는 칩형 고체 전해 콘덴서의 제조방법.
  5. 제 4 항에 있어서,
    상기 각각 동일폭의 위치가 다른 양극박은 스펏용접(Spot welding), 초음파 용접, 레이저 용접, 스티치(Stich) 공정 등을 이용하여 양극 리드 프레임(11)에 전기적 접속을 하는 것을 특징으로 하는 칩형 고체 전해 콘덴서의 제조방법.
KR1019980019157A 1998-05-27 1998-05-27 칩형 고체 전해콘덴서의 제조방법 KR100341148B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019157A KR100341148B1 (ko) 1998-05-27 1998-05-27 칩형 고체 전해콘덴서의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019157A KR100341148B1 (ko) 1998-05-27 1998-05-27 칩형 고체 전해콘덴서의 제조방법

Publications (2)

Publication Number Publication Date
KR19990086255A KR19990086255A (ko) 1999-12-15
KR100341148B1 true KR100341148B1 (ko) 2002-11-07

Family

ID=37488195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019157A KR100341148B1 (ko) 1998-05-27 1998-05-27 칩형 고체 전해콘덴서의 제조방법

Country Status (1)

Country Link
KR (1) KR100341148B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055095A (ko) * 2001-12-26 2003-07-02 삼화전기주식회사 고체전해캐피시터의 제조방법
KR100455940B1 (ko) * 2002-07-24 2004-11-06 삼화전기주식회사 고체전해캐피시터의 제조방법
KR100775028B1 (ko) * 2006-08-07 2007-11-08 주식회사 디지털텍 적층형 고분자 콘덴서용 단위 전극의 적층방법
JP2008135444A (ja) * 2006-11-27 2008-06-12 Saga Sanyo Industries Co Ltd 固体電解コンデンサ及びその製造方法

Also Published As

Publication number Publication date
KR19990086255A (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
US7457103B2 (en) Solid electrolytic capacitor which can easily be lowered in ESL
US20090116173A1 (en) Solid electrolytic capacitor
JP4757698B2 (ja) 固体電解コンデンサ
KR20120117653A (ko) 고체 전해 콘덴서
US4876451A (en) Aluminum solid electrolytic capacitor and manufacturing method thereof
KR101117013B1 (ko) 적층형 고체 전해 콘덴서 및 그의 제조 방법
KR100341148B1 (ko) 칩형 고체 전해콘덴서의 제조방법
JPH08273983A (ja) アルミ固体コンデンサ
JP2969692B2 (ja) 積層型固体電解コンデンサの製造方法
JPH07240351A (ja) 電解コンデンサ
JP2645562B2 (ja) 積層型固体電解コンデンサの製造方法
JPH05234823A (ja) 固体電解コンデンサの製造方法
JP3469756B2 (ja) 固体電解コンデンサ及びその製造方法
KR20120006996A (ko) 콘덴서 및 그 제조 방법
JP2010021316A (ja) 電子部品およびその製造方法
JP4936458B2 (ja) 積層型固体電解コンデンサ
JP3615388B2 (ja) 固体電解コンデンサの製造方法及び装置
JP3135072B2 (ja) 固体電解コンデンサの製造方法
JP2005236171A (ja) 固体電解コンデンサ及びその製造方法
JPH03231414A (ja) 固体電解コンデンサ
JPH038313A (ja) 固体電解コンデンサの製造方法
JPH0821515B2 (ja) 積層型固体電解コンデンサの製造方法
JP2924310B2 (ja) コンデンサの製造方法
JPH04154107A (ja) 固体電解コンデンサの製造方法
KR19990086258A (ko) 칩형 고체 전해콘덴서의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140508

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150522

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160511

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170517

Year of fee payment: 16

EXPY Expiration of term