KR100340951B1 - 초고집적도 디램 커패시터용 스트론튬-납 티탄산 박막의 제조방법 - Google Patents

초고집적도 디램 커패시터용 스트론튬-납 티탄산 박막의 제조방법 Download PDF

Info

Publication number
KR100340951B1
KR100340951B1 KR1019990051311A KR19990051311A KR100340951B1 KR 100340951 B1 KR100340951 B1 KR 100340951B1 KR 1019990051311 A KR1019990051311 A KR 1019990051311A KR 19990051311 A KR19990051311 A KR 19990051311A KR 100340951 B1 KR100340951 B1 KR 100340951B1
Authority
KR
South Korea
Prior art keywords
strontium
lead
thin film
titanate thin
lead titanate
Prior art date
Application number
KR1019990051311A
Other languages
English (en)
Other versions
KR20010047203A (ko
Inventor
우성일
정현진
Original Assignee
윤덕용
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤덕용, 한국과학기술원 filed Critical 윤덕용
Priority to KR1019990051311A priority Critical patent/KR100340951B1/ko
Publication of KR20010047203A publication Critical patent/KR20010047203A/ko
Application granted granted Critical
Publication of KR100340951B1 publication Critical patent/KR100340951B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

본 발명은 디램 커패시터용 스트론튬-납 티탄산 박막 및 그의 제조방법에 관한 것이다. 본 발명은 육면체의 단일결정격자 속에 스트론튬 또는 납이 모서리에 위치하고, 티타늄이 중심에 위치하며, 산소원자가 격자면에 위치하는 페로브스카이트(perovskite) 결정구조를 갖는 디램 커패시터용 스트론튬-납 티탄산 박막 및 그를 제조하는 방법을 제공한다. 본 발명에 의한면, 종래의 스트론튬-바륨 티탄산, 납-란타니움 티탄산 및 납 지르코늄-티탄산 보다 우수한 유전특성을 보일 뿐만 아니라, 낮은 온도에서의 열처리가 가능하여, 저온에서도 원하는 특성의 스트론튬-납 티탄산 박막을 제조할 수 있다.

Description

초고집적도 디램 커패시터용 스트론튬-납 티탄산 박막의 제조방법{Process for Preparing Strontium-lead Titanate Thin Film for Capacitor of ULSI DRAM}
본 발명은 초고집적도 디램 커패시터(DRAM capacitor)용 스트론튬-납 티탄산([Sr,Pb]TiO3) 박막에 관한 것이다. 좀 더 구체적으로, 육면체의 단일결정격자 속에 스트론튬(Sr) 또는 납(Pb)이 모서리에 위치하고, 티타늄(Ti)이 중심에 위치하며, 산소(O) 원자가 격자면에 위치하는 페로브스카이트(perovskite) 결정구조를 갖는 스트론튬, 납 및 티타늄으로 이루어진 디램 커패시터용 스트론튬-납 티탄산 박막 및 그의 제조방법에 관한 것이다.
반도체의 집적도 향상에 의하여 1개 소자의 면적이 감소하고 있는 바, 종래의 실리콘 산화막 또는 실리콘 질화막을 대체하여 줄어든 면적을 상쇄하고 작동에 충분한 전기를 저장할 수 있으면서도 알려진 다른 강유전체 물질들보다 더 향상된 특성을 갖는 차세대 초고직접도를 갖는 디램 커패시터용 박막물질의 개발이 요구되고 있다.
현재까지 개발된 차세대 초고집적도 디램 커패시터용 박막으로는 스트론튬-바륨 티탄산([Sr,Ba]TiO3), 납-란타니움 티탄산 ([Pb,La]TiO3) 및 납 지르코늄-티탄산(Pb[Zr,Ti]O3) 등이 있다. 이중, 스트론튬-바륨 티탄산 박막은 차세대 초고집적도 디램 커패시터 적용에 적합한 특성을 보이나 750℃에서의 후속 고온 열처리가 필요하여, 이어지는 디램 후속공정에 나쁜 영향을 끼치며 제조원가를 상승시키게 된다(참조: A. I. Kingon et al., MRS Bulletin/July 1996:46-52). 또한, 납-란타니움 티탄산 박막은 스트론튬-바륨 티탄산 박막에 비하여 제조온도는 낮지만 물질특성이 떨어지는 단점이 있다(참조: G. M. Rao et al.,Appl. Phys. Lett., 64:1591-1593, 1994). 그리고, 납 지르코늄-티탄산 박막의 경우에는, 디램 우수한 강유전체 특성을 나타내나, 디램 작동온도범위에서 테트라고날(tetragonal) 구조를 이루기 때문에 잔류분극을 형성하고, 디램 작동에 필수적인 실효축적전하량은 작게 나타나게 되므로(참조: R. Moazzami,Semicond. Sci. Technol., 10:375-390, 1995), 이 박막은 비휘발성 메모리용 커패시터에 적합한 물질이라 볼 수 있다.
따라서, 전술한 박막들의 결점들을 보완하여 뛰어난 유전특성을 나타낼 뿐만아니라, 낮은 온도에서의 열처리가 가능한 박막을 개발해야 할 필요성이 끊임없이 대두되었다.
이에, 본 발명자들은 유전특성이 우수한 디램 커패시터용 소재를 개발하고자 예의 노력한 결과, 종래의 스트론튬-바륨 티탄산 박막에서 결정화 온도를 상승시키는 바륨을 납으로 치환함으로써, 육면체의 단일결정격자 속에 스트론튬(Sr) 또는 납(Pb)이 모서리에 위치하고, 티타늄(Ti)이 중심에 위치하며, 산소(O) 원자가 격자면에 위치하는 페로브스카이트(perovskite) 결정구조를 갖는 박막이, 종래의 박막에 비하여 뛰어난 유전특성을 나타낼 뿐만 아니라 낮은 온도에서의 열처리가 가능함을 확인하고, 본 발명을 완성하게 되었다.
결국, 본 발명의 목적은 스트론튬, 납 및 티타늄을 포함하며, 페로브스카이트 결정구조를 갖는 스트론튬-납, 티탄산 박막을 제공하는 것이다.
본 발명의 다른 목적은 전기 스트론튬-납 티탄산 박막을 제조하는 방법을 제공하는 것이다
도 1은 스트론튬-납 티탄산 박막의 결정구조를 보여주는 그림이다.
도 2는 액적화학증착 장치를 모식적으로 나타낸 그림이다.
본 발명의 스트론튬-납 티탄산 박막은 페로브스카이트(perovskite) 구조를 갖는다(참조: 도 1). 도 1에서 보듯이, 페로브스카이트 결정은 육면체의 단일결정격자 속에 스트론튬(Sr) 또는 납(Pb) 등의 양이온 A가 모서리에 위치하고, 티타늄(Ti) 양이온 B 가 중심에 위치하며, 산소(O)원자 O가 격자면에 위치한다. 단일격자에서 이들 원소의 조성비는 [스트론튬, 납]:티타늄:산소=1:1:3 이다. 이러한 구조에 외부에서 전기장이 형성되면 격자내부의 티타늄 이온이 중심에서 약간 벗어나 위치하게 되고, 이러한 격자의 뒤틀림에 의해서 큰 축적전하량을 확보하게 된다. 이때, 전기 스트론튬-납 티탄산 박막중의 납/(납+스트론튬)의 비율은 0.01 내지 0.99(몰/몰), 바람직하게는 0.10 내지 0.50이 되도록 한다.
또한, 스트론튬-납 티탄산 박막에는, 누설전류를 막기 위하여 도핑(dopping) 물질이 첨가될 수 있는 바, 화학주기율표상의 ⅡA, ⅢB 또는 ⅤA족 원소들로부터 선택되는 하나 이상의 원소를 첨가할 수 있으며, 바람직하게는 마그네슘(Mg), 비스무트(Bi), 란탄족 원소(Lanthanides) 등의 원소가 첨가된다.
한편, 본 발명의 스트론튬-납 티탄산 박막의 제조방법은 스트론튬, 납 또는 티탄산을 포함하는 전구물질을 수득하는 공정; 전구물질을 반도체 기판위에 증착하는 공정; 및, 증착된 박막을 열처리하는 공정을 포함한다.
이하에서는, 본발명의 스트론튬-납 티탄산 박막의 제조방법을 공정별로 나누어 설명한다.
제 1공정: 전구물질의 제조
스트론튬, 납 또는 티타늄을 포함하는 전구물질을 수득한다: 이때, 전구물질은 제 2공정이 건식증착법으로 수행될 경우에는 스트론튬, 납 또는 티타늄을 직접 사용하거나, 스트론튬을 포함하는 모든 금속화합물, 납을 포함하는 모든 금속화합물 또는 티타늄을 포함하는 모든 금속화합물 중, 하나 또는 둘 이상을 이용하여 전구물질을 수득한다. 또한, 제 2공정이 습식증착방법으로 수핼될 경우에는 스트론튬, 납 또는 티탄산을 포함하는 금속화합물을 용매에 용해시켜 사용할 수도 있다. 용매로는 탄소를 1개 내지 10개를 함유하는 유기용매가 사용되며, 바람직하게는 메탄올(methanol), 에탄올(ethanol), 프로판올(propanol), 이소프로판올(i-propanol), 부탄올(butanol), 2-메톡시에탄올(2-methoxyethanol), 톨루엔(toluene), 벤젠(benzene), 페놀(phenol), 2-에틸헥사논산(2-ethylhexanoic acid), 아세톤(acetone), 아세틸아세토네이트(acetylacetonate) 또는 이들의 혼합물이 사용된다.
제 2공정: 증착
전구물질을 건식증착법 또는 습식증착법으로, 반응기의 온도가 0 내지 800℃ 및 압력이 1x10-9내지 100기압의 조건에서 반도체 기판위에 증착한다: 이때, 전기 습식증착방법으로는 액적화학증착법(liquid source misted chemical deposition,LSMCD), 졸-겔법(sol-gel), 유기금속분해법(metallo-organic decomposition, MD) 등이 있으며, 건식증착방법으로는 스퍼터링법(sputtering), 유기금속기상화학증착법(metallo-organic chemical vapor deposition, MOCVD), 레이저 어블레이션법(laser ablation), 금속휘발법(evaporation) 등이 있다. 증착시 사용되는 기판으로는 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru), 철(Fe), 이리듐(Ir), 로듐(Rh), 백금(Pt), 니켈(Ni), 구리(Cu), 알루미늄(Al), 금(Au) 또는 이들의 금속산화물 등이 사용될 수 있다. 증착 후에는, 선택적으로 반응성 이온플라즈마나 저압고밀도플라즈마에 의한 박막처리를 수행할 수 있다.
제 3공정: 열처리
증착된 박막을 열처리하여 스트론튬-납 티탄산 박막을 제조한다: 이때, 증착된 박막을 열처리전에 진공건조 또는 가열건조를 수행할 수도 있다. 열처리는 온도상승율 또는 하강율이 1 내지 600℃/분으로, 0 내지 800℃까지 상승 또는 하강시켜 수행한다. 또한, 열처리 방법으로는 고속열처리(rapid thermal annealing)를 하거나, 또는 통상의 평형가열기(furnace)를 사용할 수도 있다. 그리고, 열처리공정의 분위기 기체는 대기(air), 수증기, 비활성기체(inert gas), 산소(O2), 오존(O3), 질소(N2), 아산화질소(N2O), 일산화질소(NO), 이산화질소(NO2), 암모니아(NH3), 황화수소(H2S) 또는 일산화탄소(CO) 등이 사용될 수 있다.
이하, 실시예를 통하여 본 발명을 보다 상세히 설명하고자 한다. 이들 실시예는 오로지 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 요지에 따라 본 발명의 범위가 이들 실시예에 의해 제한되지 않는다는 것은 당업계에서 통상의 지식을 가진 자에 있어서 자명할 것이다.
실시예 1: 액적화학법으로 제조된 스트론튬-납 티탄산 박막
실시예 1-1:
액적화학증착법을 이용하여 스트론튬-납 티탄산([Sr,Pb]TiO3)박막을 제조하였다(참조: 도 2). 도 2에서 보듯이, 액적화학증착장치에서는 전구체를 포함하는 용액을 제조하여 용액저장조에 장착하고, 액적발생기를 이용하여 미세한 액적으로 만든 다음, 이 액적을 아르곤을 이송기체로 하여 증착챔버로 이동시키고, 증착챔버 내의 기판홀더에 고정된 기판에 증착시켜 박막을 제조한다.
먼저, 납 전구체로 납 아세테이트(Pb[OOCCH3]2) 3.91g(0.0120몰), 스트론튬 전구체로 스트론튬 아세테이트(Sr[OOCCH3]2) 5.24g(0.026몰) 및 티타늄 전구체로 티타늄 이소프로폭사이드(Ti[OiC3H7]4) 10.65g(0.038몰)을 1-부탄올(C4H9OH) 100ml에 용해시켜 전구체 용액을 수득하였다(납/(납+스트론튬)=0.32(몰/몰)). 다음으로,수득된 전구체 용액을 전기 액적화학증착장치의 저장조에 저장한 다음, 액적발생기를 이용하여 미세한 액적으로 만들고, 이를 아르곤 가스를 이송기체로 하여 증착챔버로 이송시켜, 상온, 700Torr의 압력하에서 실리콘 웨이퍼 위에 100㎚ 두께로 코팅된 백금(Pt) 기판 위에 90㎚의 두께로 증착하였다. 증착된 박막에 대하여, 파장분산분광법(wavelength dispersive spectroscopy, WDS)과 오거전자분광법(auger electron spectroscopy, AES)을 이용하여 박막의 조성을 측정한 결과, 납/(납+스트론튬)=0.31이었으며, 박막의 깊이 및 위치별로 조성의 차이를 보이지 않았다. 마지막으로, 전기 증착된 박막을 대기하에서 고속열처리기를 이용하여, 600℃/min의 속도로 550℃까지 상승시킨 다음, 5분 동안 열처리하여 스토론튬-납 티탄산 박막을 제조하였다.
이상에서 제조된 스트론튬-납 티탄산 박막에 대하여, X-선 회절분석(X-ray diffraction, XRD)을 실시하여 구조를 확인하고, 유전율상수를 측정하여 전기적 특성을 확인하였다. Cu-Kα 복사광을 이용하여 X-선 회절분석을 수행한 결과(D/MAX RC, Rigaku), (100), (110) 방향의 페로브스카이트 결정구조가 보여주는 피크들인, 회절 2배각이 각각 23°, 32°에서의 피크를 확인할 수 있었다. 박막 위에 백금박막을 증착하고, 임피던스분석기(HP4192A impedence analyzer, Hewlett Packard)를 사용하여 축전전하를 측정한 다음, 유전율상수를 계산한 결과, 본 실시예에서 제조된 스트론튬-납 티탄산 박막의 유전율상수는 337이었다.
실시예 1-2:
금속전구체의 용매를 2-메톡시에타놀을 사용한 것과 열처리 온도가 650℃인 것을 제외하고는, 실시예 1-1과 동일한 방법으로 80㎚ 두께의 스트론튬-납 티탄산 박막을 제조하고, 전기적 특성을 조사한 결과, 유전율 상수는 376이었다.
실시예 1-3:
증착공정에서 증착용 기판으로, 실리콘 실리콘 웨이퍼 위에 100㎚ 두께로 코팅된 이산화루테늄을 사용한 것을 제외하고는, 실시예 1-2와 동일한 방법으로 250nm 두께의 스트론튬-납 티탄산 박막을 제조하고, 전기적 특성을 조사한 결과, 유전율 상수는 733이었다.
실시예 1-4:
금속전구체중 스트론튬의 전구체로 스트론튬 2-에틸헥사노에이트를 사용한 것과, 열처리를 질소분위기 하에서 30분동한 수행한 것을 제외하고는, 실시예 1-2와 동일한 방법으로 100㎚ 두께의 스트론튬-납 티탄산 박막을 제조하고, 전기적 특성을 조사한 결과, 유전율상수는 560이었다.
실시예 2: 스퍼터링법에 의하여 제조된 스트론튬-납 티탄산 박막
스퍼터링법은 동일한 조성의 물질의 분말을 소결하고, 여기에 가속된 이온을 스퍼터링한 다음, 원하는 성분들이 튀어나오게 만들고, 이를 기판에 증착시키는 방법이다. 먼저, 박막 전구물질로 스트론튬, 납 및 티탄산으로 이루어진 스퍼트링용 타겟을, 납/(납+스트론튬)=0.2, 0.3, 0.35, 0.40(몰/몰)의 조성으로 제작하였다. 다음으로, 백금이 100nm 두께로 코팅된 실리콘 웨이퍼를 기판으로 사용하여, 500℃에서 10Torr의 압력으로 증착하였으며, 증착과정에서의 오염을 줄이기 위하여 초기 압력을 1x10-6Torr로 낮추었고, 반응가스로 고순도(99.999%) 아르곤과 산소를 이용하였다. 마지막으로, 전기 증착된 박막을 대기하에서 고속열처리기를 이용하여, 600℃/min의 속도로 650℃까지 상승시킨 다음, 5분 동안 열처리하여 스토론튬-납 티탄산 박막을 제조하였다.
각각의 조성에 대하여 유전율 상수를 측정한 결과, 납/(납+스트론튬)=0.2, 0.3, 0.35, 0.40일 때, 유전율상수가 각각 350, 456, 511, 481로, 납/(납+스트론튬)=0.35에서 최대 유전상수를 나타내고 있음이 확인되었다.
실시예 3 :유기금속기상화학증착법에 의하여 제조된 스트론튬-납 티탄산 박막
유기금속기상화학증착법은 전구체로 사용된 유기금속을 휘발시키고, 휘발된유기금속을 웨이퍼 상에 증착시키는 방법이다. 스트론튬, 납 및 타탄산의 전구체로서 각각 스트론튬 비스(2,2,6,6-테트라메틸-3,5-헵탄디오네이트)(strontium bis (2,2,6,6-tetramethyl-3,5-heptanedionate)), 테트라에틸납(Pb[C2H5]4) 및 티타늄 이소프로폭사이드를 사용하여, 이들을 각각 230℃, 250℃ 및 80℃에서 휘발시킨 다음, 아르곤을 이송가스로 하여 증착챔버로 이송시키고, 450℃에서 실리콘 웨이퍼 위에 100㎚ 두께로 코팅된 백금 기판위로 증착시킨 다음, 이를 다시 대기하에서 고속열처리기를 이용하여, 600℃/min의 속도로 500℃까지 상승시킨 다음, 5분 동안 열처리하여 스토론튬-납 티탄산 박막을 제조하였다. 이 방법에 의하여 제조된 스트론튬-납 티탄산 박막은 430의 유전율상수를 보여주었다.
실시예 4: 금속휘발법에 의해 제조된 스트론튬-납 티탄산박막
금속휘발법은 초고진공 챔버에서 순간적인 고온에 의하여 원료물질을 휘발시킨 다음, 이를 기판위에 증착시키는 방법이다. 스트론튬, 납 및 티탄산의 전구체로 각각 산화스트론튬, 산화납 및 티타늄을 사용하여, 1x10-8기압의 초고진공하에서 1500℃의 온도를 가하여 순간적으로 휘발시킨 다음, 이를 500℃의 실리콘 웨이퍼 위에 100㎚ 두께로 코팅된 백금 기판위로 증착시키고, 이를 다시 대기하에서 고속열처리기를 이용하여, 600℃/min의 속도로 500℃까지 상승시킨 다음, 5분 동안 열처리하여 스토론튬-납 티탄산 박막을 제조하였다. 이 방법에 의하여 제조된 스트론튬-납 티탄산 박막은 다른 방법에 비하여 우선배향성이 뛰어난 결정특성을 보여주었으며, 유전율상수는 390 이었다.
이상에서 상세히 설명하고 입증하였듯이, 본 발명은 단일결정격자 속에 스트론튬(Sr) 또는 납(Pb)이 모서리에 위치하고, 티타늄(Ti)이 중심에 위치하며, 산소(O) 원자가 격자면에 위치하는 페로브스카이트 결정구조를 갖는 디램 커패시터용 스트론튬-납 티탄산 박막 및 그의 제조방법을 제공한다. 본 발명에 의한면, 종래의 스트론튬-바륨 티탄산, 납-란타니움 티탄산 및 납 지르코늄-티탄산 보다 우수한 유전특성을 보일 뿐만 아니라, 낮은 온도에서의 열처리가 가능하여, 저온에서도 원하는 특성의 스트론튬-납 티탄산 박막을 제조할 수 있다.

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 스트론튬, 납 또는 티탄산을 포함하는 전구물질을 수득하는 공정;
    전구물질을 0 내지 800℃ 및 1x10-9내지 100기압의 조건에서 반도체 기판위에, 건식증착법 또는 습식증착법에 의하여 증착하는 공정; 및,
    증착된 박막을 열처리하는 공정을 포함하는 스트론튬-납 티탄산 박막의 제조방법.
  6. 제 5항에 있어서,
    건식증착법인 경우에, 전구물질은 각각 스트론튬, 납 및 티타늄이거나; 또는, 스트론튬을 포함하는 금속화합물, 납을 포함하는 금속화합물 및 티타늄을 포함하는 금속화합물로 구성된 그룹으로부터 선택되는 하나 또는 둘 이상의 물질인 것을 특징으로 하는
    스트론튬-납 티탄산 박막의 제조방법.
  7. 제 5항에 있어서,
    습식증착법인 경우에, 전구물질은 각각 스트론튬, 납 또는 티타늄을 포함하는 금속화합물을 탄소를 1개 내지 10개를 함유하는 유기용매에 용해시켜 수득하는 것을 특징으로 하는
    스트론튬-납 티탄산 박막의 제조방법.
  8. 제 7항에 있어서,
    유기용매는 메탄올(methanol), 에탄올(ethanol), 프로판올(propanol), 이소프로판올(i-propanol), 부탄올(butanol), 2-메톡시에탄올(2-methoxyethanol), 톨루엔(toluene), 벤젠(benzene), 페놀(phenol), 2-에틸헥사논산(2-ethylhexanoic acid), 아세톤(acetone) 및 아세틸아세토네이트(acetylacetonate)으로 구성되는 그룹으로부터 선택되는 1종 이상의 물질인 것을 특징으로 하는
    스트론튬-납 티탄산 박막의 제조방법.
  9. 제 5항에 있어서,
    증착은 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru), 철(Fe), 이리듐(Ir),로듐(Rh), 백금(Pt), 니켈(Ni), 구리(Cu), 알루미늄(Al), 금(Au) 또는 이들 금속의 산화물 위에 이루어지는 것을 특징으로 하는
    스트론튬-납 티탄산 박막의 제조방법.
  10. 제 5항에 있어서,
    열처리공정의 분위기 기체는 대기(air), 수증기, 비활성기체(inert gas), 산소(O2), 오존(O3), 질소(N2), 아산화질소(N2O), 일산화질소(NO), 이산화질소(NO2), 암모니아(NH3), 황화수소(H2S) 또는 일산화탄소(CO)인 것을 특징으로 하는
    스트론튬-납 티탄산 박막의 제조방법.
  11. 제 5항에 있어서,
    열처리는 1 내지 600℃/분의 속도로, 0 내지 800℃까지 상승 또는 하강시켜 수행되는 것을 특징으로 하는
    스트론튬-납 티탄산 박막의 제조방법.
KR1019990051311A 1999-11-18 1999-11-18 초고집적도 디램 커패시터용 스트론튬-납 티탄산 박막의 제조방법 KR100340951B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990051311A KR100340951B1 (ko) 1999-11-18 1999-11-18 초고집적도 디램 커패시터용 스트론튬-납 티탄산 박막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990051311A KR100340951B1 (ko) 1999-11-18 1999-11-18 초고집적도 디램 커패시터용 스트론튬-납 티탄산 박막의 제조방법

Publications (2)

Publication Number Publication Date
KR20010047203A KR20010047203A (ko) 2001-06-15
KR100340951B1 true KR100340951B1 (ko) 2002-06-22

Family

ID=19620681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990051311A KR100340951B1 (ko) 1999-11-18 1999-11-18 초고집적도 디램 커패시터용 스트론튬-납 티탄산 박막의 제조방법

Country Status (1)

Country Link
KR (1) KR100340951B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650646A (en) * 1992-05-01 1997-07-22 Texas Instruments Incorporated Pb/Bi-containing high-dielectric constant oxides using a non-Pb/Bi-containing perovskite as a buffer layer
US5721043A (en) * 1992-05-29 1998-02-24 Texas Instruments Incorporated Method of forming improved thin film dielectrics by Pb doping

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650646A (en) * 1992-05-01 1997-07-22 Texas Instruments Incorporated Pb/Bi-containing high-dielectric constant oxides using a non-Pb/Bi-containing perovskite as a buffer layer
US5721043A (en) * 1992-05-29 1998-02-24 Texas Instruments Incorporated Method of forming improved thin film dielectrics by Pb doping

Also Published As

Publication number Publication date
KR20010047203A (ko) 2001-06-15

Similar Documents

Publication Publication Date Title
JP4387723B2 (ja) ビスマス−チタン−シリコン酸化物、ビスマス−チタン−シリコン酸化物薄膜及びその製造法
KR100468847B1 (ko) 알콜을 이용한 금속산화물 박막의 화학기상증착법
US5888583A (en) Misted deposition method of fabricating integrated circuits
US6056994A (en) Liquid deposition methods of fabricating layered superlattice materials
KR100316442B1 (ko) 낮은 누설 전류와 낮은 분극피로를 가지는 전자 소자 제조를 위한 uv 방사 방법 및 금속 산화물 결정 재료
JP3747325B2 (ja) 薄膜電子素子、電子素子を作成する方法、薄膜強誘電容量素子の作成に使用する液状前駆体溶液、薄膜強誘電材料の製造に使用する前駆体溶液を作成する方法
JP3723226B2 (ja) 強誘電性メモリ装置において有用なビスマス含有セラミック薄膜を形成するための低温化学蒸着法
JP3436617B2 (ja) 強誘電体薄膜の製造方法
US5688565A (en) Misted deposition method of fabricating layered superlattice materials
US5849071A (en) Liquid source formation of thin films using hexamethyl-disilazane
WO2000037712A1 (en) Liquid delivery mocvd process for deposition of high frequency dielectric materials
EP3343654B1 (en) Method for forming pzt ferroelectric film
JP4007573B2 (ja) 混合溶媒を用いたmocvd強誘電体および誘電体薄膜の堆積
KR100340951B1 (ko) 초고집적도 디램 커패시터용 스트론튬-납 티탄산 박막의 제조방법
Yamamuka et al. Thermal desorption spectroscopy of (Ba, Sr) TiO3 thin films prepared by chemical vapor deposition
Chung et al. Preparation of BST thin films on Pt electrode on Si wafer with down-flow LSMCVD reactor
KR100445625B1 (ko) 비스무트화합물의제조방법및비스무트화합물의유전체물질
KR100279228B1 (ko) 층진 페로프스카이트 물질의 고용액을 제조하기위한 방법
KR100346900B1 (ko) 옥탄용매내에분산되어있는금속폴리옥시알킬화전구물질용액,전구물질용액의제조방법및이전구물질용액을이용한집적회로용박막의제조방법
Kim et al. An optimized process for fabrication of SrBi 2 Ta 2 O 9 thin films using a novel chemical solution deposition technique
EP1195799A1 (en) High pressure process for the formation of crystallized ceramic films at low temperatures
JP2005166965A (ja) 薄膜製造方法
KR100371055B1 (ko) 비휘발성 강유전체 랜덤 억세스 메모리의 캐패시터용비스무스-세리움 티탄산 박막
Dubourdieu et al. The perovskite SrTiO3 on Si/SiO2 by liquid injection MOCVD
KR20040087414A (ko) 파이로클로르 도전성 산화물 및 이를 이용한 박막 및커패시터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080530

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee