JP3723226B2 - 強誘電性メモリ装置において有用なビスマス含有セラミック薄膜を形成するための低温化学蒸着法 - Google Patents

強誘電性メモリ装置において有用なビスマス含有セラミック薄膜を形成するための低温化学蒸着法 Download PDF

Info

Publication number
JP3723226B2
JP3723226B2 JP50584199A JP50584199A JP3723226B2 JP 3723226 B2 JP3723226 B2 JP 3723226B2 JP 50584199 A JP50584199 A JP 50584199A JP 50584199 A JP50584199 A JP 50584199A JP 3723226 B2 JP3723226 B2 JP 3723226B2
Authority
JP
Japan
Prior art keywords
bismuth
cvd method
film
precursor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP50584199A
Other languages
English (en)
Other versions
JP2001521584A (ja
Inventor
ヒンタルマイエル,フランク・エス
デーム,クリスティーン
ホーンライン,ボルフガング
バン・ブスキルク,ピーター・シィ
ローダー,ジェフリー・エフ
ヘンドリックス,ブライアン・シィ
ボーム,トマス・エイチ
デスロシャーズ,デブラ・エイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Technology Materials Inc
Original Assignee
Advanced Technology Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Technology Materials Inc filed Critical Advanced Technology Materials Inc
Publication of JP2001521584A publication Critical patent/JP2001521584A/ja
Application granted granted Critical
Publication of JP3723226B2 publication Critical patent/JP3723226B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Description

発明の説明
発明の分野
この発明は、強誘電性メモリ装置の製造などに適用するための、基板上にビスマス含有材料膜を形成するための化学蒸着法に関する。
関連技術の説明
近年、強誘電性材料は、不揮発性メモリ装置の構成要素として、広く興味の対象となってきている。
不揮発性の強誘電性メモリ装置は、キャパシタ構造の2つのプレート間に配される薄い強誘電性材料の層の分極を介する情報の記憶によって機能する。この各強誘電性キャパシタはトランジスタに接続されて記憶セルを形成し、該トランジスタは読出電子装置の該キャパシタに対するアクセスを制御する。このトランジスタは、したがって、ビット線要素およびワード線要素に接続されて、その記憶セルを構成する。
強誘電性材料は、トランジスタの上に配される積層キャパシタ構造に用いられてもよい。(たとえばMOSFET構造などの)トランジスタのドレインは、ポリシリコンまたはタングステンなどの適当な材料により形成されるプラグによって、キャパシタの下部電極に接続される。
情報は、この後、その強誘電性メモリセルにおいて、その薄い強誘電性材料の層に電界を与えてその強誘電性材料の分極特性を逆転する(「ひっくり返す(flip)」)ことにより、変更できる。強誘電性メモリ(FRAM)は、ダイナミックランダムアクセスメモリ(DRAM)とは対照的に、電源が切れた場合でも記憶される情報を保持するという利点を有し、リフレッシュサイクルを必要としない。
このようなメモリの用途において、強誘電性材料は望ましくは以下の電気的特性を有する:(1)低電圧源の利用を促進する低保磁特性;(2)非常に信頼性のある情報記憶を保証する、高い残留極性特性;(3)大きな疲労または寿命劣化特性がないこと;(4)記録された情報を変化させる(たとえば、理論「0」文字よりも論理「1」文字を優先するような、ある極性の優先に至る)か、さもなくばその記憶情報を「読出す」能力を損なわせるようないかなるインプリントもないこと;および(5)長期間にわたる信頼性のあるデータ記憶のための、延長された保持時間。
このような電気的特性は、たとえばタンタル酸ビスマスストロンチウム(ビスマスストロンチウムタンタレート)、SrBi2Ta29のような材料の層状擬ペロブスカイトまたは「オーリビリアス(Aurivillius)」相において満足される。このタンタル酸ビスマスストロンチウム複合体はこれ以降「SBT」と称される。これらの好ましい特性の結果、SBTをメモリ装置に集積する多大な努力が始まった。SBTを強誘電性材料として用いる強誘電性キャパシタ構造物が、先行技術においてソル・ゲル法により形成され、優れた電気的特性を示した。
しかしながら、残念なことに、このソル・ゲル法では、低い集積密度しか達成されない。このソル・ゲル法を噴霧法または電気噴霧法でいくらか改善して、容量が4メガビットまでのメモリの製造を可能にすることはできる。より小さな構造サイズ(たとえば約0.7ミクロンを下回る最小構造物サイズを有する)でより高いSBTの集積密度を達成するためには、化学蒸着(CVD)法を用いることが必要であり、なぜならば、CVDは、他の蒸着法によって形成される層よりもよい適合性(コンフォーマリティ)および段差被覆を与えるからである。さらに、CVD法は、高い膜均一性と、高い膜密度と、高スループットおよび低コストで非常に薄い膜を成長させる能力とを有する、堆積された膜をもたらす。
この発明の関連技術に関し、Desuらへの米国特許第5,527,567号には、強誘電性の層状構造を、1工程プロセスまたは2工程プロセスで形成することが開示され、1工程プロセスにおいては温度を450〜600℃の範囲とすることができ、2工程プロセスにおいてはその第1工程の温度を550〜700℃、その第2工程の温度を600〜700℃とすることができる。Desuらの特許には、アニール、上部電極の堆積、およびさらなるアニールを含む、堆積後処理工程が記載されている。
Desuらには、SBT膜のそれぞれビスマス、ストロンチウムおよびタンタル成分のための適当な前駆物質として、トリフェニルビスマス、ストロンチウムビス(2,2,6,6−テトラメチルヘプタン−2,5−ジオネート)テトラグリム付加物、およびタンタルペンタエトキシドが記載されており、これら前駆物質を、テトラヒドロフラン、イソプロパノール、およびテトラグリムの8:2:1混合物のような溶媒において用いる。Desuらの特許では、Bi(thd)3が言及されている。
Desuらの特許では、60〜300℃の温度での気化が記載されている。Desuらは、ある具体例において、250〜320℃の範囲の温度で直接液体を注入することにより気化器内で前駆物質を蒸発させ、それに続いて、その気化した前駆物質から450〜800℃の範囲の温度でPt/Ti/SiO2/Siまたはサファイア基板上に膜を成長させ、750℃で堆積後アニールを行なうことを教示している。
Desuらの関連特許として、米国特許第5,478,610号がある。
米国特許第5,648,114号には、層状超格子材料のCVD堆積およびその特性を改善するための後処理を含む、電子装置の製造方法が記載されている。
当該技術分野では、SBTおよび強誘電性メモリ技術の改善が求め続けられている。
この発明の目的は、酸化ビスマス材料(たとえばSrBi2Ta29、Bi4Ti312など)の堆積のための改善されたCVD法を提供することであり、強誘電性メモリ装置のような用途のための強誘電性薄膜を形成するようなタイプの材料が含まれる。
この発明の他の目的は、以下の開示および請求の範囲からより十分に明らかとなるであろう。
発明の概要
この発明は、強誘電性メモリ装置のような用途のために基板上にビスマス含有膜を形成するための改善された化学蒸着法に関する。
1つの局面において、この発明は、基板と接触する前駆物質蒸気を形成するよう気化される前駆物質から化学蒸着によって基板上にビスマスまたは酸化ビスマスを堆積するための方法に関する。このビスマス含有材料を堆積するための前駆物質はビスマスβ−ジケトネート(bismuth β-diketonate)である。
この発明のある特定の好ましい局面において、基板上にビスマス含有材料を形成するための前駆物質は、新規な材料である無水単核ビスマスβ−ジケトネートを含む。この無水単核ビスマスβ−ジケトネートが好ましい一方で、この発明のプロセスは他のビスマスβ−ジケトネート類を使用して広く実施されてもよい。
他の局面において、この発明はSBTのようなビスマス含有強誘電性膜の形成に関し、これには、式BiAxyのビスマスβ−ジケトネート前駆物質からビスマスを堆積することが含まれる。この式中、A=β−ジケトネート、B=基板上にビスマス含有材料を形成するために該複合体を前駆物質として使用することに適合した別の配位子、x=1、2または3、およびy=3−xである。このビスマス前駆物質は好ましくは無水単核ビスマスβ−ジケトネートを含む。
ビスマストリス(β−ジケトネート)の組成および合成は、1997年10月30日に、Thomas H. Baum、Gautam BhandariおよびMargaret Chappiusの名のもと「ビスマス含有膜の堆積のための無水単核トリス(β−ジケトネート)ビスマス組成およびその製造方法(Anhydrous Mononuclear Tris(β-diketonate)Bismuth Compositions for Deposition of Bismuth-Containing Films, and Method of Making the Same)」という同時係属中の米国特許出願第[ファイル番号:ATM−256]により詳細に開示され請求されており、この開示全体をここに引用により援用する。
この同時提出の出願に記載されるように、この無水単核トリス(β−ジケトネート)ビスマス複合体のβ−ジケトネート配位子は、任意の適当なタイプであってよく、これには、下の表Iに示される例示的なβ−ジケトネート配位子種が含まれる。
Figure 0003723226
基板上にビスマスを堆積することにおいて、SBT強誘電性薄膜の形成のような用途のために、無水単核ビスマス原料を用いると、熱伝達および急速気化が改善され、先行技術により通常用いられるトリフェニルビスマス前駆物質で形成されるビスマス含有膜に対して、顕著に改善された化学量論、形態および強誘電性特性を有するビスマス含有膜の低温堆積法をもたらす。
この発明の実施において単核ビスマス原料が非常に好まれるが、この発明は、二核ビスマス前駆物質の使用、および単核ビスマス原料と二核ビスマス原料の混合物の使用も意図する。
別の局面において、この発明は、ストロンチウム成分、ビスマス成分およびタンタル成分に対する前駆物質から化学蒸着によって基板上にSBT膜を形成する方法であって、そのビスマス前駆物質が、ビスマストリス(β−ジケトネート)錯体、好ましくは無水単核ビスマスβ−ジケトネートを含む方法に関する。ストロンチウム前駆物質およびタンタル前駆物質は、そのような金属成分に対する原料として適当な前駆物質のタイプであればどのようなものであってもよいが、ストロンチウム(2,2,6,6−テトラメチル−3,5−ヘプタンジオナト)2(L)(ここで配位子Lはテトラグリムまたはペンタメチルジエチレントリアミンである)が好ましいSr前駆物質であり、タンタル前駆物質はより好ましくはTa(OiPr)4(2,2,6,6−テトラメチル−3,5−ヘプタンジオネート)を含む。
液配達のため、上述のSBT前駆物質は、たとえば、テトラヒドロフラン/イソプロパノール/テトラグリムの8:2:1混合物、またはより好ましくは、オクタン、デカンおよびペンタメチルジエチレントリアミンの5:4:1比の混合物等の任意の適当な溶媒と混合され、それぞれのSr前駆物質、Bi前駆物質およびTa前駆物質は別個の貯蔵容器または供給容器に(溶液の状態で)個別に貯蔵される。
配達に先立って、これら3つの前駆物質溶液は、Peter S. Kirlinらの名のもと1993年4月20日に発行された米国特許第5,204,314号に開示されるような液体配達システムにおいて混合されてもよく、この開示の全体をここに引用により援用する。得られた前駆物質液体混合物を、次いで、たとえば150〜240℃の範囲の適当な温度で、必要に応じてアルゴンまたは他の担体(キャリア)ガスとともに、気化させ、生ずる複数成分前駆物質蒸気をCVD反応器に輸送して高温の基板に接触させてもよい。この担体ガスは、酸素または他の酸化体ガスと混合されてもよく、またははじめにそれらを含有してもよい。
CVD反応器内の前駆物質蒸気を、たとえばPt/Ti/SiO2/Siウエハのような基板と、たとえば300〜450℃のオーダの温度で十分な時間接触させ、膜を所望の程度にまで成長させる。
上記の方法で形成されたSBT膜は、非晶質膜もしくは配向したホタル石含有膜(ホタル石は通常配向しているが、常に大きく配向しているわけではない)、またはそれら2つの形態の組合せであってもよい。非晶質膜が与えられる場合、それは、ホタル石構造に変えることができ、次いで堆積後のアニール法によって所望のオーリビリアス相に変えることができる。
その代わりに、非晶質膜を後処理することによってそれを直接オーリビリアス相に変換してもよい。ビスマスβ−ジケトネート前駆物質から堆積されるSBT膜を強誘電性オーリビリアス相に変えるために通常適用されるアニール温度は、約600〜約820℃の範囲である。
上述した8:2:1のテトラヒドロフラン/イソプロパノール/テトラグリムの溶媒混合物は例示的なものであり、他の溶媒混合物を用いてもよい。上記の前駆体に対し特に好まれる溶媒混合物は、5:4:1のオクタン/デカン/ペンタメチルジエチレントリアミンの混合物である。
この発明の方法はここでは基板上に強誘電性SBT膜および装置構造を形成することに関して主に記載されるものであるが、この発明は一般に他の強誘電性膜の形成にも適用可能であり、これには、ビスマス含有ストロンチウム系材料、ビスマス含有チタン系材料、ならびに他の金属および酸化物成分を含む他のビスマス含有膜材料が含まれる。
他の局面および特徴は以下の開示および請求の範囲からより十分に明らかにされる。
【図面の簡単な説明】
図1は、強誘電性メモリ記憶セルの概略図である。
図2は、MOSFET構造のドレインにプラグ接続される積層キャパシタの概略図であり、装置はSBT強誘電性キャパシタ層を用いている。
図3は、この発明の具体的な低温CVD法について、時間の関数としてのSBT膜厚のグラフである。
図4は、この発明に従って堆積されるSBT膜のX線回折スペクトルである。
図5は、化学蒸着で堆積された、216ナノメータの平均厚みを有するSBT膜の原子間力顕微鏡(AFM)マップである。
図6は、この発明に従って385℃で堆積されたSBT膜のX線回折スペクトルである。
図7は、白金基板上のSBT膜の透過型電子顕微鏡(TEM)の明視野像を、そのSBT層の非晶質特性を示す挿入された電子回折パターンとともに示す。
図8は、この発明に従い、385℃で堆積され次いで800℃でアニールされた別のSBT膜のX線回折スペクトルである。
図9は、白金で被覆される0.5ミクロン線の二酸化シリコン(TEOS)上におけるSBT膜のマイクログラフである。
図10は、385℃で堆積され800℃でアニールされたSBT膜の電気的ヒステリシス特性を示す極性グラフである。
図11は、この発明に従い380℃で堆積された非晶質SBT膜のX線回折スペクトルである。
図12は、オーリビリアス相を形成するためにこの発明に従い380℃で堆積され750℃で5分間アニールされたSBT膜のX線回折スペクトルである。
図13は、オーリビリアス相を形成するためにこの発明に従い380℃で堆積され700℃で10分間アニールされたSBT膜のx線回折スペクトルである。
この発明およびその好ましい具体例の詳細な説明
この発明は、たとえば無水単核トリス(β−ジケトネート)ビスマス複合体のようなビスマスβ−ジケトネートを有用に用いることにより、ビスマスを含有する強誘電性膜、半導体膜および超電導膜のようなビスマス含有膜、または後の処理によってそのような強誘電性、半導体特性または超電導特性を呈する膜に変えることができる膜の化学蒸着を比較的低温で実行し得るという発見に基づく。たとえば、まず常誘電特性のSBT膜を堆積させ、次いでそれをアニールして、強誘電性SBT膜を製造してもよい。
この発明の好ましい単核ビスマス前駆物質は、CVD法において予期せぬ利点をもたらすことが見出され、かくして、従来技術ではCVD用途におけるビスマスのための「標準的な」前駆物質であったトリフェニルビスマスの従来技術的な使用に伴う欠点が克服される。
トリフェニルビスマス前駆物質に伴う欠点は重要である。トリフェニルビスマスをビスマス前駆体としてたとえば8:2:1のテトラヒドロフラン/イソプロパノール/テトラグリムのような標準的溶媒溶液において用いる場合、許容できるBi23堆積速度を達成するには470℃を超える温度が必要である。しかしながら、堆積温度は最小限にするのが望ましく、なぜならば、ビスマスおよびBi23の下部電極および強誘電性キャパシタ構造の基板への移動が温度の上昇とともに増大し、ビスマスがその強誘電性膜において失われるからである。そのような移動は、装置構造のより深い部分においてビスマス汚染を引起こす可能性があり、さらには強誘電性キャパシタのプラグ構造の顕著な不安定性、および500℃を超えての酸化に関してプラグと下部電極との間のバリアを生じさせる可能性がある。対照的に、この発明の方法において用いられる単核β−ジケトネートビスマス前駆物質は、450℃を下回って300℃またはそれ未満の低温で許容できる速度での堆積を可能にする。
トリフェニルビスマスをビスマス前駆物質として用いる先行技術において適用される高い堆積温度は、プラグのコンダクタンス特性にとって致命的である。この発明の方法における単核β−ジケトネートビスマス前駆物質により可能となる低温は、プラグのコンダクタンスが所望のレベルにてより容易に維持されることを可能にし、改善されたコンフォーマリティを有する膜が実現されることを可能にする。
この発明に従ってβ−ジケトネート前駆物質から形成される膜は、トリフェニルビスマスを前駆物質として用いて達成される膜に比べて、はるかによりよいコンフォーマリティおよび形態を有する。
先行技術のトリフェニルビスマス前駆物質は、CVD法において用いられるSr前駆体およびTa前駆体と機能的不一致をもたらす。SrOおよびTa25に対する堆積速度は低圧(1torr)では速いが、対照的に、Bi23堆積速度は遅い。6〜10torrのオーダの高圧では、トリフェニルビスマス前駆物質からのBi23堆積速度は高いが、SrOおよびTa25堆積速度は遅い。この相対立する不一致の特徴は、CVD法のための適当な操作性に対し非常に小さな「プロセス窓」をもたらす。
対照的に、この発明の単核(β−ジケトネート)ビスマス前駆物質はストロンチウム前駆物質およびタンタル前駆物質と十分に適合し、このビスマス源が用いられる場合には、すべての前駆物質が1torrのオーダの低圧で高い堆積速度を有する。この単核(β−ジケトネート)ビスマス前駆物質のこの十分に適合する特徴は、広いプロセス窓が用いられることを可能にし、非常に柔軟性のある処理がSBT膜の形成において行なわれる。
トリフェニルビスマスからのビスマスの堆積は、しばしば、時間に依存した成長速度および時間に依存した膜組成を呈するが、これはおそらくは基板上のBi23堆積の高い感度から来るものであろう。CVD法の始まりで核形成が開始され、SBTが下部電極の材料上に堆積された後、その膜の成長がSBT材料層上において継続しなければならない。トリフェニルビスマスからのビスマス取込効率は堆積中に変動し、時間の経過とともに成長速度および膜組成において変化をもたらす結果となる。
単核(β−ジケトネート)ビスマス前駆物質を用いる場合、Bi23堆積速度はより安定しており、なぜならば、この前駆物質は、パラメータに対する感度(たとえば酸素に対する感度)がより低く、および基板に対する感度がより低いからである。対照的に、トリフェニルビスマス堆積は、たとえば圧力、ガス流量、酸素濃度などのプロセスパラメータに対し非常に敏感である。かくして、単核(β−ジケトネート)ビスマス複合体を前駆物質材料として用いると、一定の膜成長および時間に依存しない膜組成により近づく。
トリフェニルビスマスをビスマス前駆物質として用いると、CVD法の作業間での再現性、およびウェハ内の均一性がしばしば非常に低くなる。この前駆体を用いる場合、Bi23堆積速度は、いかなるプロセスパラメータに対しても、および基板表面のいかなる変化に対しても、非常に敏感である。たとえば、ビスマスは加熱素子またはCVD反応室上の堆積物から基板上に逆移動するかもしれず、そのような余分なビスマスは核形成および膜成長特性を劇的に変化させ得る。
単核(β−ジケトネート)ビスマス前駆物質を用いると、プロセスパラメータに関し、および下部電極の特性に関し、低い感度が達成される。加えて、この単核(β−ジケトネート)ビスマス錯体がCVD法において前駆物質として用いられる場合には、優れた作業間での再現性および優れたウェハ内の均一性が得られる。
この発明のCVD法によって形成されるSBT膜を用いて広範囲のさまざまな構造物および装置を形成できる。具体的な装置を図1に示す。この強誘電性メモリ記憶セル10は薄い強誘電性材料層12をキャパシタのプレート14と16との間に含むよう概略的に示される。このキャパシタをトランジスタ18に接続することにより記憶セルが形成され、このトランジスタは図示されるようにビット線素子20およびワード線素子22に繋がれている。
図2は、SBT材料がどのようにして記憶セルに統合され得るかを示す積層キャパシタおよびトランジスタアセンブリの概略図である。キャパシタ30は、図示されるように、上部電極32と、薄膜強誘電性材料層36が上に配される下部電極34とを含む。下部電極34はトランジスタのドレイン40にプラグ38によって接続される。このプラグはたとえばポリシリコンまたはタングステンのような任意の適当な材料から形成されてもよい。トランジスタはゲート42とソース44とを含む。
上述したように、Bi23の堆積は、これまでビスマス前駆物質として用いられてきたトリフェニルビスマス複合体の代わりにBi(thd)3を用いる場合には、より安定である。この堆積速度特性における改善は、少なくとも部分的には、Bi(thd)3が基板対し感度がより低いことに由来する。図3は、Sr:18%、Bi:45%およびTa:37%の組成を有するSBT膜の成長に対する、分単位の時間の関数としての、ナノメータ単位での膜厚のグラフである。
このような好ましい堆積速度特性は、プロセスパラメータに対する低い感度、および強誘電性材料が上に堆積される下部キャパシタの性質に対する低い感度をさらに伴う。プロセスの再現性およびウェハ内の均一性はしたがって優れた特性を有する。下の表IIおよび表IIIは、6インチウェハ(1インチは2.54cm)上で測定され、X線蛍光測定される、2つの異なるSBT膜組成に対する再現性を示す。
Figure 0003723226
Figure 0003723226
ここにおける議論は、大きくは、SBT膜の形成を伴う最終用途に向けられるものであるが、この発明はそのように限定されるものではなく、この発明の化学蒸着法は、ビスマス前駆物質、たとえば無水単核(β−ジケトネート)ビスマス錯体に、必要に応じて対応の前駆体からの他の金属を組合せて、ビスマスを堆積することにより、ビスマス自体の堆積、および数多くの他のビスマス含有金属または金属酸化物膜の堆積を意図する。
ビスマスを(β−ジケトネート)ビスマス前駆物質、たとえば無水単核(β−ジケトネート)ビスマス前駆物質から堆積させるとともに、基板上に堆積させることができる金属種には、たとえば、カリウム、カルシウム、ストロンチウム、バリウム、鉛、鉄、アルミニウム、スカンジウム、イットリウム、チタン、ニオブ、タンタル、タングステン、モリブデン、ならびにLa、Ce、Pr、Ho、EuおよびYbを含むランタニド系列金属が含まれる。
かくして、この発明に従うビスマス前駆物質を用いるCVD法は、SrBi2Ta29、SrBi2Ta2-xNbx9(xは0と2との間の数)、SrBi2Nb29、Sr1-xBaxBi2Ta2-yNby9(xは0から1までの数であり、かつyは0から2までの数である)、Sr1-xCaxBi2Ta2-yNby9(xは0から1までの数であり、かつyは0から2までの数である)、Sr1-xPbxBi2Ta2-yNby9(xは0から1までの数であり、かつyは0から2までの数である)、Sr1-x-y-zBaxCayPbzBi2Ta2-pNbp9(xは0から1までの数であり、かつyは0から1までの数であり、かつzは0から1までの数であり、かつpは0から2までの数である)の形成に対して用いられてもよい。
さらに、上述のBi含有酸化物膜は、その中の1つ以上の金属元素をランタニド系列(たとえばLa、Ce、Ho、Pr、Eu、Yb)で置換して形成してもよく、またはその膜をそのランタニド系列からの金属でドーピングすることによって形成してもよい。
さらに、チタン酸ビスマスおよび関連の材料を、この発明に従う(β−ジケトネート)ビスマス前駆物質を用いたCVDで形成して、式:
Figure 0003723226
Figure 0003723226
で表される金属酸化物のいずれかに従う組成を有する膜、およびそのようなタイプの膜において、金属成分のいずれかがランタニド系列金属によって置き換えられるかまたはランタニド系列金属でドーピングされる膜を形成してもよい。
(β−ジケトネート)ビスマス前駆体を用いるこの発明に従うCVDによって形成され得る他のビスマス含有酸化物膜は以下を含む:
Figure 0003723226
この発明のCVD法において用いられるさまざまな前駆物質は、付加された形態で用いられてもよい。例として、付加配位子がポリエーテル(たとえば、R−(CH2CH2O)n−R’(nは2から6までの数であり、かつRおよびR’の各々が独立してHおよびアルキルから選択される))となり得る(β−ジケトネート)ストロンチウム付加物、またはポリアミン付加物、たとえば、R−(CH2CH2NR'')n−R’(nは2から6までの数であり、かつR、R’およびR''は独立して水素およびアルキルから選択される)が含まれる。他の付加配位子種には、テトラグリム(=MeO−(CH2CH2O)4−Me)、トリグリム(=MeO−(CH2CH2O)3−Me)、または、アミン付加配位子たとえばN,N,N’,N’−テトラメチルエチレンジアミン、N,N,N’,N",N"−ペンタメチルジエチレントリアミン(=Me2N−(CH2CH2NMe)2−Me)もしくはN,N,N’,N",N''',N'''−ヘキサメチルトリエチレンテトラミン(=Me2N−(CH2CH2NMe)3−Me)が含まれる。
ビスマス含有およびタンタル含有膜を、この発明に従うCVD法により形成してもよい。ここで、タンタル前駆体は、一般式Ta(OR)5-n(X)n(式中、RはC1〜C5アルキルであり、Xはβ−ジケトネートであり、nは1から5までの整数である)を有する。このタイプのタンタル前駆物質は、Peter S. Kirlinらの名のもと1997年10月14日付で発行された米国特許第5,677,002号に詳細に記載されている。たとえば、このタンタル前駆体におけるXは、2,2,6,6−テトラメチルヘプタン−3,5−ジオネート(「thd」と省略)とすることができる。
前述の一般式の、好ましいタンタル前駆物質は、Ta(OiPr)4(thd)である。
ビスマス含有膜を形成するためにこの発明の幅広い実施にて用いられるさまざまな前駆物質は、前駆物質を適当な溶媒に溶解し、得られた液体前駆物質溶液を気化することにより前駆体蒸気を形成し、それをCVD反応器内において基板と接触させるという、液体デリバリー法を用いてもよい。この液体デリバリー法においては、前駆物質をすべて、または2つ以上ではあるがすべてではない前駆物質を、同時気化のための共通の溶媒にて混合して、たとえば複数成分前駆体の溶液とし、その準備された溶液を次いで気化させることにより複数成分前駆物質蒸気を与えてCVD反応器に流してもよい。代わりに、複数の気化器を用い、別個の前駆物質を液体デリバリーにてそれぞれの気化器に配達し、そこで、それらを独立して急速に気化させ、生じた蒸気を別の気化器ユニットからの蒸気と混合し、その合わされた蒸気流をCVD反応器に流してもよい。
この発明の幅広い実施において用いられる前駆物質は、そこに溶解される前駆物質に対し融和性がある溶媒であって、必要な膜を生産するべくCVD法が実行されるのを跨げないような任意の適当な溶媒とともに用いられてもよい。この発明の幅広い実施において用いられてもよい考えられ得る溶媒種の例としては、炭化水素溶媒が含まれ、これには、脂肪族炭化水素類、脂環式炭化水素類、および芳香族炭化水素類、ならびに置換された炭化水素、たとえば、アルコール類、エーテル類、エステル類、アミン類、ケトン類、およびアルデヒド類が含まれる。
この溶媒は前駆物質に対する単一種の媒質として用いられてもよく、または溶媒混合物が用いられてもよい。複数成分溶媒混合物の例として、容積混合比で8:2:1のテトラヒドロフラン、イソプロパノールおよびテトラグリムを用いてもよい。前述のテトラグリム成分の代わりにポリアミンを用いた同様の溶媒混合物も同様に用いてもよい。このようなポリアミンの例として、N,N,N’,N",N"−ペンタメチルジエチレントリアミン(=Me2N−(CH2CH2NMe)2−Me)およびN,N,N’,N",N''',N'''−ヘキサメチルトリエチレンテトラミン(=Me2N−(CH2CH2NMe)3−Me))がある。炭素番号が7より大きい炭化水素溶媒、たとえばオクタン、ノナン、デカン、ウンデカン、ドデカン、トリデカンもしくはテトラデカンまたはそれらの混合物をもちいてもよい。
この発明の幅広い実施において遊離に用いられてきた具体的な溶媒混合物は、容積混合比で5:4:1のオクタン:デカン:pmdedaが含まれる。pmdedaは、N,N,N’,N",N"−ペンタメチルジエチレントリアミン(=Me2N−(CH2CH2NMe)2−Me)を示す。
この発明のCVD法は溶媒および具体的な前駆物質種のさまざまな組合せを用いることを意図するが、それには、すべての前駆物質を単一の溶液にて「カクテル」混合物として与えて液体配達気化および化学蒸着を行なうことと並んで、1成分、2成分、3成分および他の複数成分溶媒溶液を利用することが含まれる。単一前駆物質溶液を別個に調製して別個に液体配達システムに配達することによりそれら前駆物質溶液を気化の前に混合してもよく、または、別個の気化器を複数の前駆物質溶液のうちのあるものに対して用いて、生じた蒸気を併せてCVD反応器に通してもよい。
前駆物質の気化により生じた蒸気は液体配達システムにおいて担体ガスと混合されてもよい。この担体ガスには、不活性ガス、たとえば、アルゴン、ヘリウムもしくは窒素など、および/または酸化剤ガス、たとえばO2、一重項O2、オゾン、NOX(x=1、2または3)、過酸化水素、酸素プラズマ、N2O、またはこれらの酸化剤種のうち2つ以上の組合せが含まれてもよい。
液体前駆物質の気化は任意の適当なプロセス条件にて実行されてもよいが、170〜230℃のオーダの低温が最も好ましい。
このCVD法自体は任意の適当な態様にて実行されてもよいが、必要に応じて、物理的または化学的方法(たとえば、プラズマにより補助されるCVD、光活性化CVDなど)によって強化されてもよい。
CVD反応器は、堆積のための適当な基板温度を含む、任意の適当なプロセス条件にて維持されてよく、ガス状の酸化剤が前駆物質の蒸気に加えられ混合されるのはCVD反応器に入る前でも後でもよい。このCVD反応器は、堆積プロセス中、任意の適当な圧力レベル、たとえば0.001〜760torrの範囲の圧力に維持され得る。最も好ましくは、圧力は約0.1〜10torrの範囲である。ビスマスの堆積のための堆積温度は約450℃を下回る温度にて行われるが、所定の用途において有利に用いられる具体的な温度は過度の実験を行なわずとも当業者によって容易に決定可能であることがわかる。
前駆物質蒸気および任意の添加された担体ガスの流量は、任意の適当な容積流量、たとえば1〜16,000立方センチメートル毎分(SCCM)であり得る。
ビスマス含有強誘電性膜を形成する具体的応用例において、無水単核(β−ジケトネート)ビスマス前駆物質を基板上にて約600℃を下回る温度で堆積することにより非強誘電性ビスマスセラミック膜を形成し、次いでそれを、典型的には1つまたはそれ以上のアニール工程を含む変換工程によって、強誘電性の形態に変える。このアニールは、約600〜820℃のオーダの温度にて実行することができる。
この発明の方法は、以下の一般式の層状疑ペロブスカイト構造(オーリビリアス相)を有する強誘電性膜に変換され得るビスマス含有セラミック膜の生成に好都合である。
(Bi222+(Am-1m3m+12-
式中、
A=Bi3+,L3+,L2+,Ca2+,Sr2+,Ba2+,Pb2+,Na+
B=Fe3+,Al3+,Sc3+,Y3+,L3+,L4+,Ti4+,Nb5+,Ta5+,W6+およびMo6+,(Lはランタニド系列金属(Ce4+,La3+,Pr3+,Ho3+,Eu2+,Yb2+など)かつ
m=1,2,3,4または5。
このような薄膜の形成のため、ビスマス前駆体は、好ましくは、無水単核トリス(β−ジケトネート)ビスマスである。β−ジケトネート配位子はたとえば以下に記載される具体的な種のうちいずれかからなり得る。
2,2,6,6−テトラメチル−3,5−ヘプタンジオナト、
1,1,1−トリフルオロ−2,4−ペンタンジオナト、
1,1,1,5,5,5−ヘキサフルオロ−2,4−ペンタンジオナト、
6,6,7,7,8,8,8−ヘプタフルオロ−2、2−ジメチル−3,5−オクタンジオナト、
2,2,7−トリメチル−3,5−オクタンジオナト、
1,1,1,5,5,6,6,7,7,7−デカフルオロ−2,4−ヘプタンジオナト、および
1,1,1−トリフルオロ−6−メチル−2,4−ヘプタンジオナト
この発明の、ビスマス含有薄膜を形成するためのCVD法は、幅広いさまざまな薄膜製品の製造に用いられてもよく、それらには、強誘電性キャパシタ、強誘電性トランジスタ、たとえばそのタイプの電界効果型トランジスタ、強誘電性ランダムアクセスメモリ、チップカード、および集積化された装置構造が含まれ、SBTおよびSBT誘電体、たとえばSrBi2(Nb,Ta)27(SBNT)または代替的にBi4Ti312およびそれらの誘電体といったビスマス含有薄膜を利用する。このビスマス含有薄膜は、この発明の一般的な実施において、必要に応じてnまたはpドープされる、シリコン、SiO2、Si34、GaAs、MgO、Al23、ZrO2、MTiO3(ここでM=Sr、Ba、Pb)から形成され得る基板を含む、基板もしくは装置前駆構造、あるいは複雑な集積化された回路構造上に堆積され得る。
強誘電性薄膜キャパシタは、任意の適当な電極構造とともに、ビスマス含有強誘電性薄幕材料を用いて製造され得る。たとえば、このキャパシタは、Pt、Pd、Au、Ir、Rhのような材料、IrOx、RhOx、RuOx、OsOx、ReOx、WOx(xは0と2との間)のような導電性金属酸化物、TiNx,ZrNx(xは0と1.1との間)またはWx、TaNx(xは0から1.7)のような導電性金属窒化物、または超電導酸化物(たとえばYBa2Cu27-xまたはBi2Sr2Ca2Cu310からなる下部電極を利用してもよい。
このキャパシタ構造において、下部電極と強誘電性薄膜との間に、さらなる層、たとえば、シード層、導電層、常誘電性層または誘電体層を挿入してもよい。このようなキャパシタは、白金または他の適当な材料からなる上部電極を有してもよい。
この強誘電性キャパシタは、図2に示されるように、基板上のトランジスタとプラグによって相互接続される積層キャパシタとして用いられてもよく、必要に応じて、さらなるバリア層(図2には示さず)を下部電極34とプラグ38との間に設けてもよい。このプラグは、ポリシリコンまたはタングステンから形成されてもよく、さらに、図示されるように、MOSFETのドレイン上に形成されてもよく、下部電極とプラグとの間の必要に応じてさらなる層(図2には示さず)が、密着層、拡散バリア層などを構成してもよい。
ビスマス含有膜を形成するために用いられる具体的なCVD法の形態は広範囲にわたり得、たとえば、CVD反応室に基板を位置決めし、その基板を堆積温度にまで加熱し、その基板に不活性ガスおよび酸化剤の混合物を流し、不活性担体ガスおよび必要であれば酸化剤と混合された前駆物質蒸気を配達し、基板をその前駆物質蒸気にさらし、その後その前駆体蒸気の流れを断じて、基板に不活性ガスおよび必要であれば酸化剤の混合物を流し、次いで、その基板を冷却して反応室から除去するかまたはそのような冷却のために除去する工程を含んでもよい。この酸化剤は、任意の適当な酸化種を含んでもよく、O2、一重項O2、オゾン、NOX(x=1、2または3)、過酸化水素、酸素プラズマ、N2O、およびそれら酸化剤種のうち2つ以上の混合物を含んでもよい。
基板は、CVD反応器において、堆積に先立って、所定の組成の蒸気にさらされること、および/またはアニールされることによって前処理されてもよい。CVD工程は、1つの連続プロセスにて実行されてもよく、または別個の工程、たとえば、基板を途中でCVD室から出して基板に対し他の処理を行ない、その後その基板をCVD室に再導入してビスマス含有材料のCVDを継続してもよい。このCVD法はそのプロセスの期間にわたってプロセス条件(たとえば温度、圧力、流量および気相組成)の変動を伴って実行されてもよく、または、そのようなプロセス条件をそのプロセスの間安定した設定点値に維持してもよい。
ビスマス含有膜はアニールされた後その上に上部電極が堆積され、次いで追加的にアニールされてもよく、または上部電極が強誘電性薄膜上に形成された後にそのようなアニールを単に実行してもよい。このアニール工程は一般には約600〜約820℃のオーダの温度で実行され得る。
この発明の特徴および利点を以下の例によってより詳細に示す。
例I
Sr(thd)2(テトラグリム)をSr前駆物質として、単核Bi(thd)3をビスマス前駆体として、およびTa(OiPr)4(thd)タンタル前駆物質として用いて、SBTを基板上に堆積する。これらの前駆物質は、各々、溶媒混合物に溶解され、3つのそれぞれの容器にて別個に貯蔵される。各前駆物質のための溶媒は、容積混合比で8:2:1のテトラヒドロフラン:イソプロパノール:テトラグリムである。これら前駆物質のモル濃度は、タンタル前駆物質に対しては0.4モル、ビスマス前駆物質に対しては0.25モル、およびストロンチウム前駆物質に対しては0.15モルである。
配達に先立って、これら3つの前駆物質溶液を液体配達システムにおいて混合することにより、所望の前駆物質組成物を与える。この前駆物質混合物は、フリットによって分離される2つのチャンバを含む気化器に、好ましくは約0.05〜約0.25ミリリットル/分の範囲の容積エントリ流量で、ポンプにより配達される。この気化器は、約170〜約200℃の範囲の温度にて維持される。
前駆物質溶液をフリットの加熱表面に導入することによって、溶媒および前駆物質が急速気化によって気化される。アルゴン担体ガスを、好ましくは約200〜約600sccmの流量で、気化ユニットを介して流すことにより、前駆物質蒸気がシャワーヘッド分散器アセンブリに移送され、そこで、その前駆物質蒸気が追加のアルゴンおよび酸化剤としての酸素と混合される。
前駆物質蒸気と担体ガスと酸化剤との混合物は、CVDチャンバに入り、抵抗加熱されるチャックで温度が保持される加熱基板に向けられる。基板の加熱表面にて分解してSBT膜を堆積させた後、それらのガスはCVDチャンバから冷トラップを介して真空ポンプに高コンダクタンスで排気される。このシステムにおける圧力は、スロットルバルブと総ガス流量の調整とによって維持される。すべてのリアクタ壁部ならびにシャワーヘッドおよび接続ライン(気化器シャワーヘッド、チャンバ冷トラップ)は、170〜260℃の範囲の温度に加熱される。
この堆積は、CVDチャンバにロード・ロックを介して導入されて加熱チャック上に配される基板、たとえばプラチナの厚みが100ナノメータでありチタンの厚みが10ナノメータであるPt/Ti/SiO2/Siウェハ上において実行される。このウェハをプロセス温度にまで加熱し、次いで酸素ガスの流れをオンにして酸素/アルゴン比を所望の値にて設定する。この比を確立した後、前駆物質ガスをチャンバ内に流して堆積を実行し、その後、前駆物質蒸気の流れをオフにしてチャンバにアルゴン/酸素混合物を流す。次いで、ウェハをロード・ロックを介してチャンバから出す。
前述の堆積は、下の表IVに示されるプロセス条件にて実行することができる。
Figure 0003723226
上記のプロセスによって製造された、堆積された膜は、鏡のようであり、高い密度を有する。SEM画像では、80nmのオーダのサイズを有する粒子が見られる。堆積された膜のX線回折スペクトルによると、図4にて示されるような配向したホタル石構造に当てはめられうる2つのピークが明らかになっている。この配向したホタル石構造は、堆積後アニールによって、所望のオーリビリアス相に変換され得る。
例II
例Iに記載されるものと同様のプロセスを用い、ただし385℃の堆積温度で、CVDによってSBT膜を堆積した。図5には、上述したものと同様のプロセスによって製造されたサンプルの原子間力顕微鏡(AFM)マップが示されているが、ここで、SBT膜は、385℃で堆積され、18.6原子%Srと43.4原子%Biと38.0原子%Taとの組成を有し、216ナノメータの膜厚を有する。この表面の平均粗さは6.8ナノメータである。得られた膜のCu K−アルファX線回折スペクトルが図6に示されているが、ホタル石(111)、(220)、(220)、および(311)を有し、それぞれ、28.3°、32.9°、47.1°、および56.0°の反射である。
例III
例IIに記載される一般的なタイプの処理を用いて、白金基板上にSBT膜を堆積した。Pt層はSBT層とおおよそ同じ厚みであり、それは図7の堆積直後の膜のTEM明視野像に示されているが、その挿入部は、そのSBT膜のほとんどが非晶質特性を有することを証拠付ける電子回折パターンである。酸素中におけるアニールで、この非晶質層は図8に示されるオーリビリアスSBT相に変換されるが、これは、385℃で堆積され800℃でアニールされたサンプルのCu K−アルファX線回折スペクトルである。
例IV
5:4:1のオクタン:デカン:ペンタメチルジエチレントリアミンの溶媒混合物において、7モル−%Sr(thd)2(ペンタメチルジエチレントリアミン)と55モル−%Bi(thd)3と38%Ta(OiPr)4(thd)とを含有する溶液を計量して0.2ミリリットル/分の流量で液体配達システムに送り、そこでそれを190℃で急速気化し次いでCVDチャンバに400sccmアルゴン中で移送する。この前駆物質含有蒸気流を、1torrに維持されるCVDチャンバにシャワーヘッド分散器を介して送る際に、1100sccmの酸素および追加の100sccmアルゴンと混合し、7:3の酸素:アルゴン組成比を与える。
385℃の基板温度に加熱された基板上にて分解が生ずる。この基板は、白金で被覆された、0.5ミクロン線幅の、プラズマで堆積されたSiO2(TEOS)構造を含む。図9は、この構造上のSBT膜のコンフォーマリティを示すマイクログラフである。達成される最小のSBT厚みは最大厚み(側壁厚みから頂部表面厚み)の90%より大きく、微細電子装置製造の要件を満足させる。この堆積の低温および非晶質の性質は、この基板のコンフォーマルな被覆を可能にする。このような条件下において、組成は、150ミリメータウェハ上において30ミリメータ点間で相対的な変動は5%未満である(0.5%は、用いられるX線蛍光法の精度である)。
例V
例IIと同様のプロセスで形成された、堆積直後の膜を、800℃で1時間の間酸素ガス流(2.5slm)の中でアニールした。次いで、上部電極を、シャドウ・マスクを介して200マイクロメータの厚みの白金を堆積することにより形成した。この上部電極の平均サイズは、4×10-4と2×10-3cm2との間であった。この上部電極の堆積の後、キャパシタを再び800℃で15分間の間2.5slm酸素流の中でアニールした。
ラディアントRT6000Sを用いた電気的特性評価により、その残留極性について17.4μC/cm2の値、および42kV/cmの保磁場が明らかとなった。
例VI
溶媒混合物(5:4:1のオクタン:デカン:ペンタメチルジエチレントリアミン)中、18原子%のSr(thd)2(ペンタメチルジエチレントリアミン)と40原子%のBi(thd)3と42原子%Ta(OiPr)4(thd)とを含有する溶液をこのプロセスに対して計量し、それを190℃で急速気化し次いで堆積反応室に400sccmアルゴン中で流した。この蒸気を、6000sccmO2および追加の3600sccmアルゴンと混合して、6:4の酸素:アルゴン組成比を与える。混合された流れは、シャワーヘッド分散器を介して、9torrに維持される反応室に送られる。385℃の表面温度に加熱された基板上にて分解が生ずる。これらの条件下では、その膜は、X線回折によるホタル石相の特徴を示さず、中間のホタル石相なしにオーリビリアス相に変換され得る。
例VII
9torrの堆積圧力にて、SBT膜の堆積が、例VIの態様にて、ただし、下の表Vに示される特定のプロセス条件で、実行された。
Figure 0003723226
作業1〜3は、遅い堆積速度を有し、堆積された膜においてホタル石相を示した。これらの膜の電気的特性、アニール挙動および表面形態は、1torrで堆積されここに先の例にて記載された膜と同様であった。
作業4は、非常に速い堆積速度を有し、その作業にて製造された非晶質SBT膜の図11のX線回折スペクトルから明らかなように、堆積直後の膜において非晶質材料のみが見られた。作業4の結果は再現可能である。
堆積温度および成長速度の両方は、主に、堆積直後の膜が非晶質であるかまたは一部結晶化されるかを決定する、と推定される。したがって、成長速度を速めて温度を下げると、表面におけるBi種の移動度が下がる。しかしながら、Bi移動が落ちるかまたは−よくても−抑制される場合、堆積中に結晶化が生ずる傾向はより少なくなる。380℃の温度および4.7〜5.7nm/分の成長速度では、膜は非晶質である。したがって、成長速度が十分に速ければ、430℃または450℃のようなより高い温度でも非晶質膜を堆積させることが可能である。
前述の結果は他のBi前駆物質に対しても同様に適用可能であり、それによって、非晶質膜の形成を十分に低い温度および十分に速い成長速度で実行し得る。
広く用いられるBiアリール前駆物質の場合、上で論じた温度で速い成長速度を得ることはより困難であるかもしれないが、これは、RFプラズマ、光活性化、またはアルコールなどのプロセス添加物等の手段を用いて、低温でのBi23に対する十分な堆積速度を達成することにより、克服され得る。他のBi前駆物質、たとえば、Biカルボキシレート類、Biアルコキシド類、およびBiアミド類などは低い堆積温度を有し、したがって、非晶質SBT膜の形成において有用に用いられる可能性がある。
我々の知るところでは、化学蒸着による非晶質SBT膜の堆積は先行技術によっては達成されてはおらず、ホタル石化相膜またはオーリビリアス相膜の形成後にそれらをフェロアニール法によってオーリビリアス相に完全に変換することに依存している。
この発明の非晶質膜は、以下の理由から、先行技術による他のすべての堆積された膜よりも優れた特性を示した。
第1に、フェロアニール中にこの膜が強誘電性オーリビリアス相に変わるのは、結晶質膜の場合よりもはるかに速い。このことによって、処理中における熱供給が大きく減じられる。熱供給の低減なしでは高密度FRAMの実際の商業的製造は可能ではないことは一般に知られるところである。
図12はオーリビリアス相膜のX線回折スペクトルであり、これは、380℃で堆積された非晶質のSBT膜を750℃で5分間アニールすることによりオーリビリアス相を形成したものである。
図13は、別のオーリビリアス相SBT膜のX線回折スペクトルであり、これは、この発明に従って380℃で堆積し、次いで700℃で10分間アニールすることにより完全な相変換を伴うオーリビリアス相を形成したものである。
第2に、フェロアニールされた膜の強誘電特性は、結晶質の堆積された膜から生ずるものよりも優れている。2Pr値が顕著に増大され、低いアニール温度で高い2Pr値が可能である。
したがって、800℃のアニール温度の場合24.5μC/cm2までの2Pr値が達成され、750℃では21μC/cm2までの2Pr値が依然として得られた。
第3に、非晶質膜は結晶質膜よりもはるかに滑らかである。
前述の結果は、非晶質SBTのCVD膜が低い堆積温度で形成され得ることを示す。この非晶質CVD膜は、オーリビリアスSBT相に直接変換されてもよく、または、中間のホタル石相を介してオーリビリアスSBT相に変換されてもよい。さらに、堆積される膜は、混合された非晶質およびホタル石相膜として形成され、次いでオーリビリアスSBT相に変換されてもよい。さらに、前述の結果は、非常にコンフォーマルなSBT膜がこの発明の低温CVD法によって容易に形成され得ることも示す。
産業上の利用可能性
この発明の化学蒸着法は、不揮発性メモリ装置の製造のような用途のために基板上にビスマス含有膜を形成するのに有用に用いられる。たとえば、この発明のプロセスは、強誘電性メモリ装置のための強誘電性薄膜を形成するためにビスマス酸化物材料、たとえばSrBi2Ta29、Bi4Ti312などを堆積するのに用いてもよい。強誘電性キャパシタをトランジスタに接続することにより記憶セル構造が形成されるメモリ装置を形成して、関連の電源が切れた場合でも記憶される情報を保持し、リフレッシュサイクルを必要としない強誘電性メモリ装置を提供し得る。

Claims (71)

  1. ビスマスまたはビスマス含有膜を基板上にその前駆物質から堆積させる方法であって、ビスマスβ−ジケトネート前駆物質を気化させて前駆物質気化物を形成することと、前記気化された前駆物質を前記基板と接触させてビスマスまたはビスマス含有膜をその上に堆積させることとを含み、前記ビスマスβ−ジケトネート前駆物質は無水単核ビスマスβ−ジケトネート前駆物質を含む、前記気化された前駆物質を前記基板と接触させて前記ビスマスまたはビスマス含有膜を前記基板上に堆積させるステップは450℃より低い温度で行われる、方法。
  2. 前記ビスマスβ−ジケトネート前駆物質は、式
    BiAxy
    (式中、
    A=β−ジケトネート、
    B=当該複合体においてBiおよびAと適合する別の配位子、
    x=1、2または3、かつ
    y=3−x)
    のビスマス複合体を含む、請求項1に記載の方法。
  3. ビスマス含有膜は前記基板上に堆積される、請求項1に記載の方法。
  4. 前記ビスマス含有膜は、SrBi2Ta29、Bi4Ti312および超電導Bi含有膜からなる群から選択される膜組成を有する、請求項3に記載の方法。
  5. 前記ビスマス含有膜はSrBi2Ta29からなる、請求項3に記載の方法。
  6. 前記無水単核ビスマスβ−ジケトネート前駆物質はトリス(β−ジケトネート)ビスマスからなり、該β−ジケトネート部は、
    2,2,6,6−テトラメチル−3,5−ヘプタンジオナト、
    1,1,1−トリフルオロ−2,4−ペンタンジオナト、
    1,1,1,5,5,5−ヘキサフルオロ−2,4−ペンタンジオナト、
    6,6,7,7,8,8,8−ヘプタフルオロ−2,2−ジメチル−3,5−オクタンジオナト、
    2,2,7−トリメチル−3,5−オクタンジオナト、
    1,1,1,5,5,6,6,7,7,7−デカフルオロ−2,4−ヘプタンジオナト、および
    1,1,1−トリフルオロ−6−メチル−2,4−ヘプタンジオナト
    からなる群から選択される、請求項1に記載の方法。
  7. x=1であり各Bは異なる、請求項2に記載の方法。
  8. 前記無水単核ビスマスβ−ジケトネート前駆物質は異なる無水単核ビスマスβ−ジケトネートの混合物からなる、請求項1に記載の方法。
  9. 前記無水単核ビスマスβ−ジケトネート前駆物質は無水単核トリス(2,2,6,6−テトラメチル−3,5−ヘプタンジオナト)ビスマスからなる、請求項1に記載の方法。
  10. 前記無水単核ビスマスβ−ジケトネート前駆物質を気化させることによって前駆物質気化物を形成することは、前記無水単核ビスマスβ−ジケトネート前駆物質の液体配達および急速気化を含む、請求項1に記載の方法。
  11. 基板上におけるビスマスの化学蒸着法であって、無水単核トリス(β−ジケトネート)ビスマス錯体を気化させて前記蒸着のためのビスマス含有蒸気を形成することを含む、方法。
  12. 前記無水単核トリス(β−ジケトネート)ビスマス錯体は無水単核トリス(2,2,6,6−テトラメチル−3,5−ヘプタンジオナト)ビスマスからなる、請求項11に記載の方法。
  13. ビスマスを基板上にビスマス前駆物質から堆積するためのCVD法であって、前記ビスマス前駆物質として無水単核β−ジケトネートビスマス前駆物質を用いることと、600℃を超えない堆積温度で前記CVD法を実行することとを含む、CVD法。
  14. 前記堆積温度は450℃を超えない、請求項13に記載のCVD法。
  15. 前記無水単核ビスマス前駆物質は無水単核Biトリス(2,2,6,6−テトラメチル−3,5−ヘプタンジオナト)ビスマスである、請求項13に記載のCVD法。
  16. 一般式:
    (Bi222+(Am-1m3m+12-(式中、A=Bi3+、L3+、L2+、Ca2+、Sr2+、Ba2+、Pb2+、Na+、B=Fe3+、Al3+、Sc3+、Y3+、L3+、L4+、Ti4+、Nb5+、Ta5+、W6+、Mo6+、L=ランタニド金属、およびm=1、2、3、4、5)を有する層状疑ペロブスカイト構造(オーリビリアス相)を有する強誘電性膜に変換され得るビスマスを含む膜を形成するための、請求項13に記載のCVD法。
  17. Figure 0003723226
    からなる群から選択される材料からなるビスマス含有膜を形成するための、請求項13に記載のCVD法。
  18. 膜の元素の少なくとも1つがランタニド系列金属によって置換またはドープされる、請求項17に記載のCVD法。
  19. Figure 0003723226
    Figure 0003723226
    からなる群から選択されるチタン酸ビスマス材料の堆積のための、請求項13に記載のCVD法。
  20. 膜の元素の少なくとも1つがランタニド系列金属によって置換またはドープされる、請求項19に記載のCVD法。
  21. Figure 0003723226
    からなる群から選択されるビスマス相の堆積のための、請求項13に記載のCVD法。
  22. Sr(thd)2およびSr(thd)2付加物からなる群から選択される前駆物質からSrを堆積することをさらに含む、請求項13に記載CVD法。
  23. 前記Sr付加物は、テトラグリム(=MeO−(CH2CH2O)4−Me)、トリグリム(=MeO−(CH2CH2O)3−Me)、N,N,N’,N",N"−ペンタメチルジエチレントリアミン(=Me2N−(CH2CH2NMe)2−Me)およびN,N,N’,N",N''',N'''−ヘキサメチルトリエチレンテトラミン(=Me2N−(CH2CH2NMe)3−Me)からなる群から選択される、請求項22に記載のCVD法。
  24. 一般式Ta(OR)5-n(X)n(式中、R=Me、Et、n−Pr、i−Pr、n−Bu、i−Bu、t−Bu、n−ペンチルまたはi−ペンチル、X=β−ジケトネート、およびn=1、2、3、4または5である)のTa前駆物質からタンタルを堆積させることをさらに含む、請求項13に記載のCVD法。
  25. Ta(OiPr)4(thd)(式中、thd=2,2,6,6,−テトラメチルヘプタン−3,5−ジオネート)をTa前駆物質として用いる、請求項24に記載のCVD法。
  26. 前駆物質は、脂肪族、脂環族または芳香族炭化水素溶媒を含む溶媒にて与えられる、請求項13に記載のCVD法。
  27. THF、iPrOHおよびテトラグリムの混合物を前駆物質溶媒として用いる、請求項26に記載のCVD法。
  28. THF、iPrOHおよびポリアミンの混合物を前駆物質溶媒として用いる、請求項26に記載のCVD法。
  29. 炭素数が7より大きいアルカンを含む炭化水素溶媒を前駆物質溶媒として用いる、請求項26に記載のCVD法。
  30. オクタン、デカンおよびペンタメチルジエチレントリアミンの混合物を前駆物質溶媒として用いる、請求項26に記載のCVD法。
  31. 複数の前駆物質を単一の溶液中に含む、請求項13に記載のCVD法。
  32. 複数の前駆物質を単一の溶液中にて合わせて前駆物質カクテルとし、前駆物質を前記カクテルから配達することを含む、請求項13に記載のCVD法。
  33. 1成分、2成分または3成分前駆物質溶液をその中の前駆物質のために用いる、請求項13に記載のCVD法。
  34. 前駆物質は170〜230℃の温度で気化される、請求項13に記載のCVD法。
  35. 薄膜強誘電性キャパシタを製造するための、請求項13に記載のCVD法。
  36. 強誘電性メモリを製造するための、請求項13に記載のCVD法。
  37. 金属Pt、Pd、Au、Ir、Rhおよびそれらの合金、導電性金属酸化物IrOX、RhOX、RuOX(0<x<2)およびそれらと前記金属の1つまたはそれ以上との混合物、導電性金属窒化物TiNX、ZrNX(0<x<1.1)、WXTaNX(0<x<1.7)、ならびにYBa2Cu27-XおよびBi2Sr2Ca2Cu310からなる群から選択される超電導酸化物からなる群から選択される材料で形成される下部電極上にビスマス含有膜を堆積する、請求項13に記載のCVD法。
  38. Si、nもしくはpドープされたSi、SiO2、Si34、または複雑な集積回路のうち少なくとも1つを含む基板を用いる、請求項13に記載のCVD法。
  39. GaAs、SiC、MgO、Al23、ZrO2およびMTiO3(M=Sr、Ba、Pb)のうち少なくとも1つを含む基板を用いる、請求項13に記載のCVD法。
  40. Wまたはポリ−SiプラグをMOS−FETのドレインと下部電極との間の接続として有するメモリセル構造においてビスマス含有強誘電性膜を形成するための、請求項13に記載のCVD法。
  41. 下部電極とプラグとの間に、密着層および/または拡散バリアとして作用する1つまたは複数の層を有するメモリセル構造においてビスマス含有強誘電性膜を形成するための、請求項13に記載のCVD法。
  42. 下部電極と強誘電性薄膜との間に、シード層、導電層、常誘電性層および誘電体層からなる群から選択される層を有するメモリセル構造においてビスマス含有強誘電性膜を形成するための、請求項13に記載CVD法。
  43. 基板内に位置するトランジスタにプラグによって接続されるPt下部電極の上にSBT膜を形成するための、請求項13に記載のCVD法。
  44. SBT層上にPt上部電極を有する構造を製造する、請求項43に記載のCVD法。
  45. 薄膜強誘電性SBTキャパシタを製造するための、請求項13に記載のCVD法。
  46. 0.001〜760torrの堆積圧力を有する、請求項13に記載のCVD法。
  47. 0.1〜10torrの堆積圧力を有する、請求項13に記載のCVD法。
  48. 堆積中において1〜16,000sccmの総ガス流量を有する、請求項13に記載のCVD法。
  49. Ar、Heおよび/またはN2を前駆物質のための不活性ガスとして有する、請求項13に記載のCVD法。
  50. 酸化剤が前駆物質蒸気と混合され、かつ前記酸化剤は、O2、一重項O2、オゾン、NOX(x=1、2または3)、過酸化水素、酸素プラズマ、N2O、およびそれらの混合物からなる群から選択される、請求項13に記載のCVD法。
  51. 基板をCVD反応室に挿入し、
    前記基板を堆積温度にまで加熱し、
    前記基板に不活性ガスおよび必要に応じて酸化剤からなる混合物を流し、
    不活性担体ガスと混合される前駆物質蒸気、および必要に応じて酸化剤を配達し、
    前記基板を前記前駆物質蒸気にさらし、
    前駆物質蒸気の流れを停止し、
    前記基板に、不活性ガスおよび必要に応じて酸化剤からなる混合物を流し、前記基板を冷却する
    諸工程を含む、請求項13に記載のCVD法。
  52. 膜を600〜800℃でアニールし、
    前記膜上に上部電極を堆積し、かつ
    前記膜を600〜800℃の範囲の温度でさらにアニールする
    後処理工程をさらに含む、請求項51に記載のCVD法。
  53. 上記電極を膜上に堆積し、かつ
    前記膜を600〜800℃でアニールする
    後処理工程とをさらに含む、請求項51に記載のCVD法。
  54. 前記アニール工程を酸化性雰囲気中で行うことを含む、請求項52に記載のCVD法。
  55. 前記アニール工程を酸化性雰囲気中で行うことを含む、請求項53に記載のCVD法。
  56. 前記基板を、CVD反応器内において、堆積前に、(1)所定の雰囲気にさらすこと、および/または(2)アニールすることによって前処理することを含む、請求項51に記載のCVD法。
  57. 複数工程CVD法を含む、請求項51に記載のCVD法。
  58. 前記基板を途中で前記反応室から出し、他の処理を行なって、前記基板を再び前記CVD室に入れて、ビスマス含有膜のCVDを継続することを含む、請求項51に記載のCVD法。
  59. 温度、圧力、ガス流量およびガス相組成からなる群から選択されるプロセスパラメータをプロセス中に変更することを含む、請求項51に記載のCVD法。
  60. 任意の物理的または化学的方法によって強化される、請求項13に記載CVD法。
  61. SBTの集積のための、請求項13に記載のCVD法。
  62. 強誘電性電界効果トランジスタを製造するための、請求項13に記載のCVD法。
  63. 別個のストロンチウム前駆物質、ビスマス前駆物質およびタンタル前駆物質から基板上に非晶質のタンタル酸ビスマスストロンチウム(SBT)膜を堆積するためのCVD法であって、前記ビスマス前駆物質として無水単核ビスマスβ−ジケトネートを用いることと、450℃を超えない堆積温度で前記CVD法を行うこととを含む、CVD法。
  64. 前記非晶質のタンタル酸ビスマスストロンチウムはオーリビリアス相のタンタル酸ビスマスストロンチウム膜にさらに変換される、請求項63に記載のCVD法。
  65. 非晶質のタンタル酸ビスマスストロンチウム膜をオーリビリアス相のタンタル酸ビスマスストロンチウム膜に変換することは、前記非晶質のタンタル酸ビスマスストロンチウム膜をホタル石相膜に変換し、その後ホタル石相膜をオーリビリアス相のタンタル酸ビスマスストロンチウム膜に変換することによって行われる、請求項64に記載のCVD法。
  66. 非晶質のタンタル酸ビスマスストロンチウム膜をオーリビリアス相のタンタル酸ビスマスストロンチウム膜に変換することは、前記非晶質のタンタル酸ビスマスストロンチウム膜を非晶質およびホタル石相が混在する膜に変換し、その後混在する非晶質およびホタル石相膜をオーリビリアス相のタンタル酸ビスマスストロンチウム膜に変換することによって行われる、請求項64に記載のCVD法。
  67. 前記堆積は、380℃付近の温度、および約4.7〜約5.7nm/分の範囲の成長速度にて行われる、請求項63に記載のCVD法
  68. 非晶質SBT膜をオーリビリアス相SBT膜に変換することをさらに含む、請求項63に記載のCVD法
  69. 非晶質SBT膜をオーリビリアス相SBT膜に変換することは、前記非晶質SBT膜をホタル石相膜に変換し、その後ホタル石相膜をオーリビリアス相SBT膜に変換することによって行われる、請求項68に記載のCVD法
  70. 非晶質SBT膜をオーリビリアス相SBT膜に変換することは、前記非晶質SBT膜を非晶質およびホタル石相が混在する膜に変換し、その後混在する非晶質およびホタル石相膜をオーリビリアス相SBT膜に変換することによって行われる、請求項68に記載のCVD法
  71. 750℃〜800℃の範囲で測定される2Pr値が、約21μC/cm2〜約24.5μC/cm2である、請求項63に記載のCVD法
JP50584199A 1997-06-26 1998-06-26 強誘電性メモリ装置において有用なビスマス含有セラミック薄膜を形成するための低温化学蒸着法 Expired - Fee Related JP3723226B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US5008197P 1997-06-26 1997-06-26
US08/975,087 US6303391B1 (en) 1997-06-26 1997-11-20 Low temperature chemical vapor deposition process for forming bismuth-containing ceramic films useful in ferroelectric memory devices
US08/975,087 1997-11-20
US60/050,081 1997-11-20
PCT/US1998/013470 WO1999000530A1 (en) 1997-06-26 1998-06-26 Low temperature chemical vapor deposition process for forming bismuth-containing ceramic thin films useful in ferroelectric memory devices

Publications (2)

Publication Number Publication Date
JP2001521584A JP2001521584A (ja) 2001-11-06
JP3723226B2 true JP3723226B2 (ja) 2005-12-07

Family

ID=26727870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50584199A Expired - Fee Related JP3723226B2 (ja) 1997-06-26 1998-06-26 強誘電性メモリ装置において有用なビスマス含有セラミック薄膜を形成するための低温化学蒸着法

Country Status (7)

Country Link
US (2) US6303391B1 (ja)
EP (1) EP0990059B1 (ja)
JP (1) JP3723226B2 (ja)
KR (1) KR20010014219A (ja)
AU (1) AU8377498A (ja)
DE (1) DE69838502T2 (ja)
WO (1) WO1999000530A1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323581B1 (en) 1990-07-06 2008-01-29 Advanced Technology Materials, Inc. Source reagent compositions and method for forming metal films on a substrate by chemical vapor deposition
US20030152813A1 (en) * 1992-10-23 2003-08-14 Symetrix Corporation Lanthanide series layered superlattice materials for integrated circuit appalications
US5916359A (en) * 1995-03-31 1999-06-29 Advanced Technology Materials, Inc. Alkane and polyamine solvent compositions for liquid delivery chemical vapor deposition
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US7012292B1 (en) * 1998-11-25 2006-03-14 Advanced Technology Materials, Inc Oxidative top electrode deposition process, and microelectronic device structure
JP3566211B2 (ja) * 1998-11-26 2004-09-15 インフィネオン テクノロジース アクチエンゲゼルシャフト Sbtを析出するための前駆体組合せ物
US6316797B1 (en) 1999-02-19 2001-11-13 Advanced Technology Materials, Inc. Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
US6590243B2 (en) * 1999-04-28 2003-07-08 Sharp Laboratories Of America, Inc. Ferroelastic lead germanate thin film and deposition method
NZ531394A (en) 1999-08-31 2005-10-28 Novozymes As Residual protease II (RPII) and variants thereof useful in detergent compositions
US6562678B1 (en) * 2000-03-07 2003-05-13 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
US6342445B1 (en) * 2000-05-15 2002-01-29 Micron Technology, Inc. Method for fabricating an SrRuO3 film
US7049246B1 (en) * 2000-05-19 2006-05-23 Newport Fab, Llc Method for selective fabrication of high capacitance density areas in a low dielectric constant material
KR20010109957A (ko) * 2000-06-05 2001-12-12 윤종용 엘비티 용액, 엘비티 용액의 제조방법 및 이를 이용한엘비티 박막과 전자 소자의 제조방법
US6800254B1 (en) * 2000-06-07 2004-10-05 Tegal Corporation Visual indicator cold trapping system
JP2004507551A (ja) * 2000-08-28 2004-03-11 アドバンスト テクノロジー マテリアルズ,インコーポレイテッド ソース材料組成物および化学的蒸着法による基板上への金属膜形成方法
AU2002213278A1 (en) * 2000-10-25 2002-05-06 Motorola, Inc. Multilayer devices having frequency agile materials
US6887716B2 (en) * 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
WO2003021606A1 (fr) * 2001-08-28 2003-03-13 Tdk Corporation Composition pour dispositif capacitif a couches minces, couche isolante a constante dielectrique elevee, dispositif capacitif a couches minces et condensateur ceramique multicouche a couches minces
US7041609B2 (en) * 2002-08-28 2006-05-09 Micron Technology, Inc. Systems and methods for forming metal oxides using alcohols
US6958300B2 (en) * 2002-08-28 2005-10-25 Micron Technology, Inc. Systems and methods for forming metal oxides using metal organo-amines and metal organo-oxides
US7112485B2 (en) 2002-08-28 2006-09-26 Micron Technology, Inc. Systems and methods for forming zirconium and/or hafnium-containing layers
US7118726B2 (en) 2002-12-13 2006-10-10 Clark Manufacturing, Llc Method for making oxide compounds
US20040121566A1 (en) * 2002-12-23 2004-06-24 Infineon Technologies North America Corp Method to produce low leakage high K materials in thin film form
US7745869B2 (en) * 2003-01-21 2010-06-29 Tdk Corporation Thin film capacitance element composition, high permittivity insulation film, thin film capacitance element, thin film multilayer capacitor and production method of thin film capacitance element
US7132300B2 (en) * 2003-06-30 2006-11-07 Matsushita Electric Industrial Co., Ltd. Method for forming ferroelectric film and semiconductor device
US6960675B2 (en) 2003-10-14 2005-11-01 Advanced Technology Materials, Inc. Tantalum amide complexes for depositing tantalum-containing films, and method of making same
JP4738775B2 (ja) * 2004-08-24 2011-08-03 株式会社豊島製作所 ランタニド系金属含有薄膜製造に用いるcvd用原料溶液及びこれを用いた薄膜の製造方法
JP4632765B2 (ja) * 2004-10-21 2011-02-16 株式会社Adeka アルコキシド化合物、薄膜形成用原料及び薄膜の製造方法
JP4376761B2 (ja) * 2004-11-24 2009-12-02 パナソニック株式会社 容量素子及び半導体記憶装置
EP1675162A3 (en) * 2004-12-27 2007-05-30 Seiko Epson Corporation Ferroelectric film, method of manufacturing ferroelectric film, ferroelectric capacitor, and ferroelectric memory
TW200825200A (en) * 2006-12-05 2008-06-16 Advanced Tech Materials Metal aminotroponiminates, bis-oxazolinates and guanidinates
TW200831694A (en) * 2007-01-17 2008-08-01 Advanced Tech Materials Precursor compositions for ALD/CVD of group II ruthenate thin films
US7750173B2 (en) 2007-01-18 2010-07-06 Advanced Technology Materials, Inc. Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films
US20090275164A1 (en) * 2008-05-02 2009-11-05 Advanced Technology Materials, Inc. Bicyclic guanidinates and bridging diamides as cvd/ald precursors
US8663735B2 (en) * 2009-02-13 2014-03-04 Advanced Technology Materials, Inc. In situ generation of RuO4 for ALD of Ru and Ru related materials
PT104751A (pt) 2009-09-18 2011-03-18 Univ Aveiro Método para a preparação a baixas temperaturas de filmes finos ferroeléctricos, os filmes finos ferroeléctricos assim obtidos e suas aplicações
CN102113141B (zh) * 2009-10-22 2013-02-13 松下电器产业株式会社 热电转换材料和热电转换元件
WO2012073471A1 (ja) * 2010-12-01 2012-06-07 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
WO2013129701A1 (ja) * 2012-03-02 2013-09-06 独立行政法人科学技術振興機構 導電性膜の形成方法
CN105126808A (zh) * 2015-07-03 2015-12-09 河海大学 一种氧化铝担载型二氧化铈粉体材料的制备方法
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN115206680A (zh) * 2022-07-14 2022-10-18 江苏箬竹智能科技有限公司 一种高效无疲劳固态储能薄膜电容器及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2000076C (en) * 1988-10-03 1999-04-06 Keizo Harada Process for preparing superconductor of compound oxide of bi-sr-ca-cu system
US4975299A (en) 1989-11-02 1990-12-04 Eastman Kodak Company Vapor deposition process for depositing an organo-metallic compound layer on a substrate
US5840897A (en) * 1990-07-06 1998-11-24 Advanced Technology Materials, Inc. Metal complex source reagents for chemical vapor deposition
US5859274A (en) * 1997-10-30 1999-01-12 Advanced Technology Materials, Inc. Anhydrous mononuclear tris(β-diketonate) bismuth compositions for deposition of bismuth-containing films, and method of making the same
US5204314A (en) * 1990-07-06 1993-04-20 Advanced Technology Materials, Inc. Method for delivering an involatile reagent in vapor form to a CVD reactor
US5648114A (en) 1991-12-13 1997-07-15 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
US5426075A (en) 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
US5527567A (en) * 1994-09-02 1996-06-18 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
US5478610A (en) 1994-09-02 1995-12-26 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
US5916359A (en) * 1995-03-31 1999-06-29 Advanced Technology Materials, Inc. Alkane and polyamine solvent compositions for liquid delivery chemical vapor deposition
US6177135B1 (en) * 1997-03-31 2001-01-23 Advanced Technology Materials, Inc. Low temperature CVD processes for preparing ferroelectric films using Bi amides
US5902639A (en) * 1997-03-31 1999-05-11 Advanced Technology Materials, Inc Method of forming bismuth-containing films by using bismuth amide compounds

Also Published As

Publication number Publication date
DE69838502T2 (de) 2008-07-24
AU8377498A (en) 1999-01-19
KR20010014219A (ko) 2001-02-26
EP0990059A4 (en) 2000-11-02
US6303391B1 (en) 2001-10-16
DE69838502D1 (de) 2007-11-15
EP0990059B1 (en) 2007-10-03
WO1999000530A1 (en) 1999-01-07
US20010041374A1 (en) 2001-11-15
US6730523B2 (en) 2004-05-04
EP0990059A1 (en) 2000-04-05
JP2001521584A (ja) 2001-11-06
WO1999000530A9 (en) 1999-04-22

Similar Documents

Publication Publication Date Title
JP3723226B2 (ja) 強誘電性メモリ装置において有用なビスマス含有セラミック薄膜を形成するための低温化学蒸着法
US6277436B1 (en) Liquid delivery MOCVD process for deposition of high frequency dielectric materials
Vehkamäki et al. Growth of SrTiO3 and BaTiO3 thin films by atomic layer deposition
TWI398543B (zh) 使用β-二酮亞胺金屬化合物之原子層沉積系統及方法
US7005303B2 (en) Low temperature chemical vapor deposition process for forming bismuth-containing ceramic thin films useful in ferroelectric memory devices
WO2008100691A2 (en) Vapor deposition methods for forming a metal- containing layer on a substrate
KR20010033553A (ko) 비스무스-기질 강유전성 박막의 선택적인 증착 방법
US6348705B1 (en) Low temperature process for high density thin film integrated capacitors and amorphously frustrated ferroelectric materials therefor
JP4212774B2 (ja) Biアルコキシドを使用して強誘電性皮膜を形成するための低温度CVD法
US6730354B2 (en) Forming ferroelectric Pb(Zr,Ti)O3 films
US6344079B1 (en) Alkane and polyamine solvent compositions for liquid delivery chemical vapor deposition
KR100398495B1 (ko) 무용제 전구체 액체 혼합물을 사용한 다중 성분ZrSnTi 및 HfSnTi 산화물의 증착 및 어닐링처리 방법
EP0963458B1 (en) Process for low temperature cvd using bi-carboxylates
KR20010036043A (ko) 반도체 장치의 고유전막 형성 방법
JPH09249973A (ja) 半導体装置の製造方法
JP2006161097A (ja) 薄膜の成膜方法及び薄膜の成膜装置
JPH1143328A (ja) 強誘電体薄膜およびその製造方法並びに製造装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050915

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees