KR100340723B1

KR100340723B1 - 오에이엠 셀의 병렬 순환중복검사 회로

Info

Publication number: KR100340723B1
Application number: KR1020000057670A
Authority: KR
Inventors: 김지홍
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 2000-09-30
Filing date: 2000-09-30
Publication date: 2002-06-20
Also published as: KR20020026068A

Abstract

본 발명은 비동기전송모드 방식으로 운용되는 전송장비에서의 장애 발생상태를 가입자 및 운용자에게 통보하는 OAM 셀의 오류검출코드에 관한 것으로, 특히, 상기 오류검출코드를 병렬 처리하여 회로를 간단하게 함과 동시에 효율성을 개선시킨 순환중복검사 회로에 관한 것으로써, 비동기전송모드 방식 전송장비의 오에이엠 데이터를 바이트 단위나 워드 단위로 정렬하기 위하여 바이트 단위인 경우는 인에이블 제어신호에 의하여 00의 데이터를, 워드 단위인 경우는 0000000000의 데이터를 오에이엠 데이터의 앞단에 부가하여 출력하는 스터프 발생부와; 스터프 발생부로부터 출력되는 바이트 단위 또는 워드 단위의 신호를 인가받아 인에이블 신호, 프리셋 신호, 시알시인에이블 신호에 의하여 병렬로 순환중복검사를 수행하고 출력하는 신드롬발생부와; 입력되는 오에이엠 데이터에 동기되는 클럭신호를 인가받고 바이트 단위 또는 워드 단위의 제어신호에 의하여 인에이블 신호, 프리셋 신호, 시알시인에이블 신호를 출력하는 카운터 발생부로 이루어지는 특징이 있다.

Description

오에이엠 셀의 병렬 순환중복검사 회로{A CIRCUIT OF PARALLEL CRC FOR OAM CELL}

본 발명은 비동기전송모드(ATM: Asynchronous Transfer Mode)방식으로 운용되는 전송장비에서의 장애 발생상태를 가입자 및 운용자에게 통보하는 오에이엠(OAM: Operation And Management) 셀의 오류검출코드(EDC: Error Detection Code)에 관한 것으로, 특히, 상기 오류검출코드를 병렬 처리하여 회로를 간단하게 함과 동시에 효율성을 개선시킨 순환중복검사(CRC: Cyclic Redundancy Checking) 회로에 관한 것이다.

비동기전송모드(ATM) 방식의 전송장비는 다수 채널의 통신신호를 고속으로 전송하는 장비로써, 장비의 종류 또는 성능에 따라 다소의 차이는 있으나, 일반적으로 약 3,000에서 30,000 채널의 신호를 일시에 전송하며, 상기와 같이 대량의 데이터를 동시에 전송하는 전송장비가 장애(Trouble) 발생 없이 정상적으로 운용되고 있는지 확인하는 것이, 장비 운용자에게는 매우 중요한 것 중에 하나이고, 상기와 같은 ATM 전송장비의 운용상태를 감시 및 관리하여 신속하게 통보하는 것이 OAM(Operation and Management) 셀(Cell) 또는 정보이다.

상기와 같은 OAM 셀의 정보는 각 단말기를 사용하는 가입자 및 전송장비의 집중운용국(NMS) 운용자에게 동시 통보되는 것으로써, 상기 가입자에게는 통신장애의 원인을 공유하게 하여 장애 발생원인에 대한 궁금증을 해소하게 하고, 운용자에게는 장애 발생 원인 및 해당 장소를 신속하게 확인할 수 있도록 하는 것이다.

상기와 같은 기능을 하는 OAM 셀의 데이터는 전송되는 과정에서 주변환경으로부터 발생하는 잡음(Noise) 등에 의하여 전송오류를 발생하게 되고, 상기와 같은 전송오류를 검출하기 위하여 10 비트를 할당 및 오류검출코드(EDC)로 사용하며, 오류검출을 효율적으로 하기 위하여 순환중복검사(CRC) 방식의 회로(Circuit)를 사용한다.

이하, 종래 기술에 의한 OAM 셀에서의 순환중복검사 회로를 첨부된 도면을 참조하여 설명한다.

종래 기술을 설명하기 위하여 첨부된 것으로, 도1 은 일반적인 OAM 셀의 구조도 이고, 도2 는 종래 기술에 의한 직렬 순환중복검사 회로의 기능블록도 이다.

상기 첨부된 도1을 참조하면, 오에이엠(OAM) 셀의 형식(Format) 또는 구조는, 전체 424 비트(Bit)로 이루어지는 것으로써, 40 비트(Bit) 또는 5 옥텟(Octets)으로 이루어지면서 OAM 셀의 동기(Synchronous) 등과 같은 정보가 기록되는 헤더(Header)(10)와,

OAM 셀의 내용이 가입자 또는 운용자에게 전송되는 것으로서, 장애관리(Fault Management) 정보, 작업관리(Performance Management) 정보, 활동/비활동(Activation/Deactivation) 상태 등의 유형(Type)을 나타내는 것으로 4 비트(Bit)로 이루어지는 OAM 타입부(12)와,

OAM 셀의 기능이 AIS(Alarm Indication Signal), RDI(Remote Defect Indication) CC 등의 기능 중에서 어떠한 종류의 장애(Trouble)와 오류(Error)를 관리하는 것인지 등을 나타내는 것으로 4 비트(Bit)로 이루어지는 기능타입(Function Type)부(14)와,

OAM 셀이 전달하여야 하는 정보를 수록하는 것으로 360 비트(Bit) 또는 45 옥텟(Octets)으로 이루어지는 상세필드부(16)와,

OAM 셀의 향후 확장성과 기술발전에 대비하여 사용 또는 정의하지 않고 남겨둔 것으로 6 비트(Bit)로 이루어지는 보류부(18)와,

상기 OAM 타입부(12), 기능타입부(14), 상세필드부(16), 보류부(18)에 수록 또는 기록되는 데이터의 오류(Error) 발생을 대비하여, 10 비트의 순환중복검사(CRC-10)를 수행하고, 그 결과 값을 기록하는 것으로 10 비트(Bit)로 이루어지는 오류검출부(20)로 구성된다.

상기와 같은 구성의 OAM 셀 중에서, 상기 오류검출부(20)는, OAM 타입부(12)의 4 비트, 기능타입부(14)의 4 비트, 상세필드부(16)의 360 비트, 보류부(18)의 6 비트를 합한 총 374 비트 영역에 수록 또는 기록되는 데이터의 오류(Error) 발생 여부를 순환중복검사(CRC) 방식으로 검사하여 기록한다.

상기 첨부된 도2를 참조하면, 종래 기술에 의한 OAM 셀에서의 직렬 순환중복검사(CRC) 회로는, 제1 내지 제5 XOR 로직과, 제1 내지 제10 D-FF로 이루어지는 것으로, 직렬의 OAM 셀 데이터를 입력받고, 후술하는 제10 D-FF(50)로부터 인가되는 신호를 XOR 연산하여 출력하는 제1 XOR(31)과,

상기 제1 XOR(31)로부터 출력되는 신호를 인가받고, 도면에 도시되지 않은 것으로, 별도로 인가되는 클럭에 의하여 첫 번째 순환중복검사(CRC)비트인 CRC10[0]을 출력하는 제1 D-FF(41)와,

상기 제1 XOR(31)로부터 출력되는 신호와 제1 D-FF(41)로부터 출력되는 신호를 XOR 연산하여 출력하는 제2 XOR(33)와,

상기 제2 XOR(33)로부터 출력되는 신호를 인가받고, 도면에 상세히 도시하지 않은 클럭에 의하여 두 번째 순환중복검사(CRC)비트인 CRC10[1]을 출력하는 제2 D-FF(42)와,

상기 제2 D-FF(42)로부터 출력되는 신호를 인가받고, 상기 클럭에 의하여, 세 번째 순환중복검사(CRC)비트인 CRC10[2]를 출력하는 제3 D-FF(43)와,

상기 제3 D-FF(43)로부터 출력되는 신호를 인가받고, 상기 클럭에 의하여, 네 번째 순환중복검사(CRC)비트인 CRC10[3]을 출력하는 제4 D-FF(44)와,

상기 제4 D-FF(44)로부터 출력되는 신호와 상기 제1 XOR(31)로부터 출력되는 신호를 인가받고, XOR 연산하여 출력하는 제3 XOR(35)와,

상기 제3 XOR(35)로부터 출력되는 신호를 인가받고, 상기 클럭에 의하여, 다섯 번째 순환중복검사(CRC)비트인 CRC10[4]를 출력하는 제5 D-FF(45)와,

상기 제5 D-FF(45)로부터 출력되는 신호와 상기 제1 XOR(31)로부터 출력되는 신호를 인가받고, XOR 연산하여 출력하는 제4 XOR(37)와,

상기 제4 XOR(37)로부터 출력되는 신호를 인가받고, 상기 클럭에 의하여, 여섯 번째 순환중복검사(CRC)비트인 CRC10[5]를 출력하는 제6 D-FF(46)와,

상기 제6 D-FF(46)로부터 출력되는 신호를 인가받고, 상기 클럭에 의하여, 일곱 번째 순환중복검사(CRC)비트인 CRC10[6]을 출력하는 제7 D-FF(47)와,

상기 제7 D-FF(47)로부터 출력되는 신호를 인가받고, 상기 클럭에 의하여, 여덟 번째 순환중복검사(CRC)비트인 CRC10[7]을 출력하는 제8 D-FF(48)와,

상기 제8 D-FF(48)로부터 출력되는 신호를 인가받고, 상기 클럭에 의하여, 아홉 번째 순환중복검사(CRC)비트인 CRC10[8]을 출력하는 제9 D-FF(49)와,

상기 제9 D-FF(49)로부터 출력되는 신호와 상기 제1 XOR(31)로부터 출력되는 신호를 인가받고, XOR 연산하여 출력하는 제5 XOR(39)와,

상기 제5 XOR(39)로부터 출력되는 신호를 인가받고, 상기 클럭에 의하여 열 번째 순환중복검사(CRC) 비트인 CRC10[9]를 출력하는 제10 D-FF(50)로 구성된다.

상기와 같은 구성의 종래 기술에 의한 OAM 셀에서 순환중복검사를 위한 직렬회로를 첨부된 도면을 참조하여 상세히 설명한다.

상기 도1에 상세히 도시된 OAM 셀의 OAM 타입부(12), 기능타입부(14), 상세필드부(16) 및 보류부(18)의 총 374 비트 신호를 직렬(Serial) 데이터로써, 입력데이터로 인가받는 제1 XOR(31)는 제10 D-FF(50)로부터 출력되는 신호와 XOR 연산한 후, 상기 제2 내지 제5 XOR(33,35,37,39)에 출력함과 동시에 상기 제1 D-FF(41)에 출력한다.

상기 제1 내지 제10 D-FF(41~50)는 각각 제1 내지 제10 CRC 비트의 값을 출력하고, 제1 D-FF(41)의 출력은 제1 CRC 비트의 값(CRC10[0])이 됨과 동시에 제2 XOR(33)의 입력 값이 되며, 제4 D-FF(44)의 출력은 제4 CRC 비트의 값(CRC10[3])이 됨과 동시에 제3 XOR(35)의 입력 값이 되고, 상기 제5 D-FF(45)의 출력은 제5 CRC 비트의 값(CRC10[4])이 됨과 동시에 제4 XOR(37)의 입력 값이 되며, 제9 D-FF(49)의 출력은 제9 CRC 비트의 값(CRC10[8])이 됨과 동시에 제5 XOR(39)의 입력 값이 된다.

상기와 같은 구성의 직렬 순환중복검사 회로는 ITU-T I.610의 규정에 의한 다음과 같은 식1 의 결과를 나타냄과 동시에, 상기와 같은 계산식에 의하여 출력되는 것으로, 상기 도2 의 구성에 의하여 출력되는 10 비트의 CRC 값은 상기 도1 의 오류검출부(EDC)(20)에 기록 또는 수록된다.

[식 1]

G(x) = X¹⁰+ X⁹+ X⁵+ X⁴+ X + 1

상기 도2 의 직렬 순환중복검사(CRC) 회로는, 상기 인가되는 클럭에 의하여 직렬의 OAM 셀 신호가 한 비트(Bit)씩 왼쪽 방향으로 이동하며, 상기 OAM 셀의 정보영역(Information Field)을 구성하는 비트(Bit)정보 중에서 상기와 같은 374 비트(12,14,16,18)가 모두 순환중복검사를 수행한 결과의 값이 상기 오류검출부(EDC)(20)에 수록된다.

그러나, 상기와 같은 종래 기술에 의한 직렬 CRC 회로는 374 비트(Bit)의 신호를 모두 입력받은 후, 해당 연산 처리하므로써, 상기 식1 에 의한 10 비트(Bit)의 오류검출결과 값(EDC)을 출력할 수 있는 것으로, 처리속도가 매우 느린 문제점과, 특히 고속통신에서는 효율적이지 못하다는 문제가 있었다.

또한, 고속통신에서 상기와 같이 늦은 처리속도를 보완하기 위하여서는, 상기 직렬 CRC 회로에 더욱 빠른 클럭을 공급하여야 하므로, 비용이 많이 들고, 회로의 구성이 매우 복잡하여지고, 잡음발생 요인 및 고장발생 요인의 증가 와 동시에 효율성이 저하되는 문제가 있었다.

본 발명의 기술은 OAM 셀의 정보를 바이트 단위 또는 워드 단위로 병렬처리를 하므로써, 전체적인 회로의 구성을 간단하게 하고, 클럭의 속도를 낮추며, 고속 통신에 적합하고 효율적으로 순환중복검사를 하는 회로를 제공하는 것이 그 목적이다.

상기와 같은 목적을 제공하기 위하여 안출한 본 발명은, 비동기전송모드 방식 전송장비에서 오에이엠 데이터를 바이트 단위 또는 워드 단위로 정렬하기 위하여 바이트 단위인 경우는 인에이블 제어신호에 의하여 00의 데이터를, 워드 단위인 경우는 0000000000의 데이터를 오에이엠 데이터의 앞단에 부가하여 출력하는 스터프 발생부와; 상기 스터프 발생부로부터 출력되는 바이트 단위 또는 워드 단위의 신호를 인가받아 인에이블 신호, 프리셋 신호, 시알시인에이블 신호에 의하여 병렬로 순환중복검사를 수행하고 출력하는 신드롬발생부와; 입력되는 오에이엠 데이터에 동기되는 클럭신호를 인가받고 바이트 단위 또는 워드 단위의 제어신호에 의하여 인에이블 신호, 프리셋 신호, 시알시인에이블 신호를 출력하는 카운터 발생부로 이루어지는 특징이 있다.

도1 은 일반적인 OAM 셀의 구조도 이고,

도2 는 종래 기술에 의한 직렬 순환중복검사 회로의 기능블록도 이며,

도3 은 본 발명 기술에 의한 병렬 순환중복검사 회로의 기능블록도 이고,

도4 는 본 발명 기술의 일 예에 의한 바이트 단위의 신드롬발생부 상세 회로도이며,

도5 는 본 발명 기술에 의한 각 신호의 타이밍도이다.

** 도면의 주요 부분에 대한 부호 설명 **

10: 헤더부 12 : 오에이엠타입부

14 : 기능타입부 16 : 상세 필드부

18 : 보류부 20 : 오류검출부

31,33,35,37,39,321~330 : 익스크르시브오어(XOR) 게이트

41~50,341~350 : 디프리플롭 200 : 스터프 발생부

300 ; 신드롬 발생부 310 : 앤드 게이트

361~370 : 병렬디프리플롭 400 : 카운터 발생부

이하, 본 발명 기술에 의한 OAM 셀의 병렬 순환중복검사 회로에 대하여 첨부된 도면을 참조하여 설명한다.

본 발명 기술을 설명하기 위하여 첨부된 것으로, 도3 은 본 발명 기술에 의한 병렬 순환중복검사 회로의 기능블록도 이고, 도4 는 본 발명 기술의 일 예에 의한 바이트 단위의 신드롬발생부 상세 회로도이며, 도5 는 본 발명 기술에 의한 각 신호의 타이밍도이다.

상기 첨부된 도3 및 도4를 참조하면, 본 발명 기술에 의한 오에이엠 셀의 병렬 순환중복검사 회로는, 비동기전송모드(ATM: Asynchronous Transfer Mode) 방식 전송장비의 장애(Trouble) 또는 오류(Error)를 관리하는 정보로써, 오에이엠(OAM) 셀 정보 데이터의 바이트(Byte) 단위 또는 워드(Word) 단위를 정렬하기 위하여 바이트(Byte) 단위인 경우는 해당 제어신호인 인에이블(ENB) 신호에 의하여 00의 데이터를, 워드(Word) 단위인 경우는 0000000000의 데이터를 오에이엠 셀 데이터의 앞단에 부가하여 출력하는 스터프 발생부(200)와,

상기 스터프 발생부(200)로부터 출력되는 바이트(Byte) 단위 또는 워드(Word) 단위의 신호를 인가받아 인에이블(ENB) 신호, 프리셋(PR) 신호, 시알시인에이블(CRCENB) 신호에 의하여 병렬(Parallel)로 순환중복검사(CRC)를 수행하고 해당 병렬 값을 출력하는 것으로서, 상기 프리셋(PR) 신호와 리셋(RESET) 신호를 인가받고 앤드(AND) 연산하여 출력하는 앤드 게이트(310); 입력되는 다수의 해당 오에이엠(OAM) 데이터 신호와 궤환(Feedback)되어 입력되는 다수의 해당 순환중복검사(CRC) 신호를 익스크르시브오어(XOR) 연산하여 출력하는 다수의 익스크르시브오어 게이트(321~330); 상기 앤드게이트(310)로부터 출력되는 신호에 의하여 초기화(Reset)되고, 인에이블(ENB) 신호가 인가되는 경우에만, 상기익스크르시브오어(XOR) 게이트(321~330)로부터 출력되는 신호를 데이터(D)로 입력받고, 클럭(CLOCK)신호에 의하여 비트(Bit) 단위의 순환중복검사(CRC) 값을 출력하는 다수의 디프리플롭(341~350); 상기 시알시인에이블(CRCENB) 신호에 의하여 상기 다수의 디프리플롭(341~350)으로부터 동시 출력되는 신호를 각각 데이터로 입력받고 클럭(CLOCK)신호에 의하여 바이트(Byte) 단위 또는 워드(Word) 단위 병렬(Parallel)의 순환중복검사(CRC) 값을 출력하는 다수의 병렬디프리플롭(361~370)으로 이루어지는 신드롬발생부(300)와,

상기 오에이엠(OAM) 데이터에 동기(Synchronous)되는 클럭(CLOCK) 신호를 인가받고, 바이트(Byte) 단위 또는 워드(Word) 단위의 해당 제어신호에 의하여 인에이블(ENB) 신호, 프리셋(PR) 신호, 시알시인에이블(CRCENB) 신호를 출력하는 카운터 발생부(400)로 구성된다,

이하, 상기와 같은 구성의 본 발명 기술에 의한 OAM 셀 또는 데이터의 병렬 순환중복검사(CRC) 회로를 상기 첨부된 도면을 참조하여 상세히 설명한다.

비동기전송모드(ATM) 방식 전송장비의 장애(Trouble) 또는 동작 오류(Error)를 감시하는 OAM 셀 정보 데이터를 해당되는 기능부로부터 8 비트(Bit)의 바이트(Byte) 단위 또는 16 비트(Bit)의 워드(Word) 단위 신호로 출력할 것인지 제어하는, 해당 제어신호(BORW: Bite OR Word)와 함께, 상기 바이트(Byte) 단위 또는 워드(Word) 단위의 병렬(Parallel) OAM 셀 데이터(DI)를 인가받은 스터프(Stuff) 발생부(200)는 상기 제어신호(BORW) 및 상기 카운터(400)로부터 출력되는 인에이블(ENB) 신호에 의하여, 바이트(Byte) 단위의 병렬(Parallel) 신호인 경우는인가되는 OAM 셀 정보 데이터가 시작하는 앞 부분에 '00'을 그리고, 워드(Word) 단위의 병렬(Parallel) 신호인 경우는 인가되는 OAM 셀 정보 데이터가 시작하는 앞부분에 '0000000000'을 부가한다.

일 예로서, 상기 제어신호(BORW)는 로우(Low) 레벨(Level)인 경우 인가되는 OAM 셀 정보 데이터가 8 비트(Bit)의 바이트(Byte) 단위임을 표시하고, 하이(High) 레벨(Level)인 경우는 인가되는 OAM 셀 정보 데이터가 16 비트(Bit)인 워드(Word) 단위임을 표시하며, 또한, 인에이블(ENB) 신호는 하이(High) 상태일 경우에 해당 기능부가 동작하도록 하는 인에이블(Enable) 신호로써 제어된다.

상기 카운터 발생부(400)는 OAM 셀 또는 데이터에 동기(Synchronous)된 클럭(CLOCK) 신호를 인가받고, 상기 제어신호(BORW)에 의하여 각각 다른 주기의 인에이블(ENB) 신호, 프리셋(PR) 신호, 시알시인에이블(CRCENB) 신호를 출력하고, 상기 첨부된 도5 에는 바이트(Byte) 단위로 제어되는 경우, 각 신호의 타이밍도를 도시하였다.

상기 신드롬발생부(300)는 상기 스터프발생부(200)로부터, OAM 셀 또는 데이터의 정보 영역 중에서, 오류검출부(20)를 제외한, OAM 타입부(12), 기능타입부(14), 상세필드부(16) 및 보류부(18)의 비트 단위 데이터를 바이트(Byte) 단위 또는 워드(Word) 단위로 맞추기 위하여 스터핑(Stuffing)된 병렬 데이터 신호(SD)를 인가받고, 동시에, 상기 카운터 발생부(400)로부터 출력되는 인에이블(ENB) 신호, 프리셋(PR) 신호, 시알시인에이블(CRCENB) 신호를 인가 받으며, 또한, 상기의 제어신호(BORW)를 함께 인가 받는다.

상기와 같은 신드롬발생부(300)의 상세한 동작을, 일 예로서, 바이트(Byte) 단위의 구성을 도시한 도4를 참조하여 좀더 상세히 설명하면, 상기 카운터발생부(400)로부터 인가되는 프리셋(PR) 신호와 상기 제어부로부터 인가되는 리셋(RESET) 신호를 앤드(AND) 게이트(310)에서 입력받고, 앤드 연산한 후, 상기 병렬 다수 디프리플롭(D-FF)(341~350)의 리셋 단자(R)에 인가한다.

상기와 같은 프리셋(PR: Preset) 신호는 병렬(Parallel) CRC 회로를 초기화하므로써, 상기 병렬 다수의 D-FF(341 내지 350)에 기록 또는 수록된 것으로, 이전 OAM 프레임 데이터에 의한 순환중복검사의 결과 값을 삭제(Delete) 또는 지우는(Erase) 것으로써, 상기의 OAM 셀 또는 데이터가 처음 인가되는 시점인 카운터 값 0 지점에서, 로우(Low) 레벨의 신호로 출력되고, 첨부된 도5에 카운터 값과 PR 신호의 타이밍도가 상세히 도시되어 있다.

상기와 같이 카운터 발생부(400)로부터 인가되는 프리셋(PR) 신호에 의하여 상기 병렬의 다수 D-FF(341~350)은 이전에 수록 또는 기록저장된 데이터가 깨끗하게 지워진 초기화 상태가 되고, 또한, OAM 셀 또는 데이터의 정보 영역(Information Field)이 시작하는 부분, 즉, OAM 타입부(12)가 시작하는 부분에서, 상기 카운터 발생부(400)로부터 인가되는 인에이블(ENB) 신호를 입력받아 순환중복검사(CRC)를 시작하게 된다.

상기 인에이블(ENB) 신호가 인가되는 타이밍은, 도5 에 도시된 것과 같이, OAM 셀의 헤더부(10)가 5 옥텟(Octets) 이므로 카운터발생부(400)의, 클럭 0 부터 클럭 4 까지의, 클럭 5개가 지나간 다음, OAM 타입부(12)가 시작하는 클럭5의 시작시점에 인에이블(ENB) 신호가 로우(Low) 상태에서 하이(High) 상태로 변하게 되고, 상기 하이(High) 상태의 인에이블(ENB) 신호가 병렬(Parallel)로 연결된 다수 D-FF(341~350)의 EN 단자에 인가되므로써, 상기 병렬 다수의 D-FF(341~350)가 이전의 데이터를 모두 삭제하게 되고, 클럭(CLOCK) 신호에 의하여 해당 순환중복검사(CRC: Cyclic Redundancy Check) 값을 출력하게 되는 것이다,

상기 신드롬 발생부(300)는 카운터 발생부(400)로부터 인가되는 인에이블(ENB) 신호에 의하여 병렬의 순환중복검사(CRC)를 시작하게 되는데, 상기 식1에 의한 결과를 추출하기 위한 것으로, 병렬(Parallel) 순환중복검사(CRC) 회로의 신드롬 로직회로 계산식은, 일 예로서, 바이트(Byte) 단위의 신드롬 익스크르시브오어(XOR) 로직회로 계산식은 다음의 식2와 같고, 워드(Word) 단위의 신드롬 XOR 로직회로 계산식은 식3과 같다.

[식 2]

바이트(Byte) 단위의 병렬 신드롬 로직회로 계산식;

S₉[t+T] = S₅[t] XOR S₄[t] XOR S₃[t] XOR S₂[t] XOR S₁[t] XOR D₃XOR D₂XOR D₁XOR D₀= S[5,4,3,2,1] D[3,2,1,0]

S₈[t+T] = S[9,5,0] D[7,3]

S₇[t+T] = S[9,8,4] D[7,6,2]

S₆[t+T] = S[8,7,3] D[6,5,1]

S₅[t+T] = S[7,6,2] D[5,4,0]

S₄[t+T] = S[6,4,3,2] D[4,2,1,0]

S₃[t+T] = S[9,4] D[7,2]

S₂[t+T] = S[8,3] D[6,1]

S₁[t+T] = S[7,2] D[5,0]

S₀[t+T] = S[6,5,4,3,2] D[4,3,2,1,0]

[식 3]

워드(Word) 단위의 병렬 신드롬 로직회로 계산식;

S₉[t+T] = S₉[t] XOR S₈[t] XOR S₂[t] XOR D₁₅XOR D₁₄XOR D₈XOR D₃XOR D₂XOR D₁XOR D₀= S[9,8,2] D[15,14,8,3,2,1,0]

S₈[t+T] = S[7,2,1] D[13,8,7,3]

S₇[t+T] = S[9,6,1,0] D[15,12,7,6,2]

S₆[t+T] = S[9,8,5,0] D[15,14,11,6,5,1]

S₅[t+T] = S[9,8,7,4] D[15,14,13,10,5,4,0]

S₄[t+T] = S[9,7,6,3,2] D[15,13,12,9,8,4,2,1,0]

S₃[t+T] = S[6,5,1] D[12,11,7,2]

S₂[t+T] = S[5,4,0] D[11,10,6,1]

S₁[t+T] = S[9,4,3] D[15,10,9,5,0]

S₀[t+T] = S[9,3] D[15,9,4,3,2,1,0]

상기 식에서, 순환중복검사(CRC)를 수행한 결과의 신드롬을 S[t+T]라고 하고, 순환중복검사(CRC)를 수행하기 전의 신드롬을 S[t]라고 한다.

상기 첨부된 도4 는 상기의 식2 에 의한 병렬 순환중복검사(CRC) 로직을 구성한 것으로, 다만 식2에서 'D' 로 표기한 것이, 도3 및 도4 에서는 스터핑(Stuffing)된 데이터(Data)의 'SD' 로 표기되었다.

상기 도4 의 일 예에 의한 바이트 단위 신드롬 발생부(300)에서 제1 내지 제10 XOR(321~330)는 상기 식2 에 의한 로직 구성에 의한 데이터를 인가받고, XOR 연산하여, 그 결과를 해당되는 D-FF(341~350)의 데이터로 입력하게 된다.

상기 다수의 D-FF(341~350)는 인가되는 클럭(CLOCK) 신호에 의하여 순환중복검사(CRC)를 계속하고, OAM 셀 또는 데이터의 정보영역(Information Field) 중에서오류검출부(20)가 시작하는 부분인 카운터 값 51에서, 상기 카운터 발생부(400)로부터 출력되는 시알시인에이블(CRCENB) 신호가 다수의 제1 내지 제10 출력D-FF(361~370)에 각각 인가되고, 상기 제1 내지 제10 D-FF(341~350)의 각각의 출력 값(S[9]~S[0])을 인가받아, 상기 클럭(CLOCK) 신호에 의하여 10 비트의 병렬 순환중복검사(CRC) 값(CRC10[9:0])으로 출력하게 된다.

상기와 같은 본 발명 구성에 의한 OAM 셀의 병렬 순환중복검사 회로는, 입력되는 신호를 바이트(Byte) 단위 또는 워드(Word) 단위로 병렬(Parallel) 처리함으로써, 처리속도가 향상되어 고속통신에서 효율적으로 데이터의 전송이 가능하고, 또한, 병렬 처리에 의하여 클럭 속도를 빠르게 하지 않아도 되므로, 빠른 클럭을 위한 추가적인 로직이 필요하지 않아 회로의 복잡성과 효율적인 면에서 향상되었다.

상기와 같은 구성의 본 발명 기술은, OAM 셀의 순환중복검사를 바이트 단위 또는 워드 단위로 병렬처리 하므로써, 처리속도가 향상되어 데이터를 효율적으로 고속통신 할 수 있는 효과가 있다.

또한, 순환중복검사의 처리속도가 빠르고, 클럭속도를 빠르게 하지 않아도 되므로, 클럭속도를 위한 부가 회로가 없어도 되어, 전체적인 크기 및 회로를 단순화시키고, 고장 발생 가능 부위를 줄이므로써, 유지보수가 용이한 공업적 및 산업적 이용효과가 있다.

Claims

입력되는 데이터를 바이트 단위나 워드 단위로 정렬하는 스터프 발생부와,

상기 스터프 발생부로부터 출력되는 바이트 단위 또는 워드 단위의 신호를 인가받아 인에이블 신호, 프리셋 신호, 시알시인에이블 신호에 의하여 병렬로 순환중복검사를 수행하고 출력하는 신드롬발생부와,

상기 오에이엠 데이터에 동기되는 클럭신호를 인가받고 바이트 단위 또는 워드 단위의 제어신호에 의하여 인에이블 신호, 프리셋 신호, 시알시인에이블 신호를 출력하는 카운터 발생부로 이루어져 구성되는 것을 특징으로 하는 오에이엠 셀의 병렬 순환중복검사 회로.
제1 항에 있어서,

상기 신드롬발생부는, 프리셋 신호와 리셋 신호를 인가받고 앤드 연산하여 출력하는 앤드 게이트와,

입력되는 다수의 해당 오에이엠 데이터 신호와 궤환되어 입력되는 다수의 해당 순환중복검사 신호를 익스크르시브오어 연산하여 출력하는 다수의 익스크르시브오어 게이트와,

상기 앤드게이트로부터 출력되는 신호에 의하여 초기화되고, 인에이블 신호가 인가되는 경우에만, 상기 익스크르시브오어 게이트로부터 출력되는 신호를 데이터로 입력받고, 클럭신호에 의하여 비트 단위의 순환중복검사 값을 출력하는 다수의 디프리플롭과,

상기 시알시인에이블 신호에 의하여 상기 다수의 디프리플롭으로부터 각각 출력되는 신호를 데이터로 입력받고 클럭신호에 의하여 바이트 단위이거나 워드 단위 병렬의 순환중복검사 값을 출력하는 다수의 출력디프리플롭으로 이루어져 구성되는 것을 특징으로 하는 오에이엠 셀의 병렬 순환중복검사 회로.
제1 항에 있어서, 상기 스터프 발생부는 입력되는 데이터가 바이트 단위인 경우는 인에이블 신호에 의하여 00의 데이터를, 워드 단위인 경우는 0000000000의 데이터를 오에이엠 데이터의 앞단에 부가하여 출력하는 것을 특징으로 하는 오에이엠 셀의 병렬 순환중복검사 회로.