KR100339328B1 - 단락 기능을 가진 전기 이중층 커패시터 - Google Patents

단락 기능을 가진 전기 이중층 커패시터 Download PDF

Info

Publication number
KR100339328B1
KR100339328B1 KR1019990017305A KR19990017305A KR100339328B1 KR 100339328 B1 KR100339328 B1 KR 100339328B1 KR 1019990017305 A KR1019990017305 A KR 1019990017305A KR 19990017305 A KR19990017305 A KR 19990017305A KR 100339328 B1 KR100339328 B1 KR 100339328B1
Authority
KR
South Korea
Prior art keywords
double layer
unit
capacitor
layer capacitor
switching element
Prior art date
Application number
KR1019990017305A
Other languages
English (en)
Other versions
KR19990088292A (ko
Inventor
기비유카리
사이토다카시
Original Assignee
가네코 히사시
닛폰 덴키(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네코 히사시, 닛폰 덴키(주) filed Critical 가네코 히사시
Publication of KR19990088292A publication Critical patent/KR19990088292A/ko
Application granted granted Critical
Publication of KR100339328B1 publication Critical patent/KR100339328B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/08—Structural combinations, e.g. assembly or connection, of hybrid or EDL capacitors with other electric components, at least one hybrid or EDL capacitor being the main component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10—Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/14—Arrangements or processes for adjusting or protecting hybrid or EDL capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

전기 이중층 커패시터를 제공하기 위해 복수의 단위 전기 이중층 커패시터들이 직렬 접속될 때 전기적 손실없이 각각의 단위 이중층 커패시터간의 전압의 불균형을 줄이기 위해, 전기 이중층 커패시터의 방전 동안에 개별적으로 단락될 수 있도록 스위칭 소자(6)가 각각의 단위 전기 이중층 커패시터(5)에 병렬 접속되어 있다.

Description

단락 기능을 가진 전기 이중층 커패시터{Electrical double layer capacitor having short-circuit function}
본 발명은 전기 이중층 커패시터 장치에 관한 것으로, 특히 직렬 접속된 복수의 전기 이중층 커패시터에 의해 형성된 장치에 관한 것이다.
이와 같은 종류의 전기 이중층 커패시터 장치는 저저항 및 대용량을 가지고 있다. 상기 전기 이중층 커패시터 장치는 배터리와는 달리 어떤 화학 반응도 일으키지 않기 때문에, 충전과 방전의 반복으로 인한 열화는 매우 적다. 그러므로, 상기 장치는 흔히 관리(maintenance)가 필요없는 축전지로 사용될 수 있다. 또한, 상기 전기 이중층 커패시터 장치는 구성 물질로서 중금속과 같은 해로운 물질을 포함하고 있지 않기 때문에, 환경에도 해롭지 않다. 이와 같은 이점을 이용하여, 상기 전기 이중층 커패시터 장치는 메모리 백업 장치로서 널리 사용되고 있다. 일반적으로, 전기 이중층 커패시터는 배터리, 또는 상용의 AC 전력을 DC 전력으로 변환함으로써 얻어진 전원에 병렬 접속된다. 상기 전기 이중층 커패시터에 축적된 전하는 전원이 인터럽트될 때 각종 부분을 백업한다. 또한, 대용량을 가지고 있는 전기 이중층 커패시터 장치가 최근에 개발되었으며, 이에 따라 배터리 대체 소자또는 모터 구동용의 보조 소자로서 사용될 것으로 기대된다. 이는 그와 같은 장치가 메모리를 백업할 뿐만 아니라 전체 시스템을 백업할 수 있음을 의미한다. 특히, 전기 이중층 커패시터 장치는 전기 자동차나 하이브리드 자동차의 전원에 대한 수요 때문에 대전류 특성이 우수한 전원 응용을 위해 최근에 개발되었다.
그런데, 이와 같은 전기 이중층 커패시터는 사용된 전해질의 전해질 전압 이하로 제한된 응용 전압을 가지고 있다. 황산과 같은 수용액 기초 전해질이 사용되는 경우에는 한계 전압이 대략 1 V이다. 또한, 프로필렌 카보네이트와 같은 유기질 용제 기초 전해질이 사용된 경우에는 한계 전압이 대략 2.5 V이다. 이 한계 전압을 초과하는 전압이 인가되는 경우에는 커패시터의 수명이 크게 줄어든다. 따라서, 상기 커패시터가 상기 한계 전압을 초과하는 환경에서 사용되는 경우에는 필요한 개수의 커패시터를 직렬 접속해야 한다.
하지만, 단위 커패시터들이 직렬 접속되어 있는 커패시터 장치에 전압이 인가되면, 각각의 단위 커패시터의 용량 및 내부 저항의 불균형 때문에 각각의 단위 커패시터에 인가되는 전압에 불균형이 생긴다. 또한, 이 불균형은 반복된 충전과 방전에 의해 증가될 수도 있다. 결과적으로, 한계 전압을 초과하는 전압은 파괴가 일어날 수 있도록 단위 커패시터에 인가되게 된다.
단위 커패시터(12)들간의 전압의 불균형을 억제하는 방법으로서, 일본 특공소 62-4848 호 공보(이하, 문헌 1이라고 함)에는, 동일한 저항을 가지고 있는 복수의 저항기를 병렬 접속함으로써 단위 커패시터에 인가된 전압의 불균형을 감소시키는 방법이 공개되어 있다. 또한, 일본 특개평 6-302474 호 공보(이하, 문헌 2라고 함)에는, 보호 회로가, 직렬 접속되어 있는 제너 다이오드와 저항기를 구비하고 있고, 단위 커패시터에 병렬 접속되어 있는 방법이 공개되어 있다.
하지만, 상기 문헌 1에 개시되어 있는 방법을 따르면, 문헌 1에 기재된 바와 같이, 각각의 단위 커패시터의 절연 저항의 1/5 - 1/10의 저항을 각각 접속해야 하기 때문에, 저항기가 접속되어 있지 않은 경우에 비해 전체 커패시터의 누설 전류가 5 배 내지 10 배 증가한다. 따라서, 전기적 손실이 크게 증가한다는 문제가 있다.
또한, 상기 문헌 2에 설명되어 있는 방법을 따르면, 상기 문헌 1에 개시되어 있는 방법과 마찬가지로, 전류가 항상 보호 회로를 통해 흐르기 때문에, 전력 소비가 많다는 문제가 있다. 이와 같은 바이패스 전류에 의해 전압을 조절하는 방법은 충전 시간이 매우 길 때 효과적이다. 하지만, 바이패스 전류는 충전이 수 초 정도의 짧은 시간 간격에 실행되는 경우에 크게 증가한다. 상기 보호 회로는 전력 소비가 많을 뿐만 아니라 부품들이 매우 비싸기 때문에 상기와 같은 대전류의 이용에 의해 실용적으로 이용될 수 없다. 또한, 모든 단위 커패시터의 전압은 충전 전압을 제어함으로써 이들 제어 방법에 따라 결정될 필요가 있기 때문에, 보호 회로가 복잡하고 비싸다는 문제가 있다.
따라서, 본 발명의 목적은 전기 이중층 커패시터가 단위 커패시터들을 직렬 접속함으로써 구성된 경우에, 전기적 손실 없이 단위 커패시터들간의 전압의 불균형을 줄일 수 있는 전기 이중층 커패시터를 제공하는 것이다.
도 1은 종래의 전기 이중층 커패시터의 일예를 나타낸 회로도.
도 2는 본 발명의 제 1 실시예에 따른 전기 이중층 커패시터를 나타낸 단면도.
도 3은 도 2의 단위 전기 이중층 커패시터의 단면도.
도 4는 도 2의 전기 이중층 커패시터를 나타낸 회로도.
도 5는 본 발명의 제 2 실시예에 따른 전기 이중층 커패시터의 일실시예를 나타낸 회로도.
도 6은 충전/방전 테스트가 각각의 예의 전기 이중층 커패시터에 대해 행해지기 전후에 각각의 단위 커패시터에서의 전압 변화의 설명도.
도 7은 충전/방전 테스트가 각각의 예의 전기 이중층 커패시터에 대해 행해지기 전후에 각각의 단위 커패시터에서의 전압 변화의 설명도.
도 8은 충전/방전 테스트가 비교예의 전기 이중층 커패시터에 대해 행해지기 전후에 각각의 단위 커패시터의 전압 변화의 설명도.
* 도면의 주요 부분에 대한 부호의 설명
15 : 단위 이중층 커패시터 17 : 분극성 전극
19 : 집전체 21 : 분리기
23 : 개스켓
본 발명의 한가지 양태에 따라, 직렬 접속된 복수의 단위 이중층 커패시터와, 방전 동안에 각각의 전기 이중층 커패시터를 단락시키는 단락 메카니즘을 구비하고 있는 전기 이중층 커패시터 장치가 제공되어 있다.
본 발명의 상기 양태에 따라, 상기 단락 메카니즘은 각각의 단위 전기 이중층 커패시터에 병렬 접속되어 있는 스위칭 소자를 구비하고 있는 것이 바람직하다. 또한, 상기 단락 메카니즘은 스위칭 소자의 동작을 제어하는 외부 스위치를 더 구비하고 있는 것이 바람직하다.
본 발명의 상기 양태에 따라, 상기 스위칭 소자는 사이리스터, 전력 트랜지스터, 전력 MOS FET 및 절연 게이트형 바이폴라 트랜지스터로 이루어진 그룹에서 선택된 소자로 구성되는 것이 바람직하다.
또한, 본 발명의 상기 양태에 따라, 단위 이중층 커패시터는 한쌍의 집전체(collector)와, 상기 집전체들 사이에 설치된 한쌍의 분극성 전극과, 상기 분극성 전극들 사이에 삽입된 분리기와, 상기 분극성 전극과 상기 분리기 사이에 채워진 전해질과, 상기 분극성 전극의 주위에 설치되어 상기 집전체에 본딩된 개스켓(gasket)을 구비하고 있고, 상기 단위 이중층 커패시터는 직렬 접속될 수 있도록 상기 집전체의 표면 상에 적층되어 있는 것이 바람직하다.
또한, 본 발명의 다른 양태에 따라, 직렬 접속된 복수의 단위 전기 이중층 커패시터와, 단위 전기 이중층 커패시터에 병렬 접속된 제어 회로를 구비하고 있는 전기 이중층 커패시터가 제공되어 있다. 이 전기 이중층 커패시터에서는, 상기 제어 회로가 스위칭 소자를 포함하고 있다.
본 발명의 이 양태에 따라, 상기 제어 회로는 상기 스위칭 소자에 직렬 접속된 저항기를 더 구비하고 있는 것이 바람직하다. 특히, 상기 저항기는 가변 저항기일 수 있다.
본 발명의 이 양태에 따라, 상기 스위칭 소자는 사이리스터, 트라이액, 전력 트랜지스터, 전력 MOS FET 및 절연 게이트형 바이폴라 트랜지스터로 된 그룹에서 선택된 소자로 구성되는 것이 바람직하다.
본 발명의 이 양태에 따라, 상기 제어 회로는 상기 스위칭 소자의 동작을 제어하는 외부 스위치를 더 구비하고 있는 것이 바람직하다.
본 발명의 이 양태에 따라, 상기 단위 이중층 커패시터는 한쌍의 집전체와, 이들 집전체 사이에 설치된 한쌍의 분극성 전극과, 이들 분극성 전극 사이에 삽입된 분리기와, 상기 분극성 전극과 상기 분리기 사이에 채워진 전해질과, 상기 분극성 전극의 주위에 설치되어 상기 집전체에 본딩된 개스켓을 구비하고 있고, 상기 단위 이중층 커패시터는 직렬 접속될 수 있도록 상기 집전체의 표면 상에 적층되어 있고, 상기 스위칭 소자 또는 상기 제어 회로는 상기 개스켓에 일체로 되어 있는 것이 바람직하다.
본 발명의 전기 이중층 커패시터에 따라, 방전 동안에 각각의 단위 이중층커패시터(이하, 단위 커패시터라고도 함)를 단락시킴으로써, 단위 커패시터들 사이에서의 전압의 불균형이 억제될 수 있다.
특히, 본 발명은 전압의 불균형의 증대를 억제하는 효과를 가지고 있다. 즉, 본 발명에 따라, 방전 동안에 단위 커패시터를 단락시킴으로써 각각의 커패시터의 잔류 전하가 리세트된다. 결과적으로, 상기 단위 커패시터들 사이에서의 전압의 불균형이 초기의 불균형 범위 내로 억제될 수 있다. 상기 전압의 불균형을 억제하는 위에서 설명한 종래의 방법은 상기 전압의 상한이 초과되지 않도록 충전 시에 바이패스 회로를 통해 전하를 방전시키는 것이다.
본 발명은 그와 같은 종래의 수단과 상이하고, 커패시터의 긴 수명을 얻기 위해서 전기적 손실 없이 단위 커패시터들간의 전압의 불균형을 억제할 수 있다.
또한, 전압이 대략 0 V에 도달하도록 상기 커패시터가 방전될 때 단위 커패시터를 단락시킴으로써, 상기 전압은 각각의 단위 커패시터의 전압을 감시하거나 상한값 또는 하한값을 설정할 필요 없이 간단한 회로에 의해 제어될 수 있다. 또한, 각각의 단위 커패시터의 단락 전류가 작은 값으로 억제될 수 있다.
가변 저항기를 상기 제어 회로에 삽입함으로써, 상기 단락 전류가 조절될 수 있다. 또한, 각각의 단위 커패시터의 단락은 충전/방전이 행해질 때마다 실행될 필요가 없고, 적절한 타이밍으로 실행되더라도 효과적이다.
바람직한 실시예의 설명
본 발명의 실시예의 설명 전에, 본 발명의 이해를 용이하게 하기 위해, 종래의 전기 이중층 커패시터 장치에 대해 도 1을 참조하여 설명한다.
도 1을 참조하면, 단위 커패시터(11)들이 직렬 접속되어 있다. 각각의 단위 커패시터(11)의 용량 및 내부 저항의 불균형 때문에, 전압이 직렬 접속된 커패시터들에 인가될 때, 각각의 단위 커패시터에 인가된 전압에 불균형이 생긴다. 또한, 이 불균형은 충전과 방전의 반복에 의해 증대될 수도 있다. 결과적으로, 상기 단위 커패시터(11)는 그 한계값보다 높은 전압이 인가되기 때문에 파손될 수도 있다.
이제, 도 2 내지 도 8을 참조하여 본 발명의 실시예에 대해 설명한다.
먼저, 도 2 내지 도 4를 참조하여 본 발명의 제 1 실시예에 대해 설명한다.
도 2를 참조하면, 본 발명의 제 1 실시예에 따른 전기 이중층 커패시터 장치(이하, 커패시터 장치라고 함)(13)는 도 1에 도시된, 직렬 접속된 단위 이중층 커패시터(이하, 단위 커패시터라고 함)(15)들을 구비하고 있다.
도 3을 참조하면, 본 발명의 제 1 실시예에 따른 단위 이중층 커패시터(15)(이하, 단위 커패시터라고 함)는 한쌍의 집전체(19) 사이에 삽입된 큰 면적비를 가진 활성화된 차코울(charcoal)을 사용한 한쌍의 분극성 전극(17)을 포함하고 있다. 분리기(21)가 단락을 방지하기 위해 상기 분극성 전극(17,17) 사이에 설치되어 있고, 상기 분극성 전극(17)과 분리기(21)는 전해질에 침지되어 있다. 개스켓(23)이 내부 전해질의 외부 누설을 방지하기 위해, 상기 집전체(19)의 주변 단부에 본딩될 수 있도록, 전기 이중층 커패시터 장치(13)의 주위에 설치되어 있다. 본 발명의 제 1 실시예에 따라, 황산의 수용액이 전해질로 사용된다.
도 4를 참조하면, 본 발명의 제 1 실시예에 따라, 사이리스터(25)가 각각의단위 이중층 커패시터(15)에 스위칭 소자로서 병렬 접속되어 있고, 상기 단위 이중층 커패시터(15)와 사이리스터(25)를 각각 구비한 회로들이 직렬 접속되어 있다. 각각의 사이리스터(25)에 입력되는 모든 게이트 신호는 외부 스위치(27)에 의해 공통적으로 제어된다. 상기 사이리스터(25)와 외부 스위치(27)는 단락 배열을 구성한다. 각각의 단위 전기 이중층 커패시터(15)에 병렬 접속될 회로는 상기 개스켓(23) 내에 매몰될 수 있도록 일체로 형성되어 있다. 또한, 각각의 전기 이중층 커패시터(15)의 용량의 불균형은 가능하면 작아야 한다.
다음에, 도 5를 참조하여 본 발명의 제 2 실시예에 대해 설명한다.
도 5를 참조하면, 전기 이중층 커패시터 장치(33)가 제 1 실시예에서와 같이 동일한 단위 커패시터(15)를 사용한다.
제 2 실시예에서, 각각의 단위 커패시터는 단위 커패시터(15), 사이리스터(25) 및 저항기(29)를 각각 구비하고 있는 회로들을 형성하기 위해 사이리스터(25)와 저항기(29)가 직렬 접속되어 있는 제어 회로와 접속되어 있다. 상기 회로들은 직렬 접속되어 있다. 상기 사이리스터에 입력되는 모든 게이트 신호는 공통이며, 외부 스위치(27)에 의해 제어된다. 각각의 단위 커패시터(15)에 접속될 회로는 도 4에 도시된 회로와 같이 상기 개스켓(23)에 매몰될 수 있도록 일체로 형성되어 있다. 또한, 각각의 단위 커패시터(15)의 용량의 불균형은 가능하면 작아야 한다.
다음에, 본 발명의 제 1 및 제 2 실시예에 따른 전기 이중층 커패시터 장치가 제조된 다음에 그들의 특성이 조사되었다.
(예 1)
도 4에 도시된 구조를 가지고 있는 전기 이중층 커패시터가 제조되었고, 이 커패시터의 내부 저항과 용량에 대한 초기 특성이 측정되었다.
전기 이중층 커패시터를 형성하는 각각의 단위 커패시터의 용량의 불균형은 가능한 작아야 하지만, 본 실시예에서, 본 발명의 현저한 효과를 얻을 수 있도록 하기 위해, 다른 단위 커패시터들보다 용량이 10 % 적은 단위 커패시터가, 직렬 접속된 단위 커패시터들의 유일한 단위 용량으로 사용되었다. 이 실시예에서는, 15 개의 단위 커패시터들이 직렬 접속되어 있다. 표 1에는 전체 커패시터의 내부 저항과 용량의 얻어진 초기 특성이 표기되어 있다.
다음에, 후속되는 충전/방전 테스트가 예 1의 커패시터에 대해 실시되었다. 100 A의 정전류 충전이 전체 커패시터의 단부 양단의 전압이 6 V에서 12 V로 상승할 때까지 실행되었고, 다음에 100 A의 정전류 방전이 12 V에서부터 6 V까지 실행되었다. 이때, 충전 시간과 방전 시간은 각각 3 초였고, 24 초의 휴지 시간이 방전 후에 소요되었다. 사이클당 30 초의 충전/방전 패턴이 이 실시예의 커패시터에 대해 반복되었다. 이 충전/방전 사이클 테스트가 10,000 회 반복된 다음에, 전체 커패시터의 두 단부를 단락시키기 위해 충전/방전 테스트가 인터럽트되었다. 다음에, 상기 두 단부의 전압이 0.1 V 이하로 떨어질 때, 각각의 단위 커패시터를 단락시키기 위해 외부 스위치(7)가 턴온되었다. 그 후, 상기 충전/방전 사이클 테스트가 시작되었다. 동일한 단락이 충전/방전 사이클의 10,000 회마다 1회의 빈도로 실시되었다. 상기 충전/방전 사이클 테스트 후의 내부 저항 및 용량은 도 1에 도시된 바와 같이 100,000 회 반복되었다.
(예 2)
도 5에 도시되어 있는 구조를 가진 전기 이중층 커패시터가 제조되었고, 이 커패시터의 내부 저항 및 용량에 대해 초기 특성이 측정되었다.
상기 전기 이중층 커패시터를 형성하는 각각의 단위 커패시터의 용량의 불균형은 가능한 한 작아야 하지만, 이 실시예에서 본 발명의 현저한 효과를 얻을 수 있도록 하기 위해, 다른 단위 커패시터보다 용량이 10 % 작은 단위 커패시터가, 직렬 접속된 단위 커패시터들의 유일한 단위 용량으로 사용되었다. 이 실시예에서는, 15개의 단위 커패시터들이 직렬 접속되었다. 표 1에는 전체 커패시터의 내부 저항 및 용량의 얻어진 초기 특성이 표기되어 있다.
다음에, 후속되는 충전/방전 테스트가 예 2의 커패시터에 대해 실행되었다. 100 A의 정전류가 전체 커패시터의 두 단부의 양단 전압이 6 V에서 12 V로 상승할 때까지 충전된 다음에, 100 A의 정전류가 12 V에서부터 6 V까지 방전되었다. 이때, 상기 충전 시간 및 방전 시간은 각각 3 초였고, 24 초의 휴지 시간이 방전 후에 소요되었다. 사이클마다 30 초의 충전/방전 패턴이 반복되었다. 이 충전/방전 사이클 테스트는 10,000 회까지 반복되었고, 다음에, 상기 충전/방전은 인터럽트되었으며, 각각의 단위 커패시터를 단락시키기 위해 외부 스위치(11)가 턴온되었다.
이때, 상기 단위 커패시터를 통해 흐르는 단락 전류는 병렬 접속된 제어 회로의 가변 저항기의 저항 및 상기 커패시터의 전압에 의해 제어될 수 있다. 다음에, 상기 충전/방전 사이클이 시작되었고, 동일한 단락이 10,000 회마다 1 회 반복되었다. 상기 충전/방전 사이클이 100,000 회 반복된 후의 내부 저항 및 용량이 표 1에 표기되어 있다.
(비교예)
도 1에 도시된 구조를 가진 커패시터가 비교를 위해 종래예로서 제조되었다. 위에서 설명한 예 1과 동일한 단위 커패시터(11)가 사용되었고, 15 개의 단위 커패시터(11)들이 직렬 접속되었다. 상기 단위 커패시터의 불균형은 가능한한 작아야 하지만, 이 비교예에서 현저한 효과를 얻을 수 있도록 하기 위해, 다른 단위 커패시터보다 용량이 10 % 작은 단위 커패시터가, 직렬 접속된 커패시터들의 단위 용량으로 사용되었고, 표 1에 전체 커패시터의 내부 저항 및 용량의 얻어진 초기 특성이 표기되어 있다.
다음에, 상기 충전/방전 테스트가 이 비교예의 커패시터에 대해 실행되었다. 충전은 전체 커패시터의 두 단부의 전압이 6 V에서 12 V로 상승할 때까지 100 A의 정전류에 의해 실행되었고, 다음에, 100 A의 방전이 12 V에서부터 6 V까지 실행되었다. 이때, 상기 충전 시간과 방전 시간은 3 초였다. 또한, 24 초의 휴지 시간이 소요되었고, 충전/방전이 20 초마다 1 사이클로 반복되었다. 이 충전/방전 사이클이 100,000 회 반복된 후의 내부 저항 및 용량이 표 1에 표기되어 있다.
충전 및 방전 테스트 전 충전 및 방전 테스트 후
예 1 내부 저항(MΩ) 7.5 7.7
용량(F) 82.4 82.3
예 2 내부 저항(MΩ) 7.7 8.0
용량(F) 81.3 82.1
비교예 내부 저항(MΩ) 7.4 13.5
용량(F) 82.2 62.1
스위칭 소자 또는 제어 회로가 각각의 단위 커패시터에 병렬 접속되지 않아, 표 1로부터 명백한 바와 같이 충전/방전 테스트 동안에 단락이 행해질 수 없는 비교예의 커패시터의 경우에는, 충전/방전이 100,000 회 반복된 후에, 내부 저항이 대략 2 배 증가되었고 용량은 대략 25 % 감소되었다. 하지만, 100,000 회의 충전/방전 후의 내부 저항의 증가는 예 1, 2와 같이 10,000 회당 1 회의 빈도로 각각의 단위 커패시터를 단락시킴으로써 5 % 보다 적게 억제될 수 있으며, 용량은 거의 변하지 않았다. 이 결과는 다음과 같은 이유 때문이다.
도 6, 도 7 및 도 8을 참조하여, 예 1, 2 및 비교예의 커패시터들을 구성하고 있는 15 개의 단위 커패시터들에 대해 충전/방전 테스트 전의 전압 및 충전/방전 테스트 후의 전압에 대해 설명한다. 각각의 단위 커패시터의 전압은 전체 커패시터의 전압이 100 A에 의한 충전의 결과로 12 V에 도달한 시점에서 측정되었다. 정전류로 충전하는 동안의 전압은 각각의 단위 커패시터의 용량에 좌우되기 때문에, 다른 단위 커패시터보다 용량이 10 % 작게 설정된 단위 커패시터의 전압은 대략 10 % 정도 높다. 충전/방전 테스트 전의 이와 같은 경향은 예 1, 2 및 비교예의 커패시터들의 경우에 거의 동일하다. 하지만, 충전/방전 테스트 후의 전압은 도 6 및 도 7에 도시된 예 1, 2의 커패시터들의 충전/방전 전의 전압과 거의 동일하다. 도 8의 종래 커패시터의 경우에는, 충전/방전 후에, 용량이 10% 작은 단위 커패시터와 다른 단위 커패시터간의 전압차는 충전/방전 전의 전압차에 비해 크게 증가되었다. 결과적으로, 1.0 V 이상의 전압이 용량이 작은 단위 커패시터에 인가되었으며, 이에 따라 상기 단위 커패시터의 내부 저항은 다른 커패시터들에 비해 증가되었다. 그러므로, 전체 커패시터의 내부 저항이 증가되었으며, 이에 따라 내부 저항에 의한 손실로 인해 용량이 저하되었다.
이 테스트에서 행해진 짧은 시간 동안의 대전류 충전/방전이 다른 커패시터들보다 높은 전압이 공급된 단위 커패시터에서 반복되면, 상기 전압은 더 상승하기도 한다. 그러므로, 예 1, 2에서와 같이 10,000 회마다 1 회 단락시킴으로써, 전압차의 증대가 리세트되는 효과가 일어난다.
유기 전해질을 사용한 전기 이중층 커패시터에서, 상기 예 1, 2와 동일한 효과가 얻어졌다. 또한, 스위칭 소자로서 사이리스터 뿐만 아니라, 트라이액, 전력 트랜지스터, 전력 MOS FET 또는 절연 게이트형 바이폴라 트랜지스터중 어느 하나를 사용하더라도 동일한 효과가 얻어졌다.
이상에서 설명한 바와 같이, 본 발명에 따라, 복수의 단위 이중층 커패시터들이 직렬 접속된 전기 이중층 커패시터의 단위 커패시터들간의 전압의 불균형의 증대가 상기 커패시터의 방전 동안에 각각의 단위 커패시터를 단락시킴으로써 방지될 수 있다.
또한, 본 발명에 따라, 전압의 불균형이 작은 전기 이중층 커패시터를 얻을 수 있으며, 여기서 스위칭 소자, 또는 직렬 접속된 상기 스위칭 소자와 저항기를 구비한 제어 회로가 각각의 단위 커패시터에 병렬 접속되어 있다.

Claims (11)

  1. 전기 이중층 커패시터 장치에 있어서,
    직렬 접속된 복수의 단위 전기 이중층 커패시터들과,
    방전 동안에 상기 전기 이중층 커패시터들의 각각을 단락시키는 단락 메카니즘을 구비하는, 전기 이중층 커패시터 장치.
  2. 제 1 항에 있어서,
    상기 단락 메카니즘은 상기 단위 전기 이중층 커패시터들의 각각에 병렬 접속된 스위칭 소자를 구비하는, 전기 이중층 커패시터 장치.
  3. 제 2 항에 있어서,
    상기 단락 메카니즘은 상기 스위칭 소자의 동작을 제어하는 외부 스위치를 더 구비하는, 전기 이중층 커패시터 장치.
  4. 제 2 항에 있어서,
    상기 스위칭 소자는 사이리스터, 트라이액, 전력 트랜지스터, 전력 MOS FET 및 절연 게이트형 바이폴라 트랜지스터로 이루어진 그룹에서 선택된 소자로 구성되는, 전기 이중층 커패시터 장치.
  5. 제 1 항에 있어서,
    상기 단위 이중층 커패시터는,
    한쌍의 집전체들과;
    상기 집전체들 사이에 설치된 한쌍의 분극성 전극과;
    상기 분극성 전극들 사이에 삽입된 분리기와;
    상기 분극성 전극과 상기 분리기 사이에 채워진 전해질과;
    상기 분극성 전극의 주위에 설치되어 상기 집전체들에 본딩된 개스켓을 구비하며,
    상기 단위 이중층 커패시터들은 직렬 접속될 수 있도록 상기 집전체의 표면 상에 적층된, 전기 이중층 커패시터 장치.
  6. 전기 이중층 커패시터에 있어서,
    복수의 단위 전기 이중층 커패시터들과;
    상기 단위 전기 이중층 커패시터에 병렬 접속된 제어 회로를 구비하며,
    상기 제어 회로는 스위칭 소자를 포함하는, 전기 이중층 커패시터.
  7. 제 6 항에 있어서,
    상기 제어 회로는 상기 스위칭 소자에 직렬 접속된 저항기를 더 구비하는, 전기 이중층 커패시터.
  8. 제 7 항에 있어서,
    상기 저항기는 가변 저항기인, 전기 이중층 커패시터.
  9. 제 6 항에 있어서,
    상기 스위칭 소자는 사이리스터, 트라이액, 전력 트랜지스터, 전력 MOS FET 및 절연 게이트형 바이폴라 트랜지스터로 된 그룹에서 선택된 소자로 구성된, 전기 이중층 커패시터.
  10. 제 6 항에 있어서,
    상기 스위칭 소자의 동작을 제어하는 외부 스위치를 더 구비하는, 전기 이중층 커패시터.
  11. 제 6 항에 있어서,
    상기 단위 이중층 커패시터는,
    한쌍의 집전체들과;
    상기 집전체들 사이에 설치된 한쌍의 분극성 전극들과;
    상기 분극성 전극들 사이에 삽입된 분리기와;
    상기 분극성 전극들과 상기 분리기 사이에 채워진 전해질과;
    상기 분극성 전극의 주위에 설치되어 상기 집전체들에 본딩된 개스켓을 구비하며,
    상기 단위 이중층 커패시터들은 직렬 접속될 수 있도록 상기 집전체의 표면 상에 적층되고,
    상기 스위칭 소자 또는 상기 제어 회로는 상기 개스켓에 일체로 된, 전기 이중층 커패시터.
KR1019990017305A 1998-05-15 1999-05-14 단락 기능을 가진 전기 이중층 커패시터 KR100339328B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13392898A JP3379432B2 (ja) 1998-05-15 1998-05-15 電気二重層コンデンサ
JP98-133928 1998-05-15

Publications (2)

Publication Number Publication Date
KR19990088292A KR19990088292A (ko) 1999-12-27
KR100339328B1 true KR100339328B1 (ko) 2002-06-03

Family

ID=15116365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990017305A KR100339328B1 (ko) 1998-05-15 1999-05-14 단락 기능을 가진 전기 이중층 커패시터

Country Status (4)

Country Link
US (1) US6219221B1 (ko)
JP (1) JP3379432B2 (ko)
KR (1) KR100339328B1 (ko)
DE (1) DE19922948B9 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10021315A1 (de) * 2000-05-02 2001-11-08 Abb Research Ltd Superkondensatoranordnung
JP3964672B2 (ja) * 2001-12-28 2007-08-22 富士通株式会社 情報記憶装置及びそのヘッド退避方法
US7310240B2 (en) * 2004-03-31 2007-12-18 Ocz Technology Group, Inc. Method for increasing stability of system memory through enhanced quality of supply power
TWM268219U (en) * 2004-11-24 2005-06-21 Huei-Ru Jang Electricity regulating device for vehicle
JP2006324591A (ja) * 2005-05-20 2006-11-30 Nisshinbo Ind Inc 電気二重層キャパシタ、その制御方法及びこれを用いた蓄電システム並びに二次電池
DE102005041604A1 (de) * 2005-09-01 2007-03-15 Siemens Ag Vorrichtung mit wenigstens einem Doppelschichtkondensator
DE102006005334B4 (de) * 2006-02-07 2022-12-22 Bayerische Motoren Werke Aktiengesellschaft Verfahren zur Überwachung und/oder Steuerung oder Regelung der Spannung wenigstens einer Zellgruppe in einem Zellenverbund eines Energiespeichers sowie Zellgruppenlogik und Zentral-Logik zur Durchführung des Verfahrens
US8725252B2 (en) * 2009-12-18 2014-05-13 Cardiac Pacemakers, Inc. Electric energy storage device electrode including an overcurrent protector
US8848341B2 (en) * 2010-06-24 2014-09-30 Cardiac Pacemakers, Inc. Electronic component mounted on a capacitor electrode
KR101167519B1 (ko) 2012-04-17 2012-07-19 코칩 주식회사 전기 이중층 커패시터의 밸런서
US11830672B2 (en) 2016-11-23 2023-11-28 KYOCERA AVX Components Corporation Ultracapacitor for use in a solder reflow process

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54127561A (en) * 1978-03-27 1979-10-03 Nippon Electric Co Double layer condenser
US4737889A (en) * 1984-07-17 1988-04-12 Matsushita Electric Industrial Co., Ltd. Polarizable electrode body and method for its making
JPH0674477B2 (ja) 1985-06-28 1994-09-21 三菱マテリアル株式会社 高強度および高硬度を有する析出強化型耐食Ｎｉ基合金
JPH0630247B2 (ja) * 1986-05-31 1994-04-20 東芝電池株式会社 非水溶媒二次電池の製造方法
US5172307A (en) * 1990-03-23 1992-12-15 Nec Corporation Activated carbon/polyacene composite and process for producing the same
JP2575358Y2 (ja) * 1991-09-06 1998-06-25 いすゞ自動車株式会社 高耐圧電気２重層コンデンサ装置
JPH062484A (ja) * 1992-06-22 1994-01-11 Taisei Corp シールド掘進機の発進方法
JPH0630247A (ja) 1992-07-07 1994-02-04 Casio Comput Co Ltd 画像データ拡大処理装置
JP2716339B2 (ja) * 1993-04-14 1998-02-18 日本電気株式会社 電気二重層コンデンサ
JP3661725B2 (ja) * 1996-12-20 2005-06-22 旭硝子株式会社 電源装置

Also Published As

Publication number Publication date
DE19922948A1 (de) 1999-12-09
JPH11329907A (ja) 1999-11-30
DE19922948B9 (de) 2006-01-12
US6219221B1 (en) 2001-04-17
KR19990088292A (ko) 1999-12-27
DE19922948B4 (de) 2005-08-18
JP3379432B2 (ja) 2003-02-24

Similar Documents

Publication Publication Date Title
KR0169478B1 (ko) 전원장치
CN100477474C (zh) 三电平中性点箝位式反相电路
JP6382902B2 (ja) バッテリシステム
KR100339328B1 (ko) 단락 기능을 가진 전기 이중층 커패시터
KR100337035B1 (ko) 전력용 반도체 스위칭 소자의 직렬구동을 위한 수동형보조회로
SE521885C2 (sv) Strömriktare
JP2002208850A (ja) 半導体スイッチ装置
JP3133166B2 (ja) ゲート電力供給回路
KR101210951B1 (ko) 에너지 저장 장치 셀의 셀 밸런싱 모듈
CN111817535B (zh) 一种待机零功耗的开关电源及用电设备
US10305128B2 (en) Cell system and control method for cell system
JP2017147887A (ja) 電源システム
JPS5833792B2 (ja) 変換弁の保護回路
JP3460496B2 (ja) プラズマディスプレイの駆動装置
US5070426A (en) Clipper circuit for power transistor circuit and inverter circuit utilizing the same
JP5974873B2 (ja) 電池パック
EP0314808B1 (en) Clipper circuit for power transistor circuit and inverter circuit utilizing the same
CN218124363U (zh) 一种充放电电路、能源路由器及用电设备
JP2604668B2 (ja) スイッチング回路のスナバー回路
CN221900571U (en) Start protection circuit, electric equipment and power system
US20230253783A1 (en) Method for reducing in-rush currents in battery charging applications
KR100938660B1 (ko) 전기이중층캐패시터 모듈의 충전 장치
JPH0698528A (ja) ゲート電力供給回路
JPH0613687A (ja) 高電圧スイッチ
CN115603404A (zh) 一种充放电电路、控制方法、能源路由器及用电设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120507

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee