KR100339264B1 - 다중마스크층을사용하여집적회로내에논리레벨을프로그래밍하는장치및그방법 - Google Patents
다중마스크층을사용하여집적회로내에논리레벨을프로그래밍하는장치및그방법 Download PDFInfo
- Publication number
- KR100339264B1 KR100339264B1 KR1019950031444A KR19950031444A KR100339264B1 KR 100339264 B1 KR100339264 B1 KR 100339264B1 KR 1019950031444 A KR1019950031444 A KR 1019950031444A KR 19950031444 A KR19950031444 A KR 19950031444A KR 100339264 B1 KR100339264 B1 KR 100339264B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- programmable
- logic level
- mask layer
- opaque
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 173
- 230000008859 change Effects 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000001066 destructive effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000004936 stimulating effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/70541—Tagging, i.e. hardware or software tagging of features or components, e.g. using tagging scripts or tagging identifier codes for identification of chips, shots or wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 집적회로를 형성하기 위하여 사용되는 마스크층에 대한 하나 또는 그 이상의 개정을 근거로 출력 논리레벨을 프로그램하는 장치 및 방법을 제공한다. 프로그램된 논리레벨은 논리값으로 나타나고 마스크층에서 형성된 집적회로내에 내장된 장치로 부터 출력된다. 마스크층에 대한 각각의 개정은 본 시스템으로 부터 개정코드출력내에 비트장소에서 2 진값으로 나타난다. 이러한 장치 및 방법은 무한수의 마스크층과 그 마스크층에 대한 개정에 따라서 시스템을 프로그램하기 위해 사용된다. 시스템에서 나온 프로그램된 출력은 집적회로를 둘러싸는 패키지의 외부표면으로 부터 연장되는 핀장소를 통해 수많은 비트출력의 개정코드로 나타난다. 핀장소에 대한 준비억세스는 패키지를 열거나 밀봉된 제품에 손상을 입히지 않으면서, 최종수요자가 밀봉된 패키지에 내장된 집적회로 제품의 버전을 억세스하고 결정하도록 한다.
Description
본 발명은 집적회로에 관한 것으로 특히, 집적회로의 제조에 사용되는 마스크 세트를 인식하는 장치 및 방법에 관한 것이다.
마스크는 반도체기판에 패턴화된 상을 배치하기 위하여 이미 공지된 기구이다. 마스크는 단일노출 방식으로 상을 전체웨이퍼 또는 다른 마스크에 전사(轉寫)할 수 있다. 이하 공지한 바와 같이, "마스크"는 이미 알려진 "레티클"을 포함한다. 상을 단일노출 방식으로 전체웨이퍼에 전사하는 대신에, 단계적인 반복방식으로 전사를 수행하기 위해 레티클을 사용할 수 있다. 어떤 경우이든, 마스크전사 또는 레티클전사는 넓은 의미에 있어서 일련의 포토리소그래피(Photolithography)단계로 마스크(레티클을 포함하는 것으로 정의됨)로부터 웨이퍼까지 패턴화된 상의 전사를 포함한다.
마스크는 유리 또는 유리와 같은(예를 들면, 석영) 시작물질(starting matetial)로 제조된다. 유리물질상에는 크롬도금이 배치된다. 그런 다음, 크롬은 선택한 영역에서 노출되고 에칭되어 마스크를 통해 패턴을 형성한다. 패턴은 투명하고 불투명한 영역의 지역으로 이루어진다. 불투명한 영역은 복사선이 투과하지 못한다.
반도체기판상에 집적회로를 형성하기 위하여, 다중마스크가 필요하다. 마스크 각각은 기판에 층을 패턴화하는데 사용되며, 집적회로를 성취하기 위해 연속적인 층이 필요하다. CMOS 집적회로 제조에 있어서, 예를 들면, 10 층 이상(및 때때로 15층 이상)의 마스크층이 필요하다. 각각의 마스크상에 패턴은 반도체기판의 상부표면에 적절한 순서로 전사된다. 따라서, 이것은 결과적인 집적회로의 결과(구조 및 기능)를 결정하는 마스크이다. 하나 또는 그 이상의 마스크의 패턴에서의 어떠한 변화라도 회로결과에서의 결과적인 변화를 일으킬 것이다.
집적회로를 개발할 때, 종종 집적회로의 성능을 향상시키기 위하여 하나 또는 그 이상의 마스크를 개정할 필요가 있다. 고밀도이며 기능이 복잡한 넓은 영역의 집적회로 또는 회로에는, 일반적으로 마스크 개정의 수가 다수 있다. 예컨대, 마이크로프로세서 집적회로는 12개 또는 그 이상의 개정이 되어, 각각의 개정을 위하여 6개 또는 그 이상의 층으로 변화를 일으키는 것이 가능하다. 각각의 층과 특정한 집적회로 제품을 위한 관련된 개정 수로 변화의 트랙을 유지하는 것은 매우 번거롭다. 많은 제조자는 개정중인 마스크상에서 지정자를 변형시킴으로써 마스크 개정을 표시한다. 따라서, 지정자는 최종 수요자가 눈으로 검사를 하기 위하여 기판상에 패턴화된다. 그러므로, 사용자는 결과적인 웨이퍼를 검사할 수 있으며 사용된 특정마스크 개정의 수를 결정할 수 있다. 예를 들면, n-타입 웰로 제 2 개정, 폴리실리콘으로 제 3 개정, 제 1 금속으로 제 4 개정 및, 제 2 금속으로 제 5 개정을 내장하는 웨이퍼는 그 상부표면에 제조자가 눈으로 검사를 하기위해 마스크로 부터 에칭된 개정 수를 가진다. 그런 다음, 제조자는 웨이퍼 및 팩키지를 표시를 한 개정 수에 따라 각각의 다이로 세분화할 수 있다.
종종, 동작가능한 고속장치와 동작가능한 저속장치를 구분하는 방법 모두는 하나 또는 그 이상의 마스크층에 대한 개정이다. 제조자가 웨이퍼표면상에서 에칭된 디스크립터(descriptor)를 근거로 장치의 동작성을 결정하는데 반하여, 소비자 또는 최종 수요자는 이러한 동작성을 결정할 수 없다. 제조자가 마스크 층 개정에 따라 제품을 분류하여, 밀봉가능하게 밀봉된 팩키지에 다이를 배치한 다음, 디스크 립터가 예컨대, 웨이퍼상에 화선(畵線)지역 또는 테스트장소에 배치된다면, 다이는 디스크립터를 더이상 포함하지 않는다. 특히, 다이가 일단 팩키지되면, 마스크층개정의 검사는 디스크립터가 다이 또는 변경된(개정된) 회로지역에 배치된다면 사용자가 디스크립터를 도시할 수 있도록 패키지를 개방할 필요가 있다. 일단 패키지가 개방되면, 패키지는 일반적으로 재밀봉될 수 없다. 따라서, 이러한 패키지와 이에 관련된 다이는 폐기되어야 한다. 패키지된 다이를 눈으로 검사하는 것은 다이에 손상(즉, 다이를 재사용할 수 없으며)을 주는 것은 물론 번거로우며 시간소모적이다. 눈으로 검사하기 위하여 패키지뿐만 아니라 광학 확대기(optical magnification device)를 열기위한 기구를 필요로 한다.
눈의로의 검사, 특히 팩키지후에 눈으로의 검사는 최종 수요자에게 많은 문제점을 제공한다. 마스크층 세트를 근거로 특정한 응용분야를 가지는 집적회로가 팔린다면, 최종수요자는 다양한 응용분야 및 이에 따른 마스크층 개정을 아는데 유리하다. 예를 들면, 마스크층에 대한 개정을 경유하여 집적회로 장치의 다양한 동작속도를 알릴 필요가 있다. 업데이트된 마스크층이 사용되어 이미 통용되지 않는 장치의 속도등급을 발생한다. 따라서, 장치의 동작모드는 인에이블/디스에이블 선택 내부 및 외부기기를 통해 장치까지의 다양한 다중 클록속도로 프로그램가능한 마스크일 수 있다.
예를 들면, 사용자는 패키지된 집적회로의 부적함으로 인해시스템 결과를 성취할 수 없다면, 사용자는 시스템적합을 성취하기 위하여 집적회로가 어떻게 변형될 수 있는지 알 기를 원할 것이다. 이 경우, 집적회로 제조자와 만나 그 문제점을 설명하는 것이 사용자에게 유리하다. 눈으로의 검사가 집적회로의 마스크 개정을 결정하는 유일한 방법이라면, 제조자는 특정 집적회로에서의 문제점에만 의지한다.집적회로가 속도에 대한 원인때문에 부적합하다면, 제조자는 사용자-주문형 집적회로가 고속종류 또는 저속종류로 이루어지는 것을 결정할 수 없다. 따라서, 제조자는 더 높은 속도버전(상이한 마스크세트 개정)으로 집적회로를 대체하는 것을 권할 수 없다.
사용자와 제조자의 관점으로 부터, 집적회로의 아프터서비스 시장의 비파괴(non-destructive) 인식(패키지된 다이가 사용자 시스템에 내장됨)이 매우 요망되고 있다. 비파괴 능력, 집적회로를 형성하는데 사용되는 마스크세트의 패키지 핀아웃에 전기적인 판독이 유리하다. 그 밖에, 판독은 무한수의 마스크층은 물론 무한수의 마스크층 개정을 도모할 수 있다.
위의 개략적인 문제점은 본 발명의 마스크층 인식장치 및 방법에 의해 대부분 해결된다. 즉, 마스크 인식시스템은 집적회로의 일부분에 내장된 장치를 사용한다. 본 장치는 패키지된 집적회로로 부터 연장된 핀을 경유하여 평가될 수 있다. 따라서, 패키지회로를 위한 마스크층 개정은 전기적으로 핀을 접촉하고 장치의 상태를 판독함으로써 결정될 수 있다. 본 장치는 집적회로를 형성하는데 사용되는 마스크층에 대응하는 유일한 이진코드를 저장한다. 마치 집적회로처럼, 장치의 각 층은 변화가 마스크층으로 구성될때는 언제든지 프로그램된다. 마스크층이 변경되면, 개정을 지시하고, 마스크상에 장치패턴 또한 변경된다. 장치패턴으로의 변화는 집적회로에 저장된 프로그램된 이진값에 대응한다.
집적회로는 다수의 장치를 내장할 수 있다. 각각의 장치는 하나 또는 그 이상의 마스크층에 대한 개정에 대응하는 프로그램된 논리레벨을 생산한다. 장치는저장레지스터에 있는 개별 비트장소에 직렬로 연결된다. 하나 또는 그 이상의 마스크층에 대한 계속적인 개정은 저장레지스터로 이송되는 값에 영향을 미친다. 그런 다음, 개정레벨은 저장레지스터에 있는 2진값으로 부터 복호화될 수 있다. 제 1 개정은 비트패턴을 01로, 개정 2 를 10으로, 개정 3 을 11 등등으로 부호화한다. 무한수의 개정을 지시하는 무한수의 비트장소가 있을 수 있다. 그 밖에, 각각의 장치는 서로 직렬로 연결된, 무한수의 프로그램가능 회로를 포함할 수도 있다. 프로그램가능 회로 각각은 개별적인 마스크층으로 형성된 집적회로상에 층을 표시한다. 상기와 같이, 무한수의 마스크층은 각각의 개정을 위해 개정되고 트랙될 수 있다. 상술한 바와 같이, 무한수의 개정이 인식될 수도 있다.
대체로 말하자면, 본 발명은 장치를 리소그래피로 형성하기 위하여 사용되는 하나 또는 그 이상의 마스크층에 대한 변화량에 따라 장치에 대하여 입력부에서 고정된 논리레벨을 수신하고 장치의 출력부에서 프로그램된 논리레벨을 발생하는 장치를 제공하는데 있다. 장치는 제 1 마스크층을 지나는 패턴에 배치된 불투명소자를 가지는 제 1 마스크층으로 부터 제조된다. 불투명소자의 일부분은 제 1 층의 프로그램가능 셀내로 제한된다. 제 2 마스크층을 지나는 패턴에 배치된 불투명소자를 가지는 제 2 마스크층은 또한 사용될 수 있다. 제 2 마스크층의 일부는 제 2 층의 프로그램가능 셀내로 제한된다. 제 1 및 제 2 층내에 불투명소자는 제 1 및 제 2 층의 프로그램가능 셀내에 각각의 불투명소자와 함께, 정상적인 마스크층 개정기술에 따라 재구성될 수 있다. 장치는 제 1 및 제 2 층의 프로그램가능 셀내에 불투명소자를 광학적으로 수신하기 위해 배치된 반도체기판의 일부분에서 형성된다. 장치는 고정된 논리레벨을 수신하여 재구성된 불투명소자를 근거로, 프로그램된 논리레벨을 발생하기 위하여 전기적으로 연결된다.
본 장치는 고정된 논리레벨과 프로그램된 논리레벨사이에서 직렬로 연결된 제 1층의 프로그램가능 회로 및 제 2층의 프포그램가능회로로 이루어진다. 제 1 층의 프로그램가능 회로는 제 1 층의 프로그램가능 셀로 부터 리소그래피로 형성된 전도성 경로로 이루어진다. 제 2층의 프로그램가능 회로는 제 2층의 프로그램가능 셀로 부터 리소그래피로 형성된 전도성경로로 이루어진다. 프로그램된 논리레벨의 논리값은 제 1 및 제 2 층내에 단일층의 불투명소자가 재구성되는 동안 고정된 논리레벨의 값과 상이하다.
본 장치는 제 3 마스크층을 또한 포함하는바, 제 3 마스크층은 제 3 마스크층을 지나는 패턴에 배치된 불투명소자를 구비한다. 불투명소자의 일부분은 제 3 층의 프로그램가능 셀내로 제한된다. 제 3 층내에 불투명소자는 제 3층의 프로그램가능 셀내의 불투명소자와 함께 정상적인 마스크층 개정기술에 따라 재구성될 수 있다. 프로그램가능 논리레벨의 논리값은 제 1, 제 2 및, 제 3 층내에 있는 홀수층의 불투명소자가 재구성되는 동안 고정된 논리레벨의 논리값과 상이하다.
본 발명은 또한 집적회로를 생산하는데 사용된 마스크층 개정에 대한 비파괴판독을 위하여 집적회로에 내장된 시스템을 제공하는데 있다. 본 시스템은 반도체기판의 일부분에서 형성된 다수의 장치로 이루어진다. 다수의 장치 각각은 다수의 직렬연결 프로그램가능 회로를 포함하고, 프로그램가능 회로 각각은 반도체기판에 리소그래피로 형성된 다수층으로 부터 개별적인 층상에 배열된다. 다수의 장치 각각은 고정된 논리레벨을 수신하고 프로그램된 논리레벨을 발생하기 위하여 연결된다. 프로그램된 논리레벨의 논리값은 홀수인 다수의 직렬연결된 프로그램가능 회로가 상기 층에 대한 개정에 따라 재구성되는 동안 고정된 논리레벨의 논리값과 상이하다. 병렬부하 레지스터가 시스템에 포함되고, 다수의 장치를 수신하기 위하여 연결되고, 클록입력에 대한 또 다른 수신을 할 때, 층의 개정에 대응하는 개정코드를 판독하기 위하여 연결된다. 시스템은 집적회로를 밀봉가능하게 밀봉하는 집적회로 패키지를 포함하다. 집적회로 패키지는 패키지로부터 연장되어 개정코드를 수신하기 위하여 전기적으로 연결되는 핀을 포함한다. 개정코드는 다수의 비트를 포함하는 2진코드로 이루어진다. 각각의 비트는 각각의 개별적인 장치의 프로그램된 논리에 대응한다. 고정된 논리레벨의 논리값은 그라운드전위와 사실상 동일하며, 프로그램된 논리레벨은 그라운드전위나 파워전위와 사실상 동일하다. 파워전위는 그라운드전위를 초과하는 전압값에 있다.
본 발명은 집적회로를 생산하는데 사용되는 마스크층의 세트를 결정하는 방법을 제공하는데 있다. 본 방법은 다수의 마스크층을 제공하는 단계로 구성된다. 여기서, 마스크층 각각은 마스크층을 지나는 패턴에 배열된 불투명소자로 이루어지며 각각의 마스크층상에 불투명소자의 일부분은 프로그램가능 셀내로 제한된다. 각각의 마스크층의 프로그램가능 셀로 부터, 프로그램가능 회로는 집적회로내에 각각의 층에서 리소그래피로 형성된다. 하나의 층에 있는 프로그램가능 회로는 장치를 형성하는데 2 또는 그 이상의 프로그램가능 회로가 필요한 경우, 다른 프로그램가능 회로에 전기적으로 연결될 수 있다. 마스크층 개정은 다수의 마스크층중 한 층과 프로그램가능 셀중 한셀 상에 있는 불투명 소자를 재구성함으로써 형성된다. 직렬연결된 장치의 입력을 자극함으로써, 직렬연결된 장치의 출력에 있는 프로그램된 논리레벨이 발생된다. 프로그램된 논리레벨은 프로그램가능 셀내에 재구성된 불투명소자를 근거로 하는 논리값에서 프로그램된다. 프로그램된 논리레벨의 논리값은 마스크층 개정 인식기에 따라서 직렬연결된 장치로 부터 판독될 수 있다.
본 발명의 상기 및 그 밖에 목적과 장점은 후속하는 상세한 설명과 후속하는 첨부도면을 참고로 하여 더욱 명백해질 것이다.
본 발명은 많은 수정 및 변형형태가 가능하며, 그 특정실시예는 도면에서 예시를 위한 것이고 이하 상세히 설명될 것이다. 그러나, 도면 및 상세한 설명은 본 발명을 공지된 특정형태로 제한하려는 것이 아니며, 본 발명은 첨부된 특허청구범위에 의해 한정되는 바와 같이, 본 발명의 정신 및 범위내에 속하는 모든 수정, 등가물 및, 변형을 포함한다는 것에 주목해야 한다.
제 1 도는 본 발명의 장치(10)를 도시한 도면이다. 장치(10)는 n-개의 직렬로 연결된 프로그램가능 회로(12)를 포함한다. 각각의 프로그램가능 회로(12)는 반도체기판의 개별적인 층에 형성된다. 프로그램가능 회로(12a)는 프로그램가능 회로(12b), 프로그램가능 회로(12c) 및 프로그램가능 회로(12d)로 부터 분리한 층에 형성된다. 도시한 바와같이, 프로그램가능 회로(12)는 집적회로를 형성하는데 사용되는 어떤 수의 층도 수용할 수 있다. 따라서, 집적회로는 MOS(NMOS 및 CMOS)는 물론 바이폴라, ECL 을 포함하여 어떤 제조기술로든 실리콘기판 또는 GaAs 상에서 제조될 수 있다. 각각의 프로그램가능 회로(12)는 입력(carry-in) CI 및 CI바를수신하기 위하여 연결된다. 프로그램가능 회로(12)가 어떻게 구성되는지(즉, "프로그램되는지")에 따라, 각각의 프로그램가능 회로는 출력노드(carry-Out)에서 CO와 CO 바라 표시된 다양한 논리레벨을 발생한다. 프로그램가능 회로는 직렬로 연결됨으로써, CO와 CO 바는 도시한 바와 같이, CI와 CI 바에 연결된다. 제 1 층의 프로그램가능 회로(12a)의 출력은 제 2층의 프로그램가능 회로(12b)의 입력에 연결되고, 제 2층의 프로그램가능회로(12b)의 출력은 제 3 층의 프로그램가능 회로(12c)의 입력에 연결된다. 제 1층의 프로그램가능 회로(12a)에 대한 입력은 고정되었고, 여기서, CI1은 그라운드에 연결되며 CI1바는 VDD에 연결된다, 제 1 층의 프로그램가능 회로(12a)에 대한 입력에 고정된 논리레벨이 주어지고, 프로그램가능 회로(12a)에서 제 n층의 프로그램가능 회로(12d)까지 직렬연결이 주어진다면, 제 n층의 프로그램가능 회로(12d)의 출력은 프로그램된 논리레벨(CON)에 배치된다.
제 2a 도 내지 제 2c 도에는, 프로그램가능 회로의 상부 레이아웃도로서, 프로그램가능 회로(12a, 12b, 12c 및, 12d)가 도시되어있다. 제 2a 도는 "프로그램되지 않은" 프로그램가능 회로(14)를 예시한다. 회로(14)는 CI 내지 CO 사이에서 연장되는 전도성경로(16)를 포함하고, CI에서 CO까지, 전도성경로(16)는 회로(14)의 프로그램되지 않은 장소에 배치된 전도성 점퍼(jumper;18)에 의해 연결된다. 점퍼(18)는 물론 접촉부(20) 주위를 둘러싸는 지역은 컨덕터(16)로 부터 분리층위에 있다. 층사이에 구별은 컨덕터(16)의 경우 양의 기울기를 가지는 45°사선으로 그리고 점퍼(18)의 경우 음의 기울기를 가지는 45°사선으로 예시되어있다. 주목되는 바와 같이, 점퍼(18)와 컨덕터(16)는 서로 간격을 가지고 떨어져 접촉부(20)를 바로 둘러싸는 영역에서 하나가 다른 하나에 놓여있다.
제 2b 도는 프로그램된 프로그램가능 회로(22)를 예시한 도면이다. 제 2a도에 도시한 장소에 배치된 점퍼대신에, 제 2b도의 점퍼(24)는 도시한 바와 같이, CI 와 CO 바사이에 그리고 CI 바와 CO 사이에 전기적인 연결을 하도록 배치된다. 점퍼(24)는 C-형 세그먼트로 컨덕터(16) 아래에(또는 위에) 있는 곧은 세그먼트로 연장되고 접촉영역(20)에서 연결한다. 제 2c도에 도시한 바와 같이, 프로그램가능 회로(12)의 프로그램 구성은 점퍼장소(18)로 부터 컨덕터를 삭제하고 점퍼장소(24)에서 컨덕터를 형성함으로써 성취된다. 프로그램가능 회로(12)의 프로그램능력(programmability)은 단일층 즉, 음의 기울기를 가지는 45°사선으로 표시된 층상에 전도성 소자의 재구성에 의해 진전된다는 것을 제 2a도 내지 제 2c도의 도면으로부터 알 수 있다. 프로그램능력이 단일층상에서 성취되기 때문에, 프로그램가능 회로는 하나의 영역(제 1층의 프로그램가능 회로영역(12a), 제 2층의 프로그램 가능 회로영역(12b), 제 3 층의 프로그램가능 회로(12c) 및, 제 n 층의 프로그램가능 회로(12d)중 어느 하나)으로 제한된다. 각각의 프로그램가능 회로(12a-12d)는 제 2a도 내지 제 2c도에 도시한 재구성기술에 따라 프로그램될 수 있으므로 각각의 프로그램가능 회로(12a, 12b, 12c 또는 12d)에 필요한 단일층상에서 프로그램능력을 일으킨다.
제 3a 도 내지 제 3c 도에서, 총 프로그램능력은 기판 지형(topography)의 상부기판에 대하여 수직인 방위에서 성취될 수 있다. 재구성이 제 2a-2c도에 도시한 바와 같이, 상부지형에 대해 평행하게 연장되는 전도성층에서 일어나는 대신에, 프로그램능력은 접촉영역의 존재여부에 의해(제 3a-3c도 참조) 상부지형에 대해 수직으로 연장되는 전도성층의 재구성에 의해 수행될 수 있다. 따라서, "층" 프로그램능력은 기판표면에 대하여 사실상 평행하거나 수직으로 연장되는 어떤 전도성층으로서 이하 공지되어지며, 입력 CI 와 CI 바 내지 출력 CO 와 CO 바사이에 다시 선을 긋거나 변경된 연결을 일으키도록 변경될 수 있는 어떤 전도성영역을 포함한다.
제 3a도는 프로그램되지 않은 프로그램가능 회로(26)의 상부 레이아웃도를 예시한 도면이다. 제 2a도와 제 2b도에 도시한 회로(14,22)와 마찬가지로, 회로(26)는 컨덕터(16)는 물론 점퍼(18, 24)를 포함한다. 회로(26)는 전도성소자 사이에 대부분의 중첩영역에 배치된 접촉부(20)를 또한 포함한다. 접촉부(20)는 중첩영역(28)에 없으므로 입력(CI)과 출력(CO)사이와 입력 CI 바와 출력 CO 바사이에 프로그램되지 않은 상태의 연결을 보장한다.
제 3b 도는 프로그램된 프로그램가능 회로(30)를 예시한다. 회로(30)는 제 3a 도의 영역(32)에서 제 3b 도의 영역(28)까지 접촉부의 장소에서의 변화를 제외하고는, 회로(26)와 동일하다. 영역(32)에서 영역(28)까지 접촉부의 이동은 제 3c 도에 명백하게 도시하였으며, 회로(30)의 프로그램능력을 성취하는데 사용된다. 장소(32)에서 접촉부의 부재와 영역(28)에서 접촉부(20)의 존재는 입력 CI 와 출력 CO 바 사이에 전기적인 연결과 입력 CI 바와 출력 CO 바사이에 연결을 제공한다.
프로그램가능 회로(12a-12c)의 "프로그램"이 한 장소에서 다른 장소까지 전도층의 재구성에 의해 수행된다는 것이, 제 2a 도 내지 제 3c 도의 공지된 설명으로 부터 분명해진다. 게다가, 회로(12a-12d)의 재구성은 프로그램되지 않은 상태로 부터 출력단자까지 입력단자의 반전연결을 허용한다. 그 밖에, 각각의 프로그램가능 회로의 프로그램은 전도성소자를 형성하기 위하여 사용된 단일 마스크층만의 변형에 의해 성취될 수 있다. 따라서, 마스크층에 대한 어떤 변화 및 개정은 집적회로 기판상에 대응하는 프로그램가능 회로(12)를 형성하기 위하여 사용된, 마스크내에 프로그램가능 셀에 대한 변화 또는 개정과 같이또한 포함된다. 계속되는 집적회로 제품의 유일한 버전을 형성하기 위하여 사용되는 다수의 마스크 또는 단일마스크에 대한 개정은 대응하는 프로그램가능 회로(12a-12d)의 입력과 출력단자사이에 논리의 변화량에 의해 인식될 수 있다.
제 4도에 예시한 것은 마스크층 개정의 트랙을 유지하고 이러한 개정의 비파괴판독에 사용되는 시스템(34)이다. 유일한 제품을 생산하는데 사용되는 마스크층 개정의 각각의 세트는 시스템(34)에서 나온 유일한 개정코드(REV. CODE) 출력에 의해 인식된다. 시스템(34)은 저장장치(36)에 병렬로 연결된 다수의 장치(10)를 포함한다. 적당한 저장장치(36)는 병렬부하 레지스터를 포함한다. 도시한 바와 같이, 각각의 장치(10)는 직렬연결된 프로그램가능 회로(12)를 포함하며, 여기서, 제 1 층의 프로그램가능 회로는 고정된 논리레벨에 연결되고, 마지막 층의 프로그램가능 회로는 프로그램가능 논리레벨(CON)을 출력하도록 구성된다. 프로그램가능 논리(CON)는 "1" 또는 "0"의 논리값으로 나타난다. 논리값 1 은 논리값 0 보다 높은전압크기에 있으며, 논리값 1은 VDD 에 또는 VDD 에 근접하여 있는 것이 바람직하고, 반면에, 논리값 0은 그라운드전위 또는 그라운드전위에 근접하여 있다.
바람직한 실시예에 따라서, 집적회로 제품의 제 1 버전을 성취하는데 사용되는 마스크층의 제 1버전은 장치(10a)의 프로그램가능 회로내에 전체적으로 진전되고 비트 0의 프로그램된 논리레벨(CON)로 나타난다. 제 2개정은 장치(10b)의 프로그램가능 회로내에 전체적으로 진전되고 비트 1 의 프로그램된 논리레벨(CON)로 나타난다. 마스크층의 제 3배열은 장치(10a, 10b)의 프로그램된 회로내에 전체적으로 진전되고 비트 0과 1 로 나타난다. 제 4 마스크종 개정은 장치(10c)의 프로그램된 회로내에 전체적으로 진전되고 비트 2로 나타난다.
상술한 패턴을 나타내는, 마스크층의 각각의 개정은 이진수로 설계되고, 다음의 개정은 마지막 이진수를 초과한 다음의 이진수가 제공된다. 따라서, 제 1개정은 0001개정 코드로 나타나고, 다음 개정은 0010으로 나타나며, 제 3 개정은 0011, 제 4 개정은 0100 등등으로 나타난다. 따라서, 저장장치(36)에서 나온 개정 코드출력(REV. CODE)의 이진카운트는 장치(10a-10d)를 내장한 집적회로를 생산하는데 사용되는 마스크층의 특정개정을 나타낸다. 이는 각각의 장치(10)를 위한 수많은(무한수의) 층의 프로그램가능 회로가 있고 수많은(무한수의) 장치가 있는 제 4도의 도면으로 부터 명백하다. 저장장치(36)는 각각의 장치(10)내에 있는 프로그램되지 않은 또는 프로그램된 상태의 프로그램 회로를 나타내는 각각의 비트장소에 필요한 유일한 논리값을 수신하도록 구성되어있다. 비트장소는 장치(36)로 병렬부하되고이에 따라 이진 논리값의 개정코드와 같이 판독한다. 클록입력(CLK)에 의해 수행된 바와 같이 저장장소(36)으로 부터의 판독은, CLK의 클럭주기동안 일어난다.
제 4도와 관련하여, 제 5도 내지 제 7도에 도시한 바와 같이, 마스크층(38)에 대한 개정은 제 4도의 프로그램된 회로(12)의 특정장소에 대한 변화를 반영하여 각각의 마스크 세트 개정에 필요한 프로그램된 상태의 논리레벨(CON)을 성취한다. 비트장소 0 내지 n 에서 이진차수의 개정을 성취하기 위해 필요한 불투명소자를 재구성함으로써 변화가 일어난다.
제 5 도는, "Rev. A" 로 표시된 집적회로 제품의 버전을 생산하는데 필요한 마스크층의 제 1배열을 도시한 도면이다. 제 1개정은 마스크층(38a, 38c 및 38n)(마스크층(1, 3 및 n)상에서 수행되고, 나머지 모든 층은 변하지 않는다. 불투명소자에 대한 개정은 장소(40a, 40c및 40n)에 있는 이러한 소자에 대하여 도시된 변화에 의해 마스크층(38a, 38C 및 38n)상에 도시된다. 마스크층(38b)상에 패턴은 어떤 장소(40b)에서 변화하지 않으며, 따라서, 제 2 층의 프로그램가능 셀(42b)은 변화하지 않는다. 그러나, 층(1, 3 및 n)이 장소(40a, 40c 및 40n)에서 변화하기때문에, 제 1 층의 프로그램가능 셀(42a), 제 3 층의 프로그램가능 셀(42c) 및 제 n층의 프로그램가능 셀(42d)은 "X"를 가지는 것으로 도시된 특정장소에서 변화된다. 마스크층에 대한 변화 및 프로그램가능 셀(42a-42d)내에 장소에 대한 특정한 변화는 내장된 프로그램가능 회로(12)내에 특정장소에 있는 웨이퍼(44)의 특정회로상에 반영된다. 프로그램된 회로(12)는 특정 마스크층 변화를 나타내는 특정장소에 배치된 "X"를 가지는 것으로 웨이퍼(44)상에 도시된다. 프로그램된 프로그램가능 회로(12)는 "Rev. A"로 설계되는 유일한 웨이퍼(44)를 생산하기 위하여 도시되는 바, 여기서, 웨이퍼 수정/프로그램은 장치(10a)내에 비트 0 장소에 대한 특정한 장소에 있다. 비트 0은 제 5도에 도시한 마스크층(1, 3 및 N)에 대한 특정한 개정을 나타내는 프로그램된 논리레벨을 표시한다. 남아있는 장치(10b-10d)는 변화하지 않으며, 제 6도와 제 7도에 도시한 바와 같은, 계속적인 개정에 대하여 유보된다.
제 6도에는, 어쩌면 Rev. A에 후속하는, "Rev. B"로 표시된 제 2개정이 도시되어있다. 특히, 제 6도는 장소(40a)에 있는 제 1마스크층에 대한 개정, 장소(40c)에 있는 제 3마스크층에 대한 개정 및 장소(40n)에 있는 제 n층에 대한 개정을 예시한 도면이다. 개정은 프로그램가능 셀 장소에서 42a, 42c 및 42d로 또한 반영된다. 동일한 마스크층은 변화하지 않은 반면에, 개정이 서로 다른 이진장소(즉, 비트 0 대 비트 1)에서 반영되기 때문에 서로 다른 개정코드를 결과로 가져온다는 것이 제 5도와 제6도의 도면으로 부터 명백하다. 제 5도의 장소와는 상이한 특정장소에서의 변화는 웨이퍼(44)에 대한 변형을 생산하고, 제 6도의 "X" 지정자에 의해 표시된 것으로 특히 프로그램가능 회로(12)에 대한 변형을 생산한다. 제 6도의 "X" 지정자는 장치(10a)의 비트 0 장소보다는 장치(10b)의 비트 1 장소 출력에 있다 비트 1 장소는 통상적인 비트코드 카운팅을 사용하는 제 2 버전을 나타낸다. 제 1 비트장소와 유사한, 제 2 비트장소는 프로그램되는중인 홀수 마스크층을 나타내는 1 또는 0 의 논리값을 수신한다. 특히, 0 논리레벨은 장치(10)내의 어떤 프로그램가능회로(12)의 프로그램 없음(변화) 또는 짝수의 프로그램가능 회로(12)의 프로그램을 나타낸다. 세개의 프로그램가능 회로(12)가 Rev A와 Rev. B내에서 변화되기 때문에, 논리 1은 비트 0과 비트 1 장소 각각에 대한 입력으로 나타날 것이다. 제 5도와 제 6도의 비교로부터 명백해진 바와 같이, 동일한 층이 후속하는 개정에서 변화되더라도, 상이한 개별적인 이진코드는 저장장소(36)로 부터 개정코드로서 판독된다.
제 7도를 참고로 하면, 제3개정이 제 2층의 마스크(38b)에 도시되어 있다. 장소(40b)에 있는 개정은 프로그램가능 셀(42b)에 대한 개정과 같이 반영된다. 프로그램가능 셀(42b)에 대한 변화는 프로그램가능 회로(12)에서 웨이퍼(44)상에 패턴화된다. 특히, 제 3 개정(Rev. C)을 나타내는, 제 7도의 프로그램가능 회로(12)에 대한 변화는 이진 장소 비트 0 과 1 에 배치되어 이진수로 측정되는 제 3 개정을 나타낸다. 따라서, 제 5도 내지 제 7도는 마스크층에 대한 각각의 세트와 유일한 이진코드와 같이 마스크층에 대한 개정을 나타내는 인식화구조를 예시하는 도면이다. 여기서, 마스크층 개정의 각각의 세트는 상이한 더욱 유일한 이진코드(개정 코드로 표시된)를 나타낸다.
제 8도는 프로그램가능 회로(12) 기느에 대한 진리표를 도시한 도면이다. 프로그램가능 회로가 프로그램되지 않고, 제 2a 도와 제 3a 도에 도시한 실시예와 유사하다면, CI 와 CI 바는 제8도의 라인(46, 48)으로 도시된 바와 같이, 각각 CO 와 CO 바로 통과될 것이다. 프로그램가능 회로(12)가 프로그램되고 제 2b 도와 제 3b 도에 도시된 실시예와 유사하다면, CI와 CI 바는 제 8도의 라인(50, 52)으로 도시된 바와 같이, 각각 CO 바와 CO로 반전 연결될 것이다.
제 9도는 장치(10) 기능에 대한 진리표를 도시한 도면이다. 층 1 의 프로그램가능 회로(12a), 층 2 의 프로그램가능 회로(12b) 및, 층 3 의 프로그램가능 회로(3c)는 도시한 바와 같이 "1" 로 프로그램된다. 회로(12a, 12b 및 12c)가 프로그램되거나 프로그램되지 않는다면, "0" 값이 도시된다. 제 9도의 예시실시예에 있어서는, 3개의 직렬연결된 프로그램가능 회로가 사용되었다. 그러나, 제 1 도와 제 4 도에 도시한 바와 같이, 3개 미만이거나 3개 이상의 프로그램가능회로가 직렬로 서로 연결될 수 있다는 것을 알 수 있다. 단지 간략화할 목적으로, 제 9도는 누적 프로그램된 논리레벨(CO3)을 가지는 3개의 프로그램된 논리레벨만의 논리값을 예시한다. 특히, 각각의 층을 위한 프로그램된 값은 논리값 출력을 발생하기 위하여 서로 배타적- 논리합이다. 제 9도의 배타적-논리합 기능과 유사한, 제 8 도의 프로그램된 값은 입력값과 각각의 출력값을 생산하기 위하여 배타적-논리합이다. 배타적-논리합 기능은 단일 논리값으로 감소되어질 하나 또는 그 이상의 마스크층으로의 변화를 허용한다.
프로그램된 출력이 CON에서 "1" 논리값을 나타내는 1이라는 것을 아는데 중요하다. 어떠한 마스크층도 변화되지 않는다면, 논리값은 논리 "0" 레벨로 남아있다. 그러나, 하나의 마스크층이 변화한다면, 그 마스크층의 출력은 CON에서의 논리 하이값을 나타내기 위하여 다른 층의 변화하지 않는 출력과 배타적-논리합이 될 것이다. 2 또는 짝수의 마스크층이 변화한다면, 부가적인 프로그램가능 셀(42)내에 있는 변화하지 않는 (마스크) 것은 프로그램된 논리(CON)을 위한 논리 하이값을 발생하기 위하여 변형되어야만 한다. 논리 하이값이 프로그램된 논리레벨에서 발생하지 않는다면, 사용자와 제조자는 유일한 개정을 위한 프로그램 상태를 확인할 수 없으며, 어떠한 마스크층도 개정되지 않는다고 가정해야한다. 따라서, 짝수의 마스크가 개정된다면, 하나 이상의 마스크(프로그램된 셀영역에서 변화하지 않는 마스크)는 괼요한 프로그램된 출력의 하이값을 발생하기 위하여 변화되어야만 한다. 홀수의 마스크가 주어진 마스크세트를 위해 변화된다면, 프로그램된 셀장소에서 어떤 부가적인 마스크도 프로그램된 출력을 발생하기 위하여 변화될 필요가 없다. 따라서, 하나 또는 그이상의 마스크층에 대한 어떠한 변화 또는 개정은 프로그램된 논리레벨(CON)에 있는 단일 논리값으로 쉽제 제한될 수 있다.
제 10도에는, 제 4도의 저장장치(36)에서 취한 개정코드가 각각의 유일한 이진코드 대표를 위한 유일한 개정로 쉽게 인식되는 것을 도시한 것이다. 특히, 제 1 개정은 이진수 1 의 값(즉, 01)으로 나타난다. 제 2 개정은 이진수 2 의 값(즉, 010)으로 나타난다. 더욱이, 개정은 계속해서 이진값을 가지며, 각각의 이진값은 공업논리 개정 또는 특정한 개정의 기술과 부합한다. 제 10도에 도시된 개정코드가 단지 3개의 인진 논리값의 예시이며, 3 이상 또는 3 미만이 사용될 수 있다는 것을 아는데 중요하다.
사용자가 그 시스템에서 사용되는 특정한 버전의 제품을 결정하기 위하여 필요한 경우, 동작성 저장장치(36)에 연결된 전장소로 부터 개정코드를 쉽고 신속하게 판독할 수 있다. 저장장치(36)를 클록킹하고 적절한 개정코드를 판독함으로써,이진값이 디스플레이된다. 사용자는 개정로서 제조자와 접촉할 수 있으며 제조자는 제 9도에 도시한 것과 유사한 Revision Log 에서 개정코드를 조사할 수 있음으로써 사용자-내장형 부분을 위한 특정한 개정을 결정한다. 개정코드가 마스크세트 Rev. B 를 나타낸고 Rev. B 가 단순하게 Rev C 보다 느린 속도의 장치라면, 제조자는 사용자로 부터 Rev. B 부분을 교환할 수 있으며 현재 부딪치게될 어떤 속도경로에 대한 문제점을 해결하기 위하여 Rev. C 를 사용자에게 제공한다.
위와 같은 공지된 내용을 가지고 본 발명을 집적회로 패키지내에 내장된 수많은 형태의 집적회로에 적용할 수 있다는 것이 본 기술분야에서 숙련된 자에 의해 명백해질 것이다. 개정코드는 패키지를 동작하지 않으면서 쉽게 접근할 수 있으며, 개정코드는 위와 같은 패키지내에 배치된 특정한 제품의 기술로그에 관련된 것이다. 더욱이, 본 발명의 형태를 현재 바람직한 실시예로서 도시하고 공지하였음을 또한 주목하여야 한다. 다양한 수정 및 변형이 상기 공지된 마스크층을 사용하는 각각 그리고 모든 리소그래피단계로서 제조될 수 있다. 이 모든 것은 이러한 공지내용의 혜택을 받는 본 기술분야에서 숙련된 자에 의해 명백해질 것이다. 후속하는 청구범위는 위와 같은 모든 수정 및 변경을 포함해서 해석되어야 하며, 따라서, 명세서와 도면은 한정적인 의미로서가 아니라 예시적인 의미로 간주되어야 할 것이다.
제 1 도는 본 발명에 따른 논리레벨을 프로그래밍하는 장치의 블록도.
제 2a 도는 본 발명에 따른 프로그램되지 않는 상태로 도시된 제 1층의 프로그램가능 회로의 상부 레이아웃도.
제 2b 도는 본 발명에 따른 프로그램된 상태로 도시된 제 1층의 프로그램가능 회로의 상부 레이아웃도.
제 2c 도는 제 2a도와 제 2b도의 프로그램되지 않거나 프로그램된 상태로 변경된(재구성된) 상부 레이아웃도.
제 3a 도는 본 발명에 따른 프로그램되지 않은 상태로 도시된 제 2층의 프로그램가능 회로의 상부 레이아웃도.
제 3b 도는 본 발명에 따라 프로그램된 상태로 도시된 제 2층의 프로그램가능 회로의 상부 레이아웃도.
제 3c 도는 제 3a도와 제 3b도의 프로그램되지 않거나 프로그램된 상태로 변경된(재구성된) 상부 레이아웃도.
제 4 도는 본 발명에 따른 직렬 판독능력을 가진 저장장치에 병렬로 연결된, 제 1도의 다수의 장치를 도시한 개략도.
제 5 도 내지 제 7 도는 선택한 마스크층에 있는 마스크층 개정(revision) 및 본 발명에 따른 각각의 프로그램가능 셀장소에 있는 결과적인 이진차수 개정을 예시한 도면.
제 8 도는 본 발명에 따른 배타적-논리합(exclusive-or) 논리를 도시한 프로그램가능 회로기능에 대한 진리표.
제 9 도는 본 발명에 따른 프로그램가능 회로의 예시적인 3 층을 갖춘 장치기능의 진리표.
제 10 도는 각각의 개정코드에 인가하는 개정기술(description)로서 예시적인 3 비트수의 장소를 가지는 다수의 장치로 부터 개정코드 판독을 예시한 개정논리 순람표.
**** 도면의 주요부분에 대한 부호의 설명 ****
10 :장치 16 : 컨덕터
12,22,26,30 : 프로그램가능 회로 18,24 : 점퍼
20 : 접촉영역 28 : 중첩영역
Claims (6)
- 적어도 하나의 마스크층의 변화에 따라서 입력에서 고정된 논리 레벨을 수신하고 출력에서 프로그램된 논리레벨을 발생하는 장치로서, 상기 마스크층은 상기 장치를 리소그래피로 형성하기 위해 사용되며, 상기 장치는제 1 마스크층,제 2 마스크층,불투명소자 재구성수단 및,상기 불투명소자를 수신하는 수신장치로 이루어지며,상기 제 1 마스크층은 제 1 마스크층을 지나는 패턴에 배치된 불투명소자를 구비하며, 상기 불투명소자의 일부분은 제 1 층의 프로그램가능 셀내로 제한되고, 상기 제 2 마스크층은 제 2 마스크층을 지나는 패턴에 배치된 불투명소자를 구비하며, 상기 불투명소자의 일부분은 제 2 층의 프로그램가능 셀내로 제한되고상기 불투명소자 재구성수단은 상기 제 1 및 제 2 층의 프로그램가능 셀내에 각각의 상기 불투명소자와 함께 상기 제 1 층 및 제 2 층내에 불투명소자를 재구성하며,상기 불투명소자 수신장치는 상기 제 1 및 제 2 층의 프로그램가능 셀내에 상기 불투명소자를 광학적으로 수신하기 위해 배치된 반도체기판의 일부분에서 형성되고, 상기 장치는 고정된 논리레벨을 수신하고 상기 불투명소자를 재구성하는 것을 근거로, 프로그램된 논리레벨을 생산하기 위하여 전기적으로 연결되는 것을특징으로 하는 집적회로내 논리레벨을 프로그래밍하는 장치.
- 제 1 항에 있어서, 상기 장치는 고정된 논리레벨과 프로그램된 논리레벨사이에서 직렬연결된 제 1 층의 프로그램가능 회로와 제 2 층의 프로그램가능 회로를 포함하는 것을 특징으로 하는 집적회로내 논리레벨을 프로그래밍하는 장치.
- 제 2 항에 있어서, 상기 제 1 층의 프로그램가능 회로는 상기 제 1 층의 프로그램가능 셀로부터 리소그래피로 형성된 전도성경을 포함하는 것을 특징으로 하는 집적회로내 논리레벨을 프로그래밍하는 장치.
- 제 2 항에 있어서, 상기 제 2 층의 프로그램가능 회로는 상기 제 2 층의 프로그램가능 셀로부터 리소그래피로 형성된 전도성경을 포함하는 것을 특징으로 하는 집적회로내 논리레벨을 프로그래밍하는 장치.
- 제 1 항에 있어서, 프로그램된 논리레벨의 논리값은 제 1 및 제 2 층 내에 불투명한 소자로 이루어진 단일층이 재구성되는 동안 고정된 논리레벨의 논리값과 상이한 것을 특징으로 하는 집적회로내 논리레벨을 프로그래밍하는 장치.
- 제 1 항에 있어서, 상기 장치는제 3 마스크층,상기 불투명소자 재구성수단 및,프로그램가능 논리레벨의 논리값을 포함하며,상기 제 3 마스크층은 상기 제 3 마스크층을 지나는 패턴에 배치된 불투명소자를 가지며, 상기 불투명소자의 일부분은 제 3 층의 프로그램가능 셀내로 제한되고상기 불투명소자 재구성구단은 상기 제 3 층의 프로그램가능 셀내에 불투명소자와 함께 제 3 층으로 상기 불투명소자를 재구성하고,상기 프로그램가능 논리레벨의 논리값은 상기 제 1, 제 2 및 제 3 층내에 홀수인 불투명소자의 층이 재구성되는 동안 고정된 논리레벨의 논리값과 상이한 것을 특징으로 하는 집적회로내 논리레벨을 프로그래밍하는 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/311216 | 1994-09-23 | ||
| US08/311,216 US5644144A (en) | 1994-09-23 | 1994-09-23 | Device and method for programming a logic level within an integrated circuit using multiple mask layers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960012297A KR960012297A (ko) | 1996-04-20 |
| KR100339264B1 true KR100339264B1 (ko) | 2002-10-09 |
Family
ID=23205922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950031444A KR100339264B1 (ko) | 1994-09-23 | 1995-09-22 | 다중마스크층을사용하여집적회로내에논리레벨을프로그래밍하는장치및그방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US5644144A (ko) |
| EP (1) | EP0717444B1 (ko) |
| JP (1) | JP3697751B2 (ko) |
| KR (1) | KR100339264B1 (ko) |
| AT (1) | ATE281696T1 (ko) |
| DE (1) | DE69533713T2 (ko) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5354695A (en) | 1992-04-08 | 1994-10-11 | Leedy Glenn J | Membrane dielectric isolation IC fabrication |
| US6551857B2 (en) | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
| US6268228B1 (en) * | 1999-01-27 | 2001-07-31 | International Business Machines Corporation | Electrical mask identification of memory modules |
| US6407576B1 (en) | 1999-03-04 | 2002-06-18 | Altera Corporation | Interconnection and input/output resources for programmable logic integrated circuit devices |
| US6346427B1 (en) | 1999-08-18 | 2002-02-12 | Utmc Microelectronic Systems Inc. | Parameter adjustment in a MOS integrated circuit |
| US6347258B1 (en) * | 1999-09-23 | 2002-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Data structure of a product technology and a method of preparing the same |
| EP1100125A1 (en) * | 1999-11-10 | 2001-05-16 | STMicroelectronics S.r.l. | Integrated circuit with identification signal writing circuitry distributed on multiple metal layers |
| DE19958906A1 (de) * | 1999-12-07 | 2001-07-05 | Infineon Technologies Ag | Herstellung von integrierten Schaltungen |
| DE10043137A1 (de) * | 2000-08-31 | 2002-03-14 | Bosch Gmbh Robert | Vorrichtung und Verfahren zur Kennzeichnung der Version bei integrierten Schaltkreisen und Verwendung zur Steuerung von Betriebsabläufen |
| US7402897B2 (en) | 2002-08-08 | 2008-07-22 | Elm Technology Corporation | Vertical system integration |
| US20040064801A1 (en) * | 2002-09-30 | 2004-04-01 | Texas Instruments Incorporated | Design techniques enabling storing of bit values which can change when the design changes |
| FR2846790B1 (fr) * | 2002-10-31 | 2005-10-28 | St Microelectronics Sa | Dispositif pour la determination de la version de masque utilisee pour chaque couche metal d'un circuit integre |
| US20040251472A1 (en) * | 2003-06-11 | 2004-12-16 | Broadcom Corporation | Memory cell for modification of revision identifier in an integrated circuit chip |
| US7078936B2 (en) * | 2003-06-11 | 2006-07-18 | Broadcom Corporation | Coupling of signals between adjacent functional blocks in an integrated circuit chip |
| US7341891B2 (en) * | 2003-06-11 | 2008-03-11 | Broadcom Corporation | Method for manufacturing a memory cell for modification of revision identifier in an integrated circuit chip |
| US6933547B2 (en) * | 2003-06-11 | 2005-08-23 | Broadcom Corporation | Memory cell for modification of default register values in an integrated circuit chip |
| US7589362B1 (en) * | 2004-07-01 | 2009-09-15 | Netlogic Microsystems, Inc. | Configurable non-volatile logic structure for characterizing an integrated circuit device |
| US7215004B1 (en) * | 2004-07-01 | 2007-05-08 | Netlogic Microsystems, Inc. | Integrated circuit device with electronically accessible device identifier |
| JP4613040B2 (ja) * | 2004-09-09 | 2011-01-12 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US20060220013A1 (en) * | 2005-03-29 | 2006-10-05 | Bachman Steven C | Techniques for facilitating identification updates in an integrated circuit |
| JP5285859B2 (ja) * | 2007-02-20 | 2013-09-11 | 株式会社ソニー・コンピュータエンタテインメント | 半導体装置の製造方法および半導体装置 |
| CA2680275C (en) * | 2007-03-09 | 2016-08-23 | Renovis, Inc. | Bicycloheteroaryl compounds as p2x7 modulators and uses thereof |
| TW201140786A (en) * | 2010-05-14 | 2011-11-16 | Realtek Semiconductor Corp | Layout structure and version control circuit for integrated circuit |
| TWI417756B (zh) * | 2010-12-22 | 2013-12-01 | Etron Technology Inc | 用以記錄記憶體電路光罩改版的電路 |
| US8436645B2 (en) * | 2011-06-03 | 2013-05-07 | Himax Technologies Limited | Information generating apparatus and operation method thereof |
| US10068046B2 (en) * | 2015-12-21 | 2018-09-04 | Silicon Laboratories Inc. | Systems and methods for tracking changes to and identifying layers of integrated circuit devices |
| CN109541900B (zh) * | 2019-01-02 | 2021-03-30 | 长江存储科技有限责任公司 | 监控光罩使用的方法和系统 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4055802A (en) * | 1976-08-12 | 1977-10-25 | Bell Telephone Laboratories, Incorporated | Electrical identification of multiply configurable circuit array |
| US4343877A (en) * | 1981-01-02 | 1982-08-10 | Amdahl Corporation | System for design and production of integrated circuit photomasks and integrated circuit devices |
| US5260597A (en) * | 1988-07-21 | 1993-11-09 | Quick Technologies Ltd. | Routing structure for a customizable integrated circuit |
| US5594273A (en) * | 1993-07-23 | 1997-01-14 | Motorola Inc. | Apparatus for performing wafer-level testing of integrated circuits where test pads lie within integrated circuit die but overly no active circuitry for improved yield |
| US5408428A (en) * | 1994-01-03 | 1995-04-18 | Motorola, Inc. | Programmable bit cell |
-
1994
- 1994-09-23 US US08/311,216 patent/US5644144A/en not_active Expired - Fee Related
-
1995
- 1995-09-12 EP EP95306383A patent/EP0717444B1/en not_active Expired - Lifetime
- 1995-09-12 DE DE69533713T patent/DE69533713T2/de not_active Expired - Lifetime
- 1995-09-12 AT AT95306383T patent/ATE281696T1/de not_active IP Right Cessation
- 1995-09-22 KR KR1019950031444A patent/KR100339264B1/ko not_active IP Right Cessation
- 1995-09-22 JP JP24422895A patent/JP3697751B2/ja not_active Expired - Lifetime
-
1997
- 1997-03-05 US US08/811,814 patent/US5723876A/en not_active Expired - Lifetime
- 1997-11-24 US US08/977,213 patent/US5831280A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5723876A (en) | 1998-03-03 |
| EP0717444A3 (en) | 1998-04-01 |
| ATE281696T1 (de) | 2004-11-15 |
| EP0717444B1 (en) | 2004-11-03 |
| US5831280A (en) | 1998-11-03 |
| EP0717444A2 (en) | 1996-06-19 |
| US5644144A (en) | 1997-07-01 |
| KR960012297A (ko) | 1996-04-20 |
| JPH08181068A (ja) | 1996-07-12 |
| JP3697751B2 (ja) | 2005-09-21 |
| DE69533713T2 (de) | 2005-10-27 |
| DE69533713D1 (de) | 2004-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100339264B1 (ko) | 다중마스크층을사용하여집적회로내에논리레벨을프로그래밍하는장치및그방법 | |
| KR20190098078A (ko) | 집적 회로 레이아웃, 구조물, 시스템, 및 방법들 | |
| KR20200026730A (ko) | 안티-퓨즈 디바이스, 회로, 방법 및 레이아웃 | |
| US20220157835A1 (en) | Layout structure including anti-fuse cell | |
| US11176969B2 (en) | Memory circuit including a first program device | |
| US6587990B1 (en) | Method and apparatus for formula area and delay minimization | |
| US20230189512A1 (en) | Method of manufacturing semiconductor device | |
| CN113785384A (zh) | 使用光电标记对半导体器件进行裸片级唯一认证和序列化的方法 | |
| US20220359484A1 (en) | Memory circuits | |
| KR20020086474A (ko) | 개별화된 하드웨어 | |
| KR102316576B1 (ko) | 이퓨즈 회로, 방법, 레이아웃, 및 구조물 | |
| US6530063B1 (en) | Method and apparatus for detecting equivalent and anti-equivalent pins | |
| KR102499450B1 (ko) | 메모리 디바이스, 집적 회로 디바이스 및 방법 | |
| US11621046B2 (en) | EFuse circuit, method, layout, and structure | |
| US11696437B2 (en) | Integrated circuit device | |
| Foster | Specialized silicon compilers for language recognition | |
| JP4046503B2 (ja) | 半導体集積回路装置 | |
| Gossen | I. The 64-kbit RAM: A prelude to VLSI | |
| Ekekwe | Integrated Circuit Design | |
| JPS58124266A (ja) | 半導体集積回路 | |
| Al-Utaibi | An Efficient test-pattern relaxation technique for synchronous sequential circuits | |
| Santrakul | Multi-valued LSI/VLSI logic design | |
| TW201814396A (zh) | 光罩圖案驗證方法、光罩形成方法以及半導體結構 | |
| Tutak | Error identification and data recovery in MISR-based data compaction | |
| You | SELF-TESTING VLSI CIRCUITS (BUILT-IN, FAULT DETECTION, DYNAMIC RAM, DESIGN) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130429 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140508 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 14 |
|
| EXPY | Expiration of term |