KR100339016B1 - multi-chip package of millimeter wave band using quartz base - Google Patents
multi-chip package of millimeter wave band using quartz base Download PDFInfo
- Publication number
- KR100339016B1 KR100339016B1 KR1019980041587A KR19980041587A KR100339016B1 KR 100339016 B1 KR100339016 B1 KR 100339016B1 KR 1019980041587 A KR1019980041587 A KR 1019980041587A KR 19980041587 A KR19980041587 A KR 19980041587A KR 100339016 B1 KR100339016 B1 KR 100339016B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- glass substrate
- package
- flip chip
- microwave
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명은 밀리파 통신에서 사용하기 위한 회로기판에 관한 것으로 특히, 유리기판위에 한 개 이상의 플립칩을 솔더 범퍼(solder bumper)를 통해 멀티칩 패키지하되, 솔더 범퍼(solder bumper)와 유리기판 사이에 데이터의 입출력신호선 및 전력선과 접지선을 외부로 연결하기 위한 금속선 및 플립 칩 상호간의 연결을 위한 연결선을 형성시키며, 플립칩에서 발생되는 열을 외부로 전달해 주기 위해 방열판을 상기 플립칩 위에 장착함으로써 칩에서 발생하는 열을 직접적으로 제거할 수 있도록 구성되어지는 것을 특징으로 하는 유리기판을 이용한 극초단파 대역의 멀티칩 패키지를 제공함으로서, 주파수가 증가할수록 신호의 손실도 비례하여 증가하기 때문에 상술한 밀리미터파 대역에 해당하는 초고주파 통신 시스템의 설계시 회로기판의 유전손실을 낮추어야 하는 필요성을 현존하는 물질중 유전손실이 가장 낮은 유리를 사용하여 구현하였다는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to circuit boards for use in milli-wave communication. In particular, one or more flip chips on a glass substrate may be packaged through a solder bumper, and between a solder bumper and a glass substrate. Forms a connection line for connecting the input and output signal line of the data, the metal line for connecting the power line and the ground and the flip chip to the outside, and the heat sink is mounted on the flip chip to transfer heat generated from the flip chip to the outside By providing a multi-chip package of the microwave band using a glass substrate, characterized in that it is configured to directly remove the generated heat, the signal loss increases proportionally as the frequency increases, so the millimeter wave band In the design of the corresponding microwave communication system, The dielectric loss is implemented by using the lowest glass of the substances in which the presence of the need to have an effect.
더욱이, 유리의 투명성에 의해 플립칩 공정시 칩과 기판의 솔더범퍼 연결과정이 쉽게된다는 부가적인 효과를 얻는다.Moreover, the transparency of the glass has the additional effect of facilitating the solder bumper connection process between the chip and the substrate during the flip chip process.
Description
본 발명은 밀리파 통신에서 사용하기 위한 회로기판에 관한 것으로. 특히 유전손실이 낮은 장점을 갖는 유리(quartz)기판을 이용한 극초단파 대역의 멀티칩 패키지에 관한 것이다.The present invention relates to a circuit board for use in millimeter wave communication. In particular, the present invention relates to a microwave chip multichip package using a glass substrate having an advantage of low dielectric loss.
더욱이, 열전도성이 낮은 유리의 특성에 의해 멀티칩 패키지 형성이 어려웠다는 종래 기술의 단점을 보완하기 위하여 유리기판을 이용한 멀티칩 패키지 형성시 플립칩 방식에 의한 멀티칩 패키지와 멀티칩 상부에 방열판을 배치함으로써 칩에서 발생되는 열을 직접 외부로 방출할 수 있도록 하는 유리기판을 이용한 극초단파 대역의 멀티칩 패키지에 관한 것이다.Furthermore, in order to compensate for the disadvantage of the prior art that the formation of a multichip package was difficult due to the low thermal conductivity of glass, a heat sink was formed on the multichip package and the multichip by the flip chip method when forming a multichip package using a glass substrate. The present invention relates to a multi-chip package in a microwave band using a glass substrate that can directly dissipate heat generated from a chip by disposing it.
일반적으로, 반도체 기술의 발전에 힘입어 근래 통신분야는 눈부신 발전을 거듭하고 있는데, 이러한 추세에도 불구하고 사용자들은 보다 빠르고 보다 많으며 보다 다양한 형식의 정보를 얻을 수 있기를 희망하고 있다.In general, thanks to the development of semiconductor technology, the field of communication has been remarkably developed in recent years, and despite this trend, users are hoping to obtain faster, more, and more various types of information.
따라서, 동일 채널에 음성, 영상, 문자 등등의 다양한 멀티정보를 전송할 수 있으면서도 보다 빠른 전송속도를 제공하기 위해 초고주파 대역을 사용한 통신방식이 제안되고 있다.Accordingly, a communication method using an ultra-high frequency band has been proposed to provide a faster transmission speed while transmitting various multi-information such as voice, video, text, and the like on the same channel.
특히나, 초고주파 대역중 극초단파에 해당하는 밀리미터파 대역 즉, 파장이 1∼10㎜ 의 범위를 갖는 30∼300㎓ 대역의 초고주파의 경우 주파수 밴드를 넓게 잡을 수 있기 때문에 근래 각광받고 있는 주파수 대역이며, 이러한 밀리미터파 대역을 이용한 통신을 통상 밀리파 통신이라 칭한다.In particular, the millimeter wave band corresponding to the ultra-high frequency band of the ultra-high frequency band, that is, the 30-300 kHz band having a wavelength range of 1 to 10 mm is a frequency band that has been in the spotlight recently because the frequency band can be widened. Communication using the millimeter wave band is commonly referred to as millimeter wave communication.
상술한 밀리파 통신에서는 밀리미터파 대역의 신호가 공기나 비 또는 수증기 등에 의해 쉽게 흡수 또는 산란되기 때문에 통상적으로 전송 손실이 적은 원형 도파관을 사용하여 데이터 통신을 수행하게 된다.In the above-described millimeter wave communication, signals in the millimeter wave band are easily absorbed or scattered by air, rain, or water vapor. Thus, data communication is typically performed using a circular waveguide having low transmission loss.
그러나 주파수가 증가할수록 신호의 손실도 비례하여 증가하기 때문에 상술한 밀리미터파 대역에 해당하는 초고주파 통신 시스템에서는 전송경로 즉, 도파관의 전송 손실을 줄이기 위해 노력함과 아울러 통신용 회로기판의 유전손실을 낮추기 위해 부단한 연구가 진행중이다.However, as the frequency increases, the signal loss increases proportionally. Therefore, in the above-described ultra-high frequency communication system corresponding to the millimeter wave band, efforts are made to reduce the transmission path, that is, the transmission loss of the waveguide, and to reduce the dielectric loss of the communication circuit board. Research is ongoing.
상술한 연구중 통신용 회로기판의 유전손실을 낮추기 위해 제안되고 있는 기술들을 첨부한 도면을 참조하여 살펴보면 다음과 같다.With reference to the accompanying drawings, the techniques proposed to lower the dielectric loss of the communication circuit board during the above-described study are as follows.
도 1은 세라믹 기판과 폴리이미드(polyimide)층을 이용한 와이어 본딩 방식의 멀티칩 패키지의 단면를 표시한 것으로, 이는 일본의 NTT사(社)에서 제안한 것으로 사용된 주파수 대역은 9.69∼19.52㎓ 이다.1 is a cross-sectional view of a multi-chip package of a wire bonding method using a ceramic substrate and a polyimide layer, which is proposed by NTT of Japan, and has a frequency band of 9.69 to 19.52 GHz.
이는 다수의 세라믹 층을 적층하고 100㎛ 이상의 폴리이미드 두께를 얻기 위해 다수의 폴리이미드 층을 적층하였다. 그리고 폴리이미드층 위의 신호선(17) 및 칩 위에 만들어진 입출력 패트(15) 사이에 본딩 와이어(14)가 존재하는데 본딩와이어에 의한 신호 손실을 줄이고자 폴리이미드 층에 구멍을 내고 칩을 패키지시켰다.This laminated a plurality of ceramic layers and laminated a plurality of polyimide layers to obtain a polyimide thickness of 100 μm or more. The bonding wire 14 is present between the signal line 17 on the polyimide layer and the input / output pad 15 formed on the chip. In order to reduce signal loss caused by the bonding wire, holes are formed in the polyimide layer to package the chip.
또한, 신호선(17)에서 발생하는 초고주파 신호는 폴리이미드 층에서 형성했고 칩에 공급할 전력선 및 접지선은 세라믹 기판과 폴리이미드층을 관통하는 금속선(16)으로 형성된 것을 특징으로 하고 있다.In addition, the ultra-high frequency signal generated from the signal line 17 is formed in the polyimide layer, and the power line and the ground line to be supplied to the chip are formed of the metal line 16 passing through the ceramic substrate and the polyimide layer.
그러나, 상술한 도 1의 구조에 따른 세라믹 기판과 폴리이미드(polyimide)층을 이용한 와이어 본딩 방식의 멀티칩 패키지는 열전도도가 좋지 않은 세라믹 기판 및 폴리이미드 층을 사용함으로써 고전력 패키지 분야에 사용하기 힘들다.However, the multi-chip package of the wire bonding method using the ceramic substrate and the polyimide layer according to the structure of FIG. 1 is difficult to use in the field of high power package by using the ceramic substrate and the polyimide layer having poor thermal conductivity. .
상술한 도 1에 도시되어 있는 구조와 다른 종래의 멀티칩 패키지의 다른 실시예로서 첨부한 도 2에 도시되어 있는 구조는 일본의 마쯔시다 사(社)에서 제안한 것으로 세라믹 기판을 이용한 플립칩 방식의 멀티칩 패키지인데, 일명 HIC(Hybrid Integrated Circuit)라고도 칭한다. 상기 HIC의 경우 사용 주파수 대역은 약 880㎒ 이며, 세라믹 기판(21)위에 평면 인덕터(23)를 만들어서 사용한 것을 특징으로 한다.As another embodiment of the conventional multichip package, which is different from the structure shown in FIG. 1, the structure shown in FIG. 2 is proposed by Matsushita Co., Ltd. of Japan, and is a flip chip type multi-layer using a ceramic substrate. Chip package, also known as HIC (Hybrid Integrated Circuit). In the case of the HIC, the frequency band used is about 880 MHz, and the planar inductor 23 is used on the ceramic substrate 21.
그러나, 상기 HIC의 구조 역시 열전도도가 낮은 세라믹 기판을 사용함으로써 고전력 패키지 분야에 사용하기 힘든 구조이다.However, the structure of the HIC is also difficult to use in a high power package field by using a ceramic substrate with low thermal conductivity.
또한, 상술한 도 1과 도 2에 도시되어 있는 구조와 다른 종래의 멀티칩 패키지의 다른 실시예로서 첨부한 도 3에 도시되어 있는 구조는 알루미늄나이트나이드(AIN) 기판과 폴리이미드 층을 이용하여 멀티칩 패키지를 구성한 것으로, 이는 미국의 GE 사(社)에서 제안했으며, 일명 MHDI(Microwave High Density Interconnect)라고도 칭한다.In addition, the structure shown in FIG. 3 attached as another embodiment of a conventional multichip package different from the structure shown in FIGS. 1 and 2 described above may be obtained by using an aluminum nitride (AIN) substrate and a polyimide layer. It is a multichip package that was proposed by GE in the US and is also known as Microwave High Density Interconnect (MHDI).
상기 MHDI의 경우 사용 주파수 대역은 약 5∼6㎓로 알루미늄나이트나이드(AIN) 기판(31)에 구멍(310)을 내고 칩을 패키지 한 것으로, 칩과 칩사이의 신호 연결 및 칩의 접지와 전력 공급 및 신호전달을 위한 금속선(36)을 폴리이미드 층(32)을 이용하여 형성하고 상기 알루미늄나이트나이드(AIN) 기판(31)의 상하부에 형성한 접지면(37)은 기판을 관통한 접지선(33)으로 상호연결되어 있는 것을 특징으로 한다.In the case of the MHDI, the frequency band used is about 5-6 kHz, and the chip is packaged with a hole 310 in the aluminum nitride (AIN) substrate 31, and the signal connection between the chip and the chip ground and power The metal wire 36 for supply and signal transmission is formed by using the polyimide layer 32, and the ground plane 37 formed on the upper and lower portions of the aluminum nitride (AIN) substrate 31 is a ground wire through the substrate ( 33) are interconnected.
그러나, 상기 도 3에 도시되어 있는 구조는 열전도도가 큰 알루미늄나이트나이드(AIN)를 사용하기 때문에 고전력 패키지 분야에 사용하기 적합하지만, 기판으로 사용되는 알루미늄나이트나이드(AIN) 특성에 따라 일정 주파수 이상의 고주파에서는 기판의 유전손실에 의한 신호의 손실이 커지게됨에 따라 약 20㎓ 이상의 주파수 대역에서는 사용할 수 없다는 단점이 있다.However, the structure shown in FIG. 3 is suitable for use in high power package applications because aluminum nitride (AIN) having high thermal conductivity is used, but according to the characteristic of aluminum nitride (AIN) used as a substrate, the frequency is higher than a predetermined frequency. As the signal loss due to the dielectric loss of the substrate increases at high frequencies, it cannot be used in a frequency band of about 20 Hz or more.
마지막으로 첨부한 도 4에는 상술한 종래기술과 다른 실시예를 도시하고 있는데, 상기 도 4에 도시되어 있는 멀티칩 패키지의 구조는 실리콘 기판(41)과 기상 성장(Chemical Vapor Deposition; CVD) 증착에 의한 후막 SiO2층(42)를 이용한 구조로서, 일본의 마쯔시다 사(社)에서 제안한 것으로, 일명 MFIC(Microwave Flipchip Integrated Circuit)라고도 칭한다.Finally, the accompanying FIG. 4 shows an embodiment different from the above-described prior art. The structure of the multichip package shown in FIG. 4 is based on the deposition of a silicon substrate 41 and chemical vapor deposition (CVD). As a structure using the thick film SiO 2 layer 42 formed by Matsushita Corp. of Japan, it is also called MFIC (Microwave Flipchip Integrated Circuit).
상기 도 4에 도시되어 있는 MFIC 구조는 저저항 실리콘 기판(41) 윗 면에 접지면(43)을 형성한 다음 약 9㎛ 정도의 후막 SiO2층(42)를 형성하고 칩의 입출력 신호 및 전력선을 외부로 연결하기 위한 금속선(44) 및 플립칩(48)의 접지를 공급하기 위해 만들어진 접지선(45)를 모두 후막 SiO2층(42)에 만든 것을 특징으로 한다.In the MFIC structure shown in FIG. 4, the ground plane 43 is formed on the upper surface of the low-resistance silicon substrate 41, and the thick film SiO 2 layer 42 having a thickness of about 9 μm is formed, and the input / output signal and power line of the chip are formed. The ground wire 45 made to supply the ground of the metal wire 44 and the flip chip 48 for connecting to the outside is characterized in that the thick film SiO 2 layer 42 is made.
이 구조는 상기 도 1에서 도 3까지 설명한 초고주파 패키지 구조에 비해 단순한 패키지 구조와 세라믹 기판에 비해 비교적 열전도도 특성이 좋고 가격이 저렴한 실리콘 기판을 사용한 장점을 갖는다.This structure has advantages of using a simple package structure and a silicon substrate having a relatively good thermal conductivity and a low cost compared to a ceramic substrate as compared to the ultra-high frequency package structure described with reference to FIGS. 1 to 3.
그러나, 약 9㎛ 정도의 후막 SiO2층(42)를 형성하기 까지 오랜 시간의 공정이 필요하며, 그에 따라 공정 가격이 높아진다는 단점이 문제점으로 제시되었다.However, a disadvantage is that a long time process is required to form a thick film SiO 2 layer 42 of about 9 μm, and thus the process price is high.
상술한 바와 같은 문제점을 해소하기 위한 본 발명의 목적은 유전손실이 낮은 유리기판을 이용하여 극초단파 대역의 멀티칩 패키지를 형성하되, 열전도성이 낮은 유리의 특성에 의해 멀티칩 패키지 형성이 어려웠다는 종래 기술의 단점을 보완하기 위하여 유리기판을 이용한 멀티칩 패키지 형성시 플립칩 방식에 의한 멀티칩 패키지와 멀티칩 상부에 방열판을 배치함으로써 칩에서 발생되는 열을 직접 외부로 방출할 수 있도록 하는 유리기판을 이용한 극초단파 대역의 멀티칩 패키지를 제공하는 데 있다.An object of the present invention for solving the problems described above is to form a multi-chip package in the microwave band using a glass substrate with a low dielectric loss, it is difficult to form a multi-chip package due to the characteristics of the glass of low thermal conductivity In order to make up for the shortcomings of the technology, the glass substrate which directly dissipates heat generated from the chip can be directly discharged by arranging the heat sink on the multichip package and the multichip package by flip chip method when forming the multichip package using the glass substrate. It is to provide a multi-chip package of the microwave band used.
도 1은 세라믹 기판과 폴리이미드(polyimide)층을 이용한 와이어 본딩 방식의 멀티칩 패키지의 단면 구성도1 is a cross-sectional view of a multi-chip package of a wire bonding method using a ceramic substrate and a polyimide layer
도 2는 세라믹 기판을 이용한 플립칩 방식의 멀티칩 패키지의 단면 구성도2 is a cross-sectional view of a flip chip type multi-chip package using a ceramic substrate
도 3은 알루미늄나이트나이드(AIN) 기판과 폴리이미드 층을 이용하여 멀티칩 패키지를 구성한 예시도3 is an exemplary diagram of a multichip package using an aluminum nitride (AIN) substrate and a polyimide layer.
도 4는 실리콘 기판과 기상 성장(Chemical Vapor Deposition) 증착에 의한 후막 SiO2층을 이용하여 멀티칩 패키지를 구성한 예시도4 is an exemplary diagram of a multichip package using a silicon substrate and a thick film SiO 2 layer formed by chemical vapor deposition (CVD) deposition.
도 5는 본 발명에 따른 유리기판을 이용한 극초단파 대역의 멀티칩 패키지의 구성 예시도5 is an exemplary configuration diagram of a multi-chip package of microwave band using a glass substrate according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
51 : 유리기판 52 : 금속선51 glass substrate 52 metal wire
53 : 연결선 54 : 플립 칩53: connecting line 54: flip chip
55 : 입출력 패트 56 : 솔더 범퍼55: input and output pad 56: solder bumper
57 : 후막 접착제 58 : 방열판57: thick film adhesive 58: heat sink
상기 목적을 달성하기 위한 본 발명의 특징은, 멀티칩 패키지에 있어서, 유리기판위에 한 개 이상의 플립칩을 솔더 범퍼를 통해 멀티칩 패키지하되, 상기 솔더 범퍼와 유리기판 사이에 데이터의 입출력신호선 및 전력선과 접지선을 외부로 연결하기 위한 금속선 및 플립 칩의 상호간의 연결을 위한 연결선을 형성시키며, 상기 플립칩에서 발생되는 열을 외부로 잘 전달해 주기 위해 방열판을 상기 플립칩 위에 장착함으로써 칩에서 발생하는 열을 직접적으로 제거할 수 있도록 구성되어지는 데 있다.A feature of the present invention for achieving the above object, in the multi-chip package, one or more flip chip on the glass substrate through the multi-chip package through the solder bumper, the input and output signal line and power line of the data between the solder bumper and the glass substrate Forming a connection line for connecting the metal chip and the flip chip to the outside and the ground line to the outside, and heat generated from the chip by mounting a heat sink on the flip chip to transfer heat generated from the flip chip to the outside It is configured to remove directly.
상기 목적을 달성하기 위한 본 발명의 부가적인 특징으로 상기 플립칩은 실리콘을 이용한 반도체 집적회로이거나 화합물을 이용한 반도체 집적회로를 사용하는 데 있다.An additional feature of the present invention for achieving the above object is the flip chip is a semiconductor integrated circuit using silicon or a semiconductor integrated circuit using a compound.
상기 목적을 달성하기 위한 본 발명의 다른 부가적인 특징으로 상기 유리기판위에 평면 인덕터와 칩 인덕터를 동시에 구비하거나 박막 캐패시터와 칩 캐패시터를 동시에 구비하거나 박막 저항과 칩 저항을 동시에 구비할 수 있는 데 있다.Another additional feature of the present invention for achieving the above object is to include a planar inductor and a chip inductor on the glass substrate at the same time, or a thin film capacitor and a chip capacitor at the same time, or a thin film resistor and a chip resistor at the same time.
상기 목적을 달성하기 위한 본 발명의 또 다른 부가적인 특징으로 상기 유리기판위에 칩다이오드 및 유전체 공진기 소자 및 여파기등의 소자를 동시에 구비할 수 있는 데 있다.Another additional feature of the present invention for achieving the above object is to provide a chip diode, a dielectric resonator element, and a filter element on the glass substrate at the same time.
상기 목적을 달성하기 위한 본 발명의 또 다른 부가적인 특징으로 상기 유리기판위에 평면 도파관(coplanar waveguide)과 마이크로스트립 라인(microstrip line)를 동시에 구비할 수 있는 데 있다.Another additional feature of the present invention for achieving the above object is to be provided with a planar waveguide (coplanar waveguide) and a microstrip line on the glass substrate at the same time.
우선, 본 발명에서 사용하고자 하는 기술적 사상을 간략히 살펴보면, 현재까지 알려져 있는 물질로 가장 낮은 유전 손실을 갖는 물질이 유리(quartz)이다. 따라서, 유리를 기판으로 사용하는 경우 낮은 비유전율등으로 인해 유전체에 의한 신호 손실을 가장 작게 할 수 있어 100㎓ 정도의 주파수 대역까지 사용 가능하다는데 착안한 것이다.First, briefly look at the technical spirit to be used in the present invention, a material having the lowest dielectric loss as a material known to date is glass (quartz). Therefore, when glass is used as a substrate, it is conceived that the signal loss caused by the dielectric can be minimized due to the low relative dielectric constant, which can be used up to a frequency band of about 100 Hz.
그러나, 상술한 바와 같이 유리(quartz)를 기판으로 사용하기 위해서는 한가지 제약이 따르는데, 그 제약 조건이란 다름 아닌 열전도성이다.However, as described above, there is one limitation for using quartz as a substrate, which is thermal conductivity.
즉, 밀리미터파를 사용하는 칩에서는 매우 많은 열이 발생되기 때문에 회로의 정상적인 동작을 위해서는 기판의 열전도성이 높아야 하는데, 유리의 열전도성은 매우 낮기 때문에 패키지 칩에서 발생되는 열을 외부로 잘 전달해 주기 위한 특별한 구조가 필요하다.이를 위해 플립칩 방식에 의한 멀티칩 패키지와 멀티칩 상부에 방열판(Heat-sink)을 배치함으로써 칩에서 발생되는 열을 직접 외부로 방출할 수 있으므로 열전도도가 낮은 기판의 단점을 극복하도록 한다는 것이다.In other words, since a lot of heat is generated in a chip using millimeter wave, the thermal conductivity of the substrate must be high for the normal operation of the circuit. Since the thermal conductivity of glass is very low, it is necessary to transfer heat generated from the package chip to the outside. For this purpose, flip chip-based multichip packages and heat-sinks placed on top of the multichip can directly dissipate heat generated from the chip to the outside. To overcome.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 살펴보기로 한다.Hereinafter, a preferred embodiment according to the present invention will be described with reference to the accompanying drawings.
도 5는 본 발명에 따른 유리기판을 이용한 극초단파 대역의 멀티칩 패키지의 구성 예시도로서, 그 구성을 살펴보면, 한 개 이상의 플립칩(54)을 솔더 범퍼(solder bumper)(56)를 통해 멀티칩 패키지하고, 입출력신호선 및 전력선과 접지선을 외부로 연결하기 위한 금속선(52) 및 플립 칩(54)의 상호간의 연결을 위한 연결선(53)을 모두 유리기판(51)위에 형성시킨 구조이다.5 is an exemplary configuration diagram of a multi-chip package of a microwave band using a glass substrate according to the present invention. Looking at the configuration, one or more flip chips 54 are multi-chips through a solder bumper 56. In the package, both the metal line 52 for connecting the input / output signal line, the power line and the ground line to the outside and the connection line 53 for connecting the flip chip 54 to each other are formed on the glass substrate 51.
또한, 상기 플립칩(54)에서 발생되는 열을 외부로 잘 전달해 주기 위해 방열판(58)을 접착제(57)로 상기 플립칩(54)위에 장착함으로써 칩에서 발생하는 열을 직접적으로 제거할 수 있도록 구성되어 진다.In addition, in order to transfer heat generated from the flip chip 54 to the outside, the heat sink 58 is mounted on the flip chip 54 with an adhesive 57 to directly remove heat generated from the chip. It is constructed.
또한, 상기와 같은 구조에 적용되는 플립칩은 실리콘을 이용한 반도체 집적회로이거나 화합물을 이용한 반도체 집적회로를 사용하고, 또한 상기 유리기판(51)위에는 상기 플립칩이외에 평면 인덕터와 칩 인덕터를 동시에 구비하거나 박막 캐패시터와 칩 캐패시터를 동시에 구비할 수 있다.In addition, the flip chip applied to the above structure may be a semiconductor integrated circuit using silicon or a semiconductor integrated circuit using a compound, and the planar inductor and the chip inductor may be simultaneously provided on the glass substrate 51 in addition to the flip chip. The thin film capacitor and the chip capacitor may be simultaneously provided.
또한, 상기 유리기판(51)위에는 상기의 구성들 이외에 박막 저항과 칩 저항을 동시에 구비할수도 있으며, 칩다이오드 및 유전체 공진기 소자 및 여파기등의 소자를 동시에 구비하거나 평면 도파관(coplanar waveguide)과 마이크로스트립 라인(microstrip line)를 동시에 구비할 수 있다.In addition, the glass substrate 51 may be provided with a thin film resistor and a chip resistor at the same time in addition to the above configurations, and may be provided with a chip diode, a dielectric resonator element, a filter, or the like, or a planar waveguide and a microstrip. Lines may be provided simultaneously.
상기와 같이 구성되는 본 발명에 따른 유리기판을 이용한 극초단파 대역의 멀티칩 패키지에서의 작용을 살펴보면, 유리기판위에 형성된 각각의 소자들은 사용되는 신호의 주파수가 매우 높기 때문에 그로 인해 많은 열을 발산시키게 된다.Looking at the operation of the microwave chip in the multi-chip package using the glass substrate according to the present invention configured as described above, each of the elements formed on the glass substrate is because the frequency of the signal used is very high, thereby dissipating a lot of heat .
이때, 발생되는 열은 방열판(58)을 통해 외부로 직접 방출되기 때문에 신속하게 각 소자에서 발생되는 열을 식혀줄 수 있다.At this time, since the heat generated is directly discharged to the outside through the heat sink 58, it is possible to quickly cool the heat generated in each element.
상기와 같이 구성되어 동작하는 본 발명에 따른 유리기판을 이용한 극초단파 대역의 멀티칩 패키지를 제공하여 방열판을 이용한 구조를 사용함으로써, 주파수가 증가할수록 신호의 손실도 비례하여 증가하기 때문에 상술한 밀리미터파 대역에 해당하는 초고주파 통신 시스템의 설계시 회로기판의 유전손실을 낮추어야 하는 필요성을 현존하는 물질중 유전손실이 가장 낮은 유리를 사용함으로서 만족시켜 줄 수 있는 효과가 있다.By providing a multi-chip package of the microwave band using the glass substrate according to the present invention configured and operated as described above by using a structure using a heat sink, the signal loss also increases proportionally as the frequency is increased, the millimeter wave band described above. In designing a microwave communication system corresponding to the present invention, it is possible to satisfy the need to lower the dielectric loss of a circuit board by using the glass having the lowest dielectric loss among existing materials.
더욱이 유리의 투명성에 의해 플립칩 공정시 칩과 기판의 솔더범퍼 연결과정이 쉽게된다는 부가적인 효과를 얻을 수 있다.In addition, the transparency of the glass has the additional effect of facilitating the solder bumper connection process between the chip and the substrate during the flip chip process.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980041587A KR100339016B1 (en) | 1998-10-02 | 1998-10-02 | multi-chip package of millimeter wave band using quartz base |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980041587A KR100339016B1 (en) | 1998-10-02 | 1998-10-02 | multi-chip package of millimeter wave band using quartz base |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000024837A KR20000024837A (en) | 2000-05-06 |
| KR100339016B1 true KR100339016B1 (en) | 2002-10-25 |
Family
ID=19553074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980041587A KR100339016B1 (en) | 1998-10-02 | 1998-10-02 | multi-chip package of millimeter wave band using quartz base |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100339016B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415821B1 (en) * | 2001-06-29 | 2004-01-24 | 삼성전자주식회사 | Power semiconductor module with heat sink |
| KR100735759B1 (en) | 2006-08-04 | 2007-07-06 | 삼성전자주식회사 | Multi layered printed circuit board |
| US9601423B1 (en) | 2015-12-18 | 2017-03-21 | International Business Machines Corporation | Under die surface mounted electrical elements |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745965A (en) * | 1980-09-02 | 1982-03-16 | Nec Corp | Semiconductor element connecting substrate |
| JPS5852864A (en) * | 1981-09-24 | 1983-03-29 | Seiko Epson Corp | Semiconductor integrated circuit device |
-
1998
- 1998-10-02 KR KR1019980041587A patent/KR100339016B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745965A (en) * | 1980-09-02 | 1982-03-16 | Nec Corp | Semiconductor element connecting substrate |
| JPS5852864A (en) * | 1981-09-24 | 1983-03-29 | Seiko Epson Corp | Semiconductor integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000024837A (en) | 2000-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5138436A (en) | Interconnect package having means for waveguide transmission of rf signals | |
| US7719105B2 (en) | High speed electrical interconnects and method of manufacturing thereof | |
| TWI433292B (en) | Monolithic microwave integrated circuit | |
| JPH08213474A (en) | Integrated circuit and manufacture | |
| TW201946245A (en) | Semiconductor packages and apparatus having the same | |
| US6483186B1 (en) | High power monolithic microwave integrated circuit package | |
| JP2009176839A (en) | Heat dissipation structure of semiconductor element | |
| KR100339016B1 (en) | multi-chip package of millimeter wave band using quartz base | |
| GB2189084A (en) | Integrated circuit packaging | |
| JP2004022667A (en) | Semiconductor modular structure | |
| JPS6250981B2 (en) | ||
| JP3081786B2 (en) | High frequency semiconductor device | |
| JP2008047771A (en) | Semiconductor device | |
| JP6952913B2 (en) | Semiconductor device and antenna device | |
| KR20220037928A (en) | Electronic-photonic integrated circuit based on silicon photonics technology | |
| US6433423B2 (en) | Method and an arrangement relating to chip carriers | |
| JPH11354667A (en) | Electronic part and its mounting method | |
| JP3438715B2 (en) | Microwave circuit board | |
| US20040108556A1 (en) | Semiconductor device | |
| WO1999054935A1 (en) | Portable communication equipment | |
| RU2088057C1 (en) | Multiple-layer chip for microwave and short- wave range | |
| JPH0513610A (en) | Board for mounting semiconductor integrated circuit device | |
| JP3022738B2 (en) | Multi-chip module | |
| KR100583239B1 (en) | Transmitter/receiver module of communication | |
| WO2023053228A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010413 Effective date: 20020330 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081209 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |