KR20220037928A - Electronic-photonic integrated circuit based on silicon photonics technology - Google Patents
Electronic-photonic integrated circuit based on silicon photonics technology Download PDFInfo
- Publication number
- KR20220037928A KR20220037928A KR1020210042655A KR20210042655A KR20220037928A KR 20220037928 A KR20220037928 A KR 20220037928A KR 1020210042655 A KR1020210042655 A KR 1020210042655A KR 20210042655 A KR20210042655 A KR 20210042655A KR 20220037928 A KR20220037928 A KR 20220037928A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- silicon
- integrated circuit
- eic
- electrode pad
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 131
- 239000010703 silicon Substances 0.000 title claims abstract description 131
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 115
- 238000005516 engineering process Methods 0.000 title description 4
- 230000003287 optical effect Effects 0.000 claims abstract description 22
- 239000012212 insulator Substances 0.000 claims abstract description 11
- 230000005693 optoelectronics Effects 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 31
- 239000000853 adhesive Substances 0.000 claims description 15
- 230000001070 adhesive effect Effects 0.000 claims description 15
- 238000005253 cladding Methods 0.000 claims description 13
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 239000000835 fiber Substances 0.000 claims description 4
- 230000017525 heat dissipation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 16
- 150000003376 silicon Chemical class 0.000 description 16
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 238000004590 computer program Methods 0.000 description 7
- 230000015654 memory Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007717 exclusion Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12133—Functions
- G02B2006/12135—Temperature control
Abstract
Description
본 발명은 실리콘 포토닉스 기반 광전집적회로에 관한 것으로, 보다 구체적으로는 고속 전기신호의 손실을 최소화하면서 발생되는 열을 효과적으로 방출할 수 있는 실리콘 포토닉스 기반 광전집적회로의 구조에 관한 것이다.The present invention relates to a silicon photonics-based optoelectronic integrated circuit, and more particularly, to a structure of a silicon photonics-based optoelectronic integrated circuit capable of effectively dissipating heat while minimizing loss of high-speed electrical signals.
실리콘 포토닉스(Silicon Photonics) 기술은 낮은 광전파 손실, 낮은 파워 소모, 높은 대역폭과 성숙된 상용 CMOS(Complementary Metal-Oxide-Semiconductor) 공정 호환성으로 기하급수적으로 증가하는 Intra/Inter 데이터 센터 트래픽과 텔레콤 트래픽을 대처할 수 있는 유일한 솔루션이다. 실리콘 포토닉스 기반 광집적회로 기술(PIC, Photonic Integrated Circuit)은 여러 가지 광소자들을 하나의 칩 위에 집적하여 제작 및 패키징 비용과 크기를 대폭적으로 줄였다. 여기서 광소자는 광원, 전광(Electro-Optic) 변환 기능을 갖는 광변조기(Modulator), 광전(Opto-Electric) 변환 기능을 갖는 광검출기(PD, Photodetector)와 같은 능동소자와 광다중화기/역다중화기, 광커플러, 편광 제어소자 등과 같은 수동소자를 포함한다.Silicon Photonics technology addresses exponentially growing intra/inter data center traffic and telecom traffic with low optical propagation loss, low power consumption, high bandwidth and mature commercial complementary metal-oxide-semiconductor (CMOS) process compatibility. It is the only solution that can be dealt with. Silicon photonics-based photonic integrated circuit technology (PIC) integrates several optical devices on a single chip to significantly reduce manufacturing and packaging costs and sizes. Here, the optical device includes a light source, an optical modulator having an electro-optic conversion function, an active device such as a photodetector (PD) having an opto-electric conversion function, an optical multiplexer/demultiplexer, It includes a passive element such as an optocoupler and a polarization control element.
실리콘 포토닉스 기반 PIC는 EIC(Electronic Integrated Circuit)와 단일 칩으로 모노리식 집적화(Monolithic Integration) 될 수 있다. 여기서 EIC는 광변조기를 구동하기 위한 드라이버(Driver)와 광검출기 출력 전기신호를 증폭하는 트랜스임피던스 증폭기(TIA, Trans Impedance Amplifier)를 포함한다. 하지만 EIC는 28nm 이하의 가장 진보된 CMOS 공정으로 제작되는 반면, PIC는 요구되는 최소 패턴이 ~100nm 정도로 EIC에 비해 상대적으로 매우 크기 때문에 최근에는 PIC와 EIC를 하이브리드 집적화(Hybrid Integration)한 광전집적회로(EPIC, Electronic-Photonic Integrated Circuit) 방식이 가격 효율적인 이점으로 산업계에서 선호되고 있다.A silicon photonics-based PIC can be monolithically integrated into a single chip with an Electronic Integrated Circuit (EIC). Here, the EIC includes a driver for driving the optical modulator and a Trans Impedance Amplifier (TIA) for amplifying an output electrical signal of the photodetector. However, while EIC is manufactured with the most advanced CMOS process of 28 nm or less, PIC has a relatively large required minimum pattern of ~100 nm, which is relatively large compared to EIC. (EPIC, Electronic-Photonic Integrated Circuit) method is preferred in the industry due to its cost-effective advantage.
이에 따라 실리콘 포토닉스 기반 PIC 칩에 EIC(또는 ASIC, Application Specific Integrated Circuit) 칩이 플립 칩(Flip Chip) 본딩(Bonding)되는 종래의 3차원 집적화(3D Integration) 구조는 길이가 긴 본딩 와이어(Bonding Wire) 없이 EIC(또는 ASIC) 칩과 PIC 칩을 솔더 범프(Solder Bump)를 통해 플립 칩 본딩함으로써 고속 전기 신호가 매우 짧은 거리를 전파하여 손실이 적다는 장점을 가질 수 있다.Accordingly, the conventional 3D integration structure in which an EIC (or ASIC, Application Specific Integrated Circuit) chip is flip-chip bonded to a silicon photonics-based PIC chip is a long bonding wire (Bonding Wire). ), by flip-chip bonding an EIC (or ASIC) chip and a PIC chip through solder bumps, a high-speed electrical signal propagates a very short distance, which has the advantage of low loss.
그러나 이와 같은 구조의 실리콘 포토닉스 기반 PIC는 실리콘 도파로를 형성하기 위해 SOI(Silicon-on-Insulator) 웨이퍼를 사용하거나 벌크 실리콘 웨이퍼를 사용할 경우는 국부적 BOX(Buried Oxide) 영역을 필수적으로 형성해야 한다. 하지만 수 μm 두께의 BOX 레이어로 인해 EIC(ASIC) 칩에서 발생된 열이 PIC로 전달되었을 때 외부로 방출하지 못하는 심각한 문제점을 갖게 된다. However, in the case of using a silicon-on-insulator (SOI) wafer or a bulk silicon wafer to form a silicon waveguide in a silicon photonics-based PIC having such a structure, a local buried oxide (BOX) region must be necessarily formed. However, due to the several μm thick BOX layer, there is a serious problem in that the heat generated from the EIC (ASIC) chip cannot be discharged to the outside when it is transferred to the PIC.
한편, PIC 대응하는 레이저 다이오드(LD, Laser Diode) 칩과 EIC 대응하는 레이저 다이오드 드라이버 칩이 회로기판에 본딩되어 있고 본딩 와이어로 연결되어 있는 종래의 2차원 집적화(2D Integration) 구조는 레이저 다이오드 칩과 회로기판 사이에 서브마운트가 위치하여 LD 칩과 드라이버 칩의 단차를 맞춘다. 여기서 회로기판과 서브마운트는 열적으로 서로 연결되어 있으며 회로기판은 절연체이면서 LD 칩과 드라이버 칩에서 발생하는 열을 배출하는 히트 싱크의 기능을 갖는다. On the other hand, the conventional 2D integration structure in which a laser diode (LD) chip corresponding to PIC and a laser diode driver chip corresponding to EIC are bonded to a circuit board and connected with a bonding wire is a laser diode chip and A submount is positioned between the circuit boards to match the level difference between the LD chip and the driver chip. Here, the circuit board and the submount are thermally connected to each other, and the circuit board is an insulator and has a function of a heat sink to dissipate heat generated from the LD chip and the driver chip.
따라서, 이와 같은 구조의 실리콘 포토닉스 기반 PIC는 EIC 및 PIC에서 발생하는 열을 방출하기 용이한 구조라는 장점이 있으나 상대적으로 긴 길이의 본딩 와이어에 의해 고속 전기신호 손실이 발생할 수 있고, 베이스층 위에 커버층, 서브마운트층이 요구되어 스택킹(Stacking)하는 구조물을 수를 증가시켜 다소 복잡해지는 단점이 있다.Therefore, the silicon photonics-based PIC of this structure has the advantage of being a structure that can easily dissipate the heat generated by the EIC and PIC, but high-speed electrical signal loss may occur due to the relatively long bonding wire, and the cover on the base layer There is a disadvantage in that layers and sub-mount layers are required, which increases the number of stacking structures and makes it somewhat complicated.
본 발명은 트렌치(Trench) 영역을 포함하는 PIC 칩 위에 EIC 칩을 설치하여 PIC 칩의 열전도도가 높은 자체 실리콘 기판을 통해 EIC 칩에서 발생하는 열을 방출함으로써 추가적인 기능 블록 없이 효율적으로 열 방출이 가능한 EPIC 구조를 제공할 수 있다. According to the present invention, the EIC chip is installed on the PIC chip including the trench region and heat generated from the EIC chip is radiated through its own silicon substrate with high thermal conductivity of the PIC chip, so that heat can be efficiently dissipated without additional functional blocks. An EPIC structure may be provided.
또한, 본 발명은 트렌치 영역에 대한 공정 깊이를 조절하여 PIC 칩의 전극패드와 EIC 칩의 전극패드가 동일한 높이를 가지도록 구현함으로써 두 전극패드를 연결하는 전기적 인터페이스의 길이를 최소화 할 수 있는 방법을 제공할 수 있다.In addition, the present invention provides a method for minimizing the length of the electrical interface connecting the two electrode pads by implementing the electrode pad of the PIC chip and the electrode pad of the EIC chip to have the same height by adjusting the process depth for the trench region. can provide
또한, 본 발명은 트렌치 영역이 형성되지 않은 나머지 영역을 EIC 칩 실장을 위한 가이드레일로 이용함으로써 칩 정렬 정밀도를 향상시키고 정렬 로드를 줄이는 방법을 제공할 수 있다.In addition, the present invention may provide a method of improving chip alignment precision and reducing an alignment load by using the remaining area in which the trench area is not formed as a guide rail for mounting the EIC chip.
본 발명의 일실시예에 따른 실리콘 포토닉스 기반 광전집적회로는 트렌치(Trench) 영역을 포함하는 SOI(Silicon On Insulator) 웨이퍼 상에 광소자가 실장된 실리콘 포토닉스 기반 PIC 칩; 상기 PIC 칩의 트렌치 영역에 실장되는 EIC 칩; 및 상기 PIC 칩의 전극패드와 EIC 칩의 전극패드를 연결하는 전기적 인터페이스를 포함할 수 있다.A silicon photonics-based optoelectronic integrated circuit according to an embodiment of the present invention includes a silicon photonics-based PIC chip in which an optical device is mounted on an SOI (Silicon On Insulator) wafer including a trench region; an EIC chip mounted in a trench region of the PIC chip; and an electrical interface connecting the electrode pad of the PIC chip and the electrode pad of the EIC chip.
상기 EIC 칩은 상기 SOI 웨이퍼의 클래딩 옥사이드(Cladding oxides), 실리콘 및 BOX가 제거된 트렌치 영역에서 상기 SOI 웨이퍼의 실리콘 기판 상에 실장될 수 있다.The EIC chip may be mounted on a silicon substrate of the SOI wafer in a trench region in which cladding oxides, silicon, and BOX of the SOI wafer are removed.
상기 EIC 칩은 상기 SOI 웨이퍼의 실리콘 기판과 열전도성 접착제를 이용하여 고정될 수 있다.The EIC chip may be fixed to the silicon substrate of the SOI wafer using a thermally conductive adhesive.
상기 트렌치 영역의 깊이는 상기 PIC 칩의 전극패드와 EIC 칩의 전극패드가 동일한 높이를 가지도록 결정될 수 있다.The depth of the trench region may be determined such that the electrode pad of the PIC chip and the electrode pad of the EIC chip have the same height.
상기 PIC 칩의 전극패드와 EIC 칩의 전극패드는 동일한 피치 간격을 가지도록 설계될 수 있다.The electrode pad of the PIC chip and the electrode pad of the EIC chip may be designed to have the same pitch interval.
본 발명의 일실시예에 따른 실리콘 포토닉스 기반 광전집적회로는 제1 트렌치(Trench) 영역 및 제2 트렌치 영역을 포함하는 SOI(Silicon On Insulator) 웨이퍼 상에 광소자가 실장된 실리콘 포토닉스 기반 PIC 칩; 상기 PIC 칩의 제1 트렌치 영역에 실장되는 EIC 칩; 상기 PIC 칩의 전극패드와 EIC 칩의 전극패드를 연결하는 전기적 인터페이스; 및 상기 PIC 칩의 제2 트렌치 영역에 실장되는 N 채널 FAB(Fiber Array Block)를 포함할 수 있다.A silicon photonics-based optoelectronic integrated circuit according to an embodiment of the present invention includes a silicon photonics-based PIC chip in which an optical device is mounted on an SOI (Silicon On Insulator) wafer including a first trench region and a second trench region; an EIC chip mounted in a first trench region of the PIC chip; an electrical interface connecting the electrode pad of the PIC chip and the electrode pad of the EIC chip; and an N-channel Fiber Array Block (FAB) mounted in the second trench region of the PIC chip.
상기 EIC 칩은 상기 SOI 웨이퍼의 클래딩 옥사이드(Cladding oxides), 실리콘 및 BOX가 제거된 제1 트렌치 영역에서 상기 SOI 웨이퍼의 실리콘 기판 상에 실장될 수 있다.The EIC chip may be mounted on a silicon substrate of the SOI wafer in a first trench region in which cladding oxides, silicon, and BOX of the SOI wafer are removed.
상기 N 채널 FAB는 상기 SOI 웨이퍼의 클래딩 옥사이드(Cladding oxides), 실리콘 및 BOX가 제거된 제2 트렌치 영역에서 상기 SOI 웨이퍼의 실리콘 기판 상에 실장될 수 있다.The N-channel FAB may be mounted on a silicon substrate of the SOI wafer in a second trench region from which cladding oxides, silicon, and BOX of the SOI wafer are removed.
상기 EIC 칩은 상기 SOI 웨이퍼의 실리콘 기판과 열전도성 접착제를 이용하여 고정될 수 있다.The EIC chip may be fixed to the silicon substrate of the SOI wafer using a thermally conductive adhesive.
상기 N 채널 FAB는 상기 SOI 웨이퍼의 실리콘 기판과 접착제를 이용하여 고정될 수 있다.The N-channel FAB may be fixed to the silicon substrate of the SOI wafer using an adhesive.
상기 제1 트렌치 영역의 깊이는 상기 PIC 칩의 전극패드와 EIC 칩의 전극패드가 동일한 높이를 가지도록 결정될 수 있다.The depth of the first trench region may be determined such that the electrode pad of the PIC chip and the electrode pad of the EIC chip have the same height.
상기 PIC 칩의 전극패드와 EIC 칩의 전극패드는 동일한 피치 간격을 가지도록 설계될 수 있다.The electrode pad of the PIC chip and the electrode pad of the EIC chip may be designed to have the same pitch interval.
본 발명의 일실시예에 따른 실리콘 포토닉스 기반 광전집적회로는 트렌치(Trench) 영역을 포함하는 SOI(Silicon On Insulator) 웨이퍼 상에 광소자가 실장된 실리콘 포토닉스 기반 PIC 칩; 상기 PIC 칩의 트렌치 영역에 실장되는 EIC 칩; 상기 PIC 칩의 전극패드와 EIC 칩의 전극패드를 연결하는 전기적 인터페이스; 및 상기 PIC 칩의 하단에 배치된 열전도성 비아를 포함하는 인쇄회로기판을 포함할 수 있다.A silicon photonics-based optoelectronic integrated circuit according to an embodiment of the present invention includes a silicon photonics-based PIC chip in which an optical device is mounted on an SOI (Silicon On Insulator) wafer including a trench region; an EIC chip mounted in a trench region of the PIC chip; an electrical interface connecting the electrode pad of the PIC chip and the electrode pad of the EIC chip; and a printed circuit board including a thermally conductive via disposed at a lower end of the PIC chip.
상기 인쇄회로기판은 전극패드가 실장된 상층부 인쇄회로기판과 접착제를 이용하여 고정될 수 있다.The printed circuit board may be fixed using an adhesive and the upper printed circuit board on which the electrode pad is mounted.
상기 상층부 인쇄회로기판의 높이는 상기 상층부 인쇄회로기판의 전극패드와 EIC 칩의 전극패드가 동일한 높이를 가지도록 결정될 수 있다.The height of the upper printed circuit board may be determined such that the electrode pad of the upper printed circuit board and the electrode pad of the EIC chip have the same height.
상기 EIC 칩은 상기 SOI 웨이퍼의 클래딩 옥사이드(Cladding oxides), 실리콘 및 BOX가 제거된 트렌치 영역에서 상기 SOI 웨이퍼의 실리콘 기판 상에 실장될 수 있다.The EIC chip may be mounted on a silicon substrate of the SOI wafer in a trench region in which cladding oxides, silicon, and BOX of the SOI wafer are removed.
상기 트렌치 영역의 깊이는 상기 PIC 칩의 전극패드와 EIC 칩의 전극패드가 동일한 높이를 가지도록 결정될 수 있다.The depth of the trench region may be determined such that the electrode pad of the PIC chip and the electrode pad of the EIC chip have the same height.
본 발명의 일실시예에 따른 실리콘 포토닉스 기반 광전집적회로는 트렌치(Trench) 영역을 포함하는 SOI(Silicon On Insulator) 웨이퍼 상에 광소자가 실장된 실리콘 포토닉스 기반 PIC 칩; 상기 PIC 칩의 트렌치 영역에 실장되는 EIC 칩; 및 상기 PIC 칩의 전극패드 및 EIC 칩의 전극패드와 솔더 범프(Solder bump)를 통해 연결되는 인터포저(Interposer)를 포함할 수 있다.A silicon photonics-based optoelectronic integrated circuit according to an embodiment of the present invention includes a silicon photonics-based PIC chip in which an optical device is mounted on an SOI (Silicon On Insulator) wafer including a trench region; an EIC chip mounted in a trench region of the PIC chip; and an interposer connected to the electrode pad of the PIC chip and the electrode pad of the EIC chip through solder bumps.
상기 EIC 칩은 상기 SOI 웨이퍼의 클래딩 옥사이드(Cladding oxides), 실리콘 및 BOX가 제거된 트렌치 영역에서 상기 SOI 웨이퍼의 실리콘 기판 상에 실장될 수 있다.The EIC chip may be mounted on a silicon substrate of the SOI wafer in a trench region in which cladding oxides, silicon, and BOX of the SOI wafer are removed.
상기 트렌치 영역의 깊이는 상기 PIC 칩의 전극패드와 EIC 칩의 전극패드가 동일한 높이를 가지도록 결정될 수 있다.The depth of the trench region may be determined such that the electrode pad of the PIC chip and the electrode pad of the EIC chip have the same height.
상기 PIC 칩의 전극패드와 EIC 칩의 전극패드는 상기 인터포저 내의 전기적 인터페이스를 통해 연결될 수 있다.The electrode pad of the PIC chip and the electrode pad of the EIC chip may be connected through an electrical interface in the interposer.
본 발명은 트렌치(Trench) 영역을 포함하는 PIC 칩 위에 EIC 칩을 설치하여 PIC 칩의 열전도도가 높은 자체 실리콘 기판을 통해 EIC 칩에서 발생하는 열을 방출함으로써 추가적인 기능 블록 없이 효율적으로 열 방출이 가능한 EPIC 구조를 제공할 수 있다. According to the present invention, the EIC chip is installed on the PIC chip including the trench region and heat generated from the EIC chip is radiated through its own silicon substrate with high thermal conductivity of the PIC chip, so that heat can be efficiently dissipated without additional functional blocks. An EPIC structure may be provided.
또한, 본 발명은 트렌치 영역에 대한 공정 깊이를 조절하여 PIC 칩의 전극패드와 EIC 칩의 전극패드가 동일한 높이를 가지도록 구현함으로써 두 전극패드를 연결하는 전기적 인터페이스의 길이를 최소화 할 수 있다.Also, according to the present invention, the length of the electrical interface connecting the two electrode pads can be minimized by adjusting the process depth for the trench region so that the electrode pad of the PIC chip and the electrode pad of the EIC chip have the same height.
또한, 본 발명은 트렌치 영역이 형성되지 않은 나머지 영역을 EIC 칩 실장을 위한 가이드레일로 이용함으로써 칩 정렬 정밀도를 향상시키고 정렬 로드를 줄일 수 있다.In addition, the present invention can improve chip alignment precision and reduce an alignment load by using the remaining area in which the trench area is not formed as a guide rail for mounting the EIC chip.
도 1a 내지 도 1d는 본 발명의 제1 실시예에 따른 실리콘 포토닉스 기반 광전집적회로의 구조를 나타낸 도면이다.
도 2a 내지 도 2c는 본 발명의 제2 실시예에 따른 실리콘 포토닉스 기반 광전집적회로의 구조를 나타낸 도면이다.
도 3은 본 발명의 제3 실시예에 따른 실리콘 포토닉스 기반 광전집적회로의 구조를 나타낸 도면이다.
도 4는 본 발명의 제4 실시예에 따른 실리콘 포토닉스 기반 광전집적회로의 구조를 나타낸 도면이다.
도 5a 내지 도 5b는 본 발명의 제5 실시예에 따른 실리콘 포토닉스 기반 광전집적회로의 구조를 나타낸 도면이다.
도 6a 내지 도 6b는 본 발명의 제6 실시예에 따른 실리콘 포토닉스 기반 광전집적회로의 구조를 나타낸 도면이다.
도 7a 내지 도 7b는 본 발명의 제7 실시예에 따른 실리콘 포토닉스 기반 광전집적회로의 구조를 나타낸 도면이다.
도 8은 본 발명의 제8 실시예에 따른 실리콘 포토닉스 기반 광전집적회로의 구조를 나타낸 도면이다.1A to 1D are diagrams showing the structure of a silicon photonics-based optoelectronic integrated circuit according to a first embodiment of the present invention.
2A to 2C are diagrams illustrating the structure of a silicon photonics-based optoelectronic integrated circuit according to a second embodiment of the present invention.
3 is a diagram showing the structure of a silicon photonics-based optoelectronic integrated circuit according to a third embodiment of the present invention.
4 is a diagram showing the structure of a silicon photonics-based optoelectronic integrated circuit according to a fourth embodiment of the present invention.
5A to 5B are diagrams showing the structure of a silicon photonics-based optoelectronic integrated circuit according to a fifth embodiment of the present invention.
6A to 6B are diagrams illustrating the structure of a silicon photonics-based optoelectronic integrated circuit according to a sixth embodiment of the present invention.
7A to 7B are views showing the structure of a silicon photonics-based optoelectronic integrated circuit according to a seventh embodiment of the present invention.
8 is a diagram showing the structure of a silicon photonics-based optoelectronic integrated circuit according to an eighth embodiment of the present invention.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1d는 본 발명의 제1 실시예에 따른 실리콘 포토닉스 기반 광전집적회로의 구조를 나타낸 도면이다.1A to 1D are diagrams showing the structure of a silicon photonics-based optoelectronic integrated circuit according to a first embodiment of the present invention.
먼저 도 1a는 제1 실시예에 따른 실리콘 포토닉스 기반 광전집적회로(100)의 사이드 뷰(Side view)를 나타낸 도면이다. 실리콘 포토닉스 기반 광전집적회로(100)는 트렌치 영역(DEEP TRENCH)을 포함하고 있는 SOI 웨이퍼에 구현된 실리콘 포토닉스 기반 PIC 칩(10), PIC 칩(10)의 트렌치 영역에 위치하는 EIC 칩(20) 및 PIC 칩(10)의 전극패드(17)와 EIC 칩(20) 전극패드(22)를 연결하는 전기적 인터페이스(30)로 구성될 수 있다.First, FIG. 1A is a diagram illustrating a side view of the silicon photonics-based optoelectronic
도 1b 및 도 1c는 제1 실시예에 따른 실리콘 포토닉스 기반 광전집적회로(100)의 탑 뷰(Top view)를 나타낸 도면이다. 도 1b는 PIC 칩(10)의 트렌치 영역 폭이 EIC 칩(20)의 폭보다 넓게 형성된 경우이고, 도 1c는 PIC 칩(10)의 트렌치 영역 폭이 EIC 칩(20)의 폭과 비교하여 낮은 오차율을 가지도록 형성된 경우이다. 도 1c와 같이 트렌치 영역이 형성되지 않은 나머지 영역은 EIC 칩(20)이 실장될 시, 가이드레일 역할을 수행함으로써 칩 정렬 정밀도를 향상시킬 수 있다.1B and 1C are views illustrating a top view of the silicon photonics-based optoelectronic integrated
한편, 몇몇 특수한 EIC 칩(20)은 바닥면이 전기적으로 그라운드와 연결될 필요가 있다. 이에 따라 실리콘 포토닉스 기반 광전집적회로(100)는 트렌치 영역에 별도의 금속층(41)을 포함할 수 있으며, 트렌치 영역에 EIC 칩(20)을 고정하기 위해 사용되는 열전도성 접착제(40)는 전기 전도성도 가질 수 있다.On the other hand, some
보다 자세한 실리콘 포토닉스 기반 광전집적회로(100)의 구성은 다음의 도 2를 통해 자세히 설명하도록 한다.A more detailed configuration of the silicon photonics-based optoelectronic
도 2a 내지 도 2c는 본 발명의 제2 실시예에 따른 실리콘 포토닉스 기반 광전집적회로의 구조를 나타낸 도면이다.2A to 2C are diagrams illustrating the structure of a silicon photonics-based optoelectronic integrated circuit according to a second embodiment of the present invention.
먼저, 도 2a는 제2 실시예에 따른 실리콘 포토닉스 기반 광전집적회로(200)의 사이드 뷰를 나타낸 도면이다. 실리콘 포토닉스 기반 광전집적회로(200)는 제1 트렌치 영역 및 제2 트렌치 영역을 포함하고 있는 SOI 웨이퍼에 구현된 실리콘 포토닉스 기반 PIC 칩(10), 제1 트렌치(DEEP TRENCH1) 영역에 위치하는 EIC 칩(20), PIC 칩(10)의 전극패드와 EIC 칩(20)의 전극패드를 연결하는 전기적 인터페이스(30) 및 제2 트렌치(DEEP TRENCH2) 영역에 위치하는 N채널(N≥1) FAB(Fiber block Array)(50)로 구성될 수 있다.First, FIG. 2A is a diagram illustrating a side view of a silicon photonics-based optoelectronic
도 2b 및 도 2c는 제2 실시예에 따른 실리콘 포토닉스 기반 광전집적회로(200)의 탑 뷰를 나타낸 도면이다. 도 2b는 PIC 칩(10)의 제1 트렌치 영역의 폭 및 제2 트렌치 영역의 폭이 각각 EIC 칩(20)의 폭 및 FAB(50)의 폭보다 넓게 형성된 경우이다. 그리고, 도 2c는 PIC 칩(10)의 제1 트렌치 영역의 폭 및 제2 트렌치 영역의 폭이 각각 EIC 칩(20)의 폭 및 FAB(50)의 폭과 비교하여 낮은 오차율을 가지도록 형성된 경우이다. 도 2c와 같이 트렌치 영역이 형성되지 않은 나머지 영역은 EIC 칩(20) 및 FAB(50)가 실장될 시, 가이드레일 역할을 수행함으로써 칩 정렬 정밀도를 향상시킬 수 있다.2B and 2C are views illustrating a top view of a silicon photonics-based optoelectronic
보다 구체적으로 PIC 칩(10)의 광소자는 옥사이드막이 증착된 SOI 웨이퍼(11) 위에 구현될 수 있다. 통상적으로 이용하는 SOI 웨이퍼는 ~725μm 두께를 갖는 실리콘 기판(15), 2~3μm 두께를 갖는 BOX(14), 200~400nm 두께를 갖는 실리콘(13)으로 적층되어 있고, BEOL(Back-End-Of-Line) 공정으로 클래딩 옥사이드(12)와 메탈 전극(17)을 형성할 수 있다.More specifically, the optical device of the
여기서 본 발명의 제1 트렌치 영역 및 제2 트렌치 영역을 포함하고 있는 SOI 웨이퍼에 구현된 실리콘 포토닉스 기반 PIC 칩(10)에서 제1 트렌치 영역의 깊이(D)는 BOX(14)가 충분히 제거될 수 있는 깊이이어야 한다. 즉, 제1 트렌치 영역은 클래딩 옥사이드(12), 실리콘 (13) 및 BOX(14)가 제거되고 실리콘 기판(15)만 남을 수 있다.Here, in the silicon photonics-based
제1 트렌치 영역의 바람직한 깊이는 EIC 칩(20)의 전극 패드 높이와 EIC 칩(20)과 PIC 칩(10) 사이 열전도성 접착제(40)의 두께를 고려하여 결정될 수 있다.A preferred depth of the first trench region may be determined in consideration of the electrode pad height of the
고속 전기신호를 전송하기 위해서는 전기적 인터페이스(30)의 길이가 충분히 짧아야 하고 이를 위해 PIC 칩(10)과 EIC 칩(20)은 가능한 가장 가까운 위치에 배치해야 한다. 산업계에서는 전기적 인터페이스(30)를 본딩 와이어로 할 경우 길이를 최대 180μm 정도를 요구하고 있는데, 그 길이가 더 짧아질수록 고속신호 전송 성능은 향상될 수 있다.In order to transmit a high-speed electrical signal, the length of the
통상적으로는 PIC 칩(10)이 EIC 칩(20) 보다 두꺼운데, 본 발명의 구조는 제1 트렌치 영역의 깊이를 조절하여 PIC 칩(10)의 전극패드(17)와 EIC 칩(2)의 전극패드(22)의 높이를 맞춰주어, 전기적 인터페이스(30)의 길이를 최단 거리로 구현할 수 있다. 이를 통해 고속 전기신호의 전기적 인터페이스(30)에서 인덕티브 성분에 기인한 주파수에 따른 손실이 최소가 되도록 할 수 있다. 다만, 이와 같은 제1 트렌치 영역의 깊이는 하나의 예시일 뿐 PIC 칩(10)의 전극패드(17)와 EIC 칩(2)의 전극패드(22)의 높이가 서로 다르도록 제1 트렌치 영역의 깊이가 결정될 수도 있다. Typically, the
본 발명은 기존의 본딩 와이어 기반 인터커넥션 기술의 인프라를 잘 활용하면서 고속신호의 손실은 최소로 하여 실용성을 높이는 방법을 제공할 수 있으며, 길이가 매우 짧을 경우는 각각의 전극패드에 솔더 범프를 형성하고 솔더링을 통해 연결할 수도 있다.The present invention can provide a method to increase practicality by minimizing the loss of high-speed signals while making good use of the infrastructure of the existing bonding wire-based interconnection technology. When the length is very short, solder bumps are formed on each electrode pad. and can be connected via soldering.
뿐만 아니라, 본 발명에서는 PIC 칩(10)의 전극패드(17)들 사이의 피치 간격은 EIC 칩(20)의 전극패드(22)들 사이의 피치 간격과 일치하도록 설계할 수 있기 때문에 고속 전기신호 인터페이스의 고밀도화가 가능할 수 있다.In addition, in the present invention, since the pitch interval between the
트렌치 영역의 통상적인 깊이(D)는 단일모드 광섬유(Single Mode Fiber, SMF)의 반지름(~125μm/2)을 고려하여 약 100μm로 상용 EIC 칩(20)의 두께 수준일 수 있으며, 100μm 이상의 EIC 칩(20)의 경우 트렌치 영역의 깊이를 조절하여 증가시킴으로써 유사한 수준으로 맞출 수 있다.A typical depth (D) of the trench region is about 100 μm considering the radius (~125 μm/2) of a single mode fiber (SMF), which may be the thickness level of a
트렌치 영역의 공정은 PIC 칩(10)의 광입출력 소자인 에지 커플러(EC, Edge Coupler)(18)에 단일모드 광섬유를 엑세스하기 위한 필수 실리콘 포토닉스 공정으로 트렌치 영역을 포함하고 있는 SOI 웨이퍼에 구현된 실리콘 포토닉스 기반 PIC 칩(10)은 기존 공정을 그대로 활용하기 때문에 추가적인 마스크 레이어의 제작이 필요하지 않으며, 공정의 복잡도도 증가되지 않은 이점이 있다.The trench region process is an essential silicon photonics process for accessing the single-mode optical fiber to the edge coupler (EC, Edge Coupler) 18, which is the optical input/output device of the
트렌치 영역의 마스크 레이아웃은 허용 가능한 종횡비(Aspect Ratio, AR)을 고려하여 최소 패턴 길이(L, W)로 설계해 주어야 한다. 통상적으로 100μm 깊이(D)의 트렌치 영역 마스크 레이아웃은 100μm 패턴 길이를 설계해 주어야 한다(AR ~1).The mask layout of the trench area should be designed with the minimum pattern length (L, W) in consideration of the allowable aspect ratio (AR). Typically, a 100 μm deep (D) trench region mask layout should be designed with a 100 μm pattern length (AR ~1).
제1 트렌치 영역에 위치하는 EIC 칩(20)과 PIC 칩(10) 사이의 접속면은 열전도성 접착제(40)인 열전도성 에폭시(Thermal Expoxy)가 사용되어 접착될 수 있고, 추가적인 BEOL 공정으로 PIC 칩(10)의 실리콘 기판(15)에 구리와 같은 열전도율이 높은 매질을 도포한 후, 열전도성 접착제(40)가 사용될 수도 있다. 제2 트렌치 영역에 위치하는 FAB(50)과 PIC 칩(10) 사이의 접속면은 접착제(60)를 사용하여 고정될 수 있으며, 광모듈 제작의 간소화를 위해 열전도성 접착제(40)가 사용할 수도 있다.The connection surface between the
본 발명의 실리콘 포토닉스 기반 광전집적회로(100, 200)는 EIC 칩(20)이 PIC 칩(10)의 실리콘 기판(15)과 접하고 있기 때문에 EIC 칩(20)에서 발생하는 열이 자체 열전달 특성이 매우 우수한 실리콘 기판(15)을 통해 외부로 방출될 수 있다. 실리콘 기판(15)은 옥사이드 매질의 클레딩(12) 또는 BOX(14)에 비해 약 100배의 열전달 계수를 갖고 있다고 알려져 있다(Si: 148W/m-K, SiO2: 1.4W/m-K).In the silicon photonics-based optoelectronic
종래의 실리콘 포토닉스 다이싱 공정을 고려하면 PIC 칩(10)의 전극패드(17)는 칩 에지에서 약 50μm의 마진을 두고 설계해야 한다. 이는 다이싱 공정으로 칩 측면이 불규칙하게 마모되기 때문이다. 도 3과 같이 본 발명의 트렌치 영역 공정은 PIC 칩(10)의 에칭되는 측면을 깨끗하게 잘라낼 수 있기 때문에 50μm 마진 폭을 반도체 공정에서 규정된 디자인 룰인 Min. Exclusion 값으로 대폭 줄일 수 있어 전기적 인터페이스(30)의 길이를 최소화할 수 있는 장점이 있다. 통상적으로 Min. Exclusion은 약 1μm 수준이다.Considering the conventional silicon photonics dicing process, the
도 4는 본 발명의 제4 실시예에 따른 실리콘 포토닉스 기반 광전집적회로의 구조를 나타낸 도면이다.4 is a diagram showing the structure of a silicon photonics-based optoelectronic integrated circuit according to a fourth embodiment of the present invention.
도 4를 참고하면, 실리콘 포토닉스 기반 광전집적회로(100)는 열전도성 비아(71)를 포함하는 일반 인쇄회로기판(PCB, Printed Circuit Board) 계열 기판(70) 위에 배치될 수 있다. 이와 같은 PCB 계열 기판(70)은 실리콘 포토닉스 기반 광전집적회로(100)에서 방출되는 열을 열도전도성 비아(71)를 통해 외부로 배출함으로써 히트 싱크의 역할을 수행할 수 있다.Referring to FIG. 4 , the silicon photonics-based optoelectronic
도 5a 내지 도 5b는 본 발명의 제5 실시예에 따른 실리콘 포토닉스 기반 광전집적회로의 구조를 나타낸 도면이다.5A to 5B are diagrams showing the structure of a silicon photonics-based optoelectronic integrated circuit according to a fifth embodiment of the present invention.
도 5a를 참고하면, 실리콘 포토닉스 기반 광전집적회로(100)의 전극패드(23)는 PCB 계열 기판(70)의 전극패드(72)와 전기적 인터페이스(80)를 통해 연결될 수 있으며, 이와 같은 전기적 인터페이스(80)를 통해 고속 전기신호가 입출력 될 수 있다.Referring to FIG. 5A , the
한편, 도 5b를 참고하면, 실리콘 포토닉스 기반 광전집적회로(100)는 트렌치 영역에 별도의 금속층(41)을 포함할 수 있다. 이때, 트렌치 영역에 포함된 금속층(41)은 PCB 계열 기판(70)의 전극패드(72)와 전기적 인터페이스(82)를 통해 연결될 수 있다. 이때, 전극패드(72)는 편의상 하나의 그림으로 표시되었지만 시그널 전극 패드 및 그라운드 전극 패드로 구성될 수 있다.Meanwhile, referring to FIG. 5B , the silicon photonics-based optoelectronic
도 6a 내지 도 6b는 본 발명의 제6 실시예에 따른 실리콘 포토닉스 기반 광전집적회로의 구조를 나타낸 도면이다.6A to 6B are diagrams showing the structure of a silicon photonics-based optoelectronic integrated circuit according to a sixth embodiment of the present invention.
도 6a을 참고하면, 실리콘 포토닉스 기반 광전집적회로(100)의 전극패드(23)는 PCB 계열 기판(70) 위에 적층된 상층부 PCB 계열 기판(74)의 전극패드(73)와 전기적 인터페이스(81)를 통해 연결될 수 있다. 이와 같은 전기적 인터페이스(81)를 고속 전기신호가 입출력 될 수 있다.Referring to FIG. 6A , the
이때, 전기적 인터페이스(81)의 길이는 도 5a 또는 도 5b의 전기적 인터페이스(80) 길이보다 짧아 고속 전기신호 전송에 유리할 수 있다. 이와 같은 적층형 PCB 구조에서는 상층부 PCB 계열 기판(74)의 측면 각도(θ)와 두 PCB 계열 기판(70, 74) 사이에서 접착제가 흘러나온 정도에 따라 전기적 인터페이스(81)의 최소 길이가 결정될 수 있다. In this case, the length of the
한편, 도 6b를 참고하면, 실리콘 포토닉스 기반 광전집적회로(100)는 트렌치 영역에 별도의 금속층(41)을 포함할 수 있다. 이때, 트렌치 영역에 포함된 금속층(41)은 상층부 PCB 계열 기판(74)의 전극패드(73)와 전기적 인터페이스(82)를 통해 연결될 수 있다. 이때, 전극패드(73)는 편의상 하나의 그림으로 표시되었지만 시그널 전극 패드 및 그라운드 전극 패드로 구성될 수 있다.Meanwhile, referring to FIG. 6B , the silicon photonics-based optoelectronic
도 7a 내지 도 7b는 본 발명의 제7 실시예에 따른 실리콘 포토닉스 기반 광전집적회로의 구조를 나타낸 도면이다.7A to 7B are diagrams illustrating the structure of a silicon photonics-based optoelectronic integrated circuit according to a seventh embodiment of the present invention.
도 7a을 참고하면, FAB(50)가 설치된 실리콘 포토닉스 기반 광전집적회로(200)의 전극패드(23)와 PCB 계열 기판(70) 위에 적층된 상층부 PCB 계열 기판(74)의 전극패드(73)가 전기적 인터페이스(81)를 통해 연결될 수 있다.Referring to FIG. 7A , the
한편, 도 7b를 참고하면, 실리콘 포토닉스 기반 광전집적회로(200)는 트렌치 영역에 별도의 금속층(41)을 포함할 수 있다. 이때, 트렌치 영역에 포함된 금속층(41)은 상층부 PCB 계열 기판(74)의 전극패드(73)와 전기적 인터페이스(82)를 통해 연결될 수 있다. Meanwhile, referring to FIG. 7B , the silicon photonics-based optoelectronic
도 8은 본 발명의 제8 실시예에 따른 실리콘 포토닉스 기반 광전집적회로의 구조를 나타낸 도면이다.8 is a diagram showing the structure of a silicon photonics-based optoelectronic integrated circuit according to an eighth embodiment of the present invention.
도 8을 참고하면, 실리콘 포토닉스 기반 광전집적회로(100)는 열전도성의 인터포저(90)와 플립-칩 본딩될 수 있다. 보다 구체적으로 PIC 칩(10)의 전극패드(17)는 인터포저(90)의 전극패드(91)와 솔더 범프(92)를 통해 플립-칩 본딩될 수 있고, EIC 칩(20)의 전극패드(22)는 인터포저(90)의 전극패드(91)와 솔더 범프(92)를 통해 플립-칩 본딩될 수 있다. Referring to FIG. 8 , the silicon photonics-based optoelectronic
제8 실시예에 실리콘 포토닉스 기반 광전집적회로(100)는 EIC 칩(20)에서 발생하는 열을 위와 아래 두 방향으로 방출할 수 있기 때문에 효율적이고, PIC 칩(10)과 EIC 칩(20) 사이의 전기적 인터페이스(93)를 최단거리로 구현하여 고속 전기신호의 손실을 줄일 수 있다.In the eighth embodiment, the silicon photonics-based optoelectronic
한편, 본 발명에 따른 방법은 컴퓨터에서 실행될 수 있는 프로그램으로 작성되어 마그네틱 저장매체, 광학적 판독매체, 디지털 저장매체 등 다양한 기록 매체로도 구현될 수 있다.Meanwhile, the method according to the present invention is written as a program that can be executed on a computer and can be implemented in various recording media such as magnetic storage media, optical reading media, and digital storage media.
본 명세서에 설명된 각종 기술들의 구현들은 디지털 전자 회로조직으로, 또는 컴퓨터 하드웨어, 펌웨어, 소프트웨어로, 또는 그들의 조합들로 구현될 수 있다. 구현들은 데이터 처리 장치, 예를 들어 프로그램가능 프로세서, 컴퓨터, 또는 다수의 컴퓨터들의 동작에 의한 처리를 위해, 또는 이 동작을 제어하기 위해, 컴퓨터 프로그램 제품, 즉 정보 캐리어, 예를 들어 기계 판독가능 저장 장치(컴퓨터 판독가능 매체) 또는 전파 신호에서 유형적으로 구체화된 컴퓨터 프로그램으로서 구현될 수 있다. 상술한 컴퓨터 프로그램(들)과 같은 컴퓨터 프로그램은 컴파일된 또는 인터프리트된 언어들을 포함하는 임의의 형태의 프로그래밍 언어로 기록될 수 있고, 독립형 프로그램으로서 또는 모듈, 구성요소, 서브루틴, 또는 컴퓨팅 환경에서의 사용에 적절한 다른 유닛으로서 포함하는 임의의 형태로 전개될 수 있다. 컴퓨터 프로그램은 하나의 사이트에서 하나의 컴퓨터 또는 다수의 컴퓨터들 상에서 처리되도록 또는 다수의 사이트들에 걸쳐 분배되고 통신 네트워크에 의해 상호 연결되도록 전개될 수 있다.Implementations of the various techniques described herein may be implemented in digital electronic circuitry, or in computer hardware, firmware, software, or combinations thereof. Implementations may be implemented for processing by, or controlling the operation of, a data processing device, eg, a programmable processor, computer, or number of computers, a computer program product, ie an information carrier, eg, a machine readable storage It may be embodied as a computer program tangibly embodied in an apparatus (computer readable medium) or a radio signal. A computer program, such as the computer program(s) described above, may be written in any form of programming language, including compiled or interpreted languages, as a standalone program or in a module, component, subroutine, or computing environment. It can be deployed in any form, including as other units suitable for use in A computer program may be deployed to be processed on one computer or multiple computers at one site or distributed across multiple sites and interconnected by a communications network.
컴퓨터 프로그램의 처리에 적절한 프로세서들은 예로서, 범용 및 특수 목적 마이크로프로세서들 둘 다, 및 임의의 종류의 디지털 컴퓨터의 임의의 하나 이상의 프로세서들을 포함한다. 일반적으로, 프로세서는 판독 전용 메모리 또는 랜덤 액세스 메모리 또는 둘 다로부터 명령어들 및 데이터를 수신할 것이다. 컴퓨터의 요소들은 명령어들을 실행하는 적어도 하나의 프로세서 및 명령어들 및 데이터를 저장하는 하나 이상의 메모리 장치들을 포함할 수 있다. 일반적으로, 컴퓨터는 데이터를 저장하는 하나 이상의 대량 저장 장치들, 예를 들어 자기, 자기-광 디스크들, 또는 광 디스크들을 포함할 수 있거나, 이것들로부터 데이터를 수신하거나 이것들에 데이터를 송신하거나 또는 양쪽으로 되도록 결합될 수도 있다. 컴퓨터 프로그램 명령어들 및 데이터를 구체화하는데 적절한 정보 캐리어들은 예로서 반도체 메모리 장치들, 예를 들어, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(Magnetic Media), CD-ROM(Compact Disk Read Only Memory), DVD(Digital Video Disk)와 같은 광 기록 매체(Optical Media), 플롭티컬 디스크(Floptical Disk)와 같은 자기-광 매체(Magneto-Optical Media), 롬(ROM, Read Only Memory), 램(RAM, Random Access Memory), 플래시 메모리, EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM) 등을 포함한다. 프로세서 및 메모리는 특수 목적 논리 회로조직에 의해 보충되거나, 이에 포함될 수 있다.Processors suitable for processing a computer program include, by way of example, both general and special purpose microprocessors, and any one or more processors of any kind of digital computer. In general, a processor will receive instructions and data from either read-only memory or random access memory or both. Elements of a computer may include at least one processor that executes instructions and one or more memory devices that store instructions and data. In general, a computer may include, receive data from, transmit data to, or both, one or more mass storage devices for storing data, for example magnetic, magneto-optical disks, or optical disks. may be combined to become Information carriers suitable for embodying computer program instructions and data are, for example, semiconductor memory devices, for example, magnetic media such as hard disks, floppy disks and magnetic tapes, Compact Disk Read Only Memory (CD-ROM). ), optical recording media such as DVD (Digital Video Disk), magneto-optical media such as optical disk, ROM (Read Only Memory), RAM (RAM) , Random Access Memory), flash memory, EPROM (Erasable Programmable ROM), EEPROM (Electrically Erasable Programmable ROM), and the like. Processors and memories may be supplemented by, or included in, special purpose logic circuitry.
또한, 컴퓨터 판독가능 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 가용매체일 수 있고, 컴퓨터 저장매체 및 전송매체를 모두 포함할 수 있다.In addition, the computer-readable medium may be any available medium that can be accessed by a computer, and may include both computer storage media and transmission media.
본 명세서는 다수의 특정한 구현물의 세부사항들을 포함하지만, 이들은 어떠한 발명이나 청구 가능한 것의 범위에 대해서도 제한적인 것으로서 이해되어서는 안되며, 오히려 특정한 발명의 특정한 실시형태에 특유할 수 있는 특징들에 대한 설명으로서 이해되어야 한다. 개별적인 실시형태의 문맥에서 본 명세서에 기술된 특정한 특징들은 단일 실시형태에서 조합하여 구현될 수도 있다. 반대로, 단일 실시형태의 문맥에서 기술한 다양한 특징들 역시 개별적으로 혹은 어떠한 적절한 하위 조합으로도 복수의 실시형태에서 구현 가능하다. 나아가, 특징들이 특정한 조합으로 동작하고 초기에 그와 같이 청구된 바와 같이 묘사될 수 있지만, 청구된 조합으로부터의 하나 이상의 특징들은 일부 경우에 그 조합으로부터 배제될 수 있으며, 그 청구된 조합은 하위 조합이나 하위 조합의 변형물로 변경될 수 있다.While this specification contains numerous specific implementation details, they should not be construed as limitations on the scope of any invention or claim, but rather as descriptions of features that may be specific to particular embodiments of particular inventions. should be understood Certain features that are described herein in the context of separate embodiments may be implemented in combination in a single embodiment. Conversely, various features that are described in the context of a single embodiment may also be implemented in multiple embodiments, either individually or in any suitable subcombination. Furthermore, although features operate in a particular combination and may be initially depicted as claimed as such, one or more features from a claimed combination may in some cases be excluded from the combination, the claimed combination being a sub-combination. or a variant of a sub-combination.
마찬가지로, 특정한 순서로 도면에서 동작들을 묘사하고 있지만, 이는 바람직한 결과를 얻기 위하여 도시된 그 특정한 순서나 순차적인 순서대로 그러한 동작들을 수행하여야 한다거나 모든 도시된 동작들이 수행되어야 하는 것으로 이해되어서는 안 된다. 특정한 경우, 멀티태스킹과 병렬 프로세싱이 유리할 수 있다. 또한, 상술한 실시형태의 다양한 장치 컴포넌트의 분리는 그러한 분리를 모든 실시형태에서 요구하는 것으로 이해되어서는 안되며, 설명한 프로그램 컴포넌트와 장치들은 일반적으로 단일의 소프트웨어 제품으로 함께 통합되거나 다중 소프트웨어 제품에 패키징 될 수 있다는 점을 이해하여야 한다.Likewise, although acts are depicted in the drawings in a particular order, it should not be construed that all acts shown must be performed or that such acts must be performed in the specific order or sequential order shown to obtain desirable results. In certain cases, multitasking and parallel processing may be advantageous. Further, the separation of the various device components of the above-described embodiments should not be construed as requiring such separation in all embodiments, and the program components and devices described may generally be integrated together into a single software product or packaged into multiple software products. You have to understand that you can.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.On the other hand, the embodiments of the present invention disclosed in the present specification and drawings are merely presented as specific examples to aid understanding, and are not intended to limit the scope of the present invention. It will be apparent to those of ordinary skill in the art to which the present invention pertains that other modifications based on the technical spirit of the present invention can be implemented in addition to the embodiments disclosed herein.
100 : 실리콘 포토닉스 기반 광전집적회로
10 : PIC 칩
20 : EIC 칩
30 : 전기적 인터페이스100: silicon photonics based optoelectronic integrated circuit
10: PIC chip
20: EIC chip
30: electrical interface
Claims (20)
상기 PIC 칩의 트렌치 영역에 실장되는 EIC 칩; 및
상기 PIC 칩의 전극패드와 EIC 칩의 전극패드를 연결하는 전기적 인터페이스
를 포함하는 실리콘 포토닉스 기반 광전집적회로.a silicon photonics-based PIC chip in which an optical device is mounted on a silicon on insulator (SOI) wafer including a trench region;
an EIC chip mounted in a trench region of the PIC chip; and
Electrical interface connecting the electrode pad of the PIC chip and the electrode pad of the EIC chip
A silicon photonics-based optoelectronic integrated circuit comprising a.
상기 EIC 칩은,
상기 SOI 웨이퍼의 클래딩 옥사이드(Cladding oxides), 실리콘 및 BOX가 제거된 트렌치 영역에서 상기 SOI 웨이퍼의 실리콘 기판 상에 실장되는 실리콘 포토닉스 기반 광전집적회로.According to claim 1,
The EIC chip,
A silicon photonics-based optoelectronic integrated circuit mounted on a silicon substrate of the SOI wafer in a trench region from which cladding oxides, silicon, and BOX of the SOI wafer are removed.
상기 EIC 칩은,
상기 SOI 웨이퍼의 실리콘 기판과 열전도성 접착제를 이용하여 고정되는 실리콘 포토닉스 기반 광전집적회로.According to claim 1,
The EIC chip,
A silicon photonics-based optoelectronic integrated circuit fixed to the silicon substrate of the SOI wafer using a thermally conductive adhesive.
상기 트렌치 영역의 깊이는,
상기 PIC 칩의 전극패드와 EIC 칩의 전극패드가 동일한 높이를 가지도록 결정되는 실리콘 포토닉스 기반 광전집적회로.According to claim 1,
The depth of the trench region is
A silicon photonics-based optoelectronic integrated circuit in which the electrode pad of the PIC chip and the electrode pad of the EIC chip are determined to have the same height.
상기 PIC 칩의 전극패드와 EIC 칩의 전극패드는,
동일한 피치 간격을 가지도록 설계되는 실리콘 포토닉스 기반 광전집적회로.According to claim 1,
The electrode pad of the PIC chip and the electrode pad of the EIC chip,
Silicon photonics-based optoelectronic integrated circuits designed to have the same pitch spacing.
상기 PIC 칩의 제1 트렌치 영역에 실장되는 EIC 칩;
상기 PIC 칩의 전극패드와 EIC 칩의 전극패드를 연결하는 전기적 인터페이스; 및
상기 PIC 칩의 제2 트렌치 영역에 실장되는 N 채널 FAB(Fiber Array Block)
를 포함하는 실리콘 포토닉스 기반 광전집적회로.a silicon photonics-based PIC chip in which an optical device is mounted on a silicon on insulator (SOI) wafer including a first trench region and a second trench region;
an EIC chip mounted in a first trench region of the PIC chip;
an electrical interface connecting the electrode pads of the PIC chip and the electrode pads of the EIC chip; and
An N-channel Fiber Array Block (FAB) mounted in the second trench region of the PIC chip
A silicon photonics-based optoelectronic integrated circuit comprising a.
상기 EIC 칩은,
상기 SOI 웨이퍼의 클래딩 옥사이드(Cladding oxides), 실리콘 및 BOX가 제거된 제1 트렌치 영역에서 상기 SOI 웨이퍼의 실리콘 기판 상에 실장되는 실리콘 포토닉스 기반 광전집적회로.7. The method of claim 6,
The EIC chip,
A silicon photonics-based optoelectronic integrated circuit mounted on a silicon substrate of the SOI wafer in a first trench region in which cladding oxides, silicon, and BOX of the SOI wafer are removed.
상기 N 채널 FAB는,
상기 SOI 웨이퍼의 클래딩 옥사이드(Cladding oxides), 실리콘 및 BOX가 제거된 제2 트렌치 영역에서 상기 SOI 웨이퍼의 실리콘 기판 상에 실장되는 실리콘 포토닉스 기반 광전집적회로.7. The method of claim 6,
The N-channel FAB,
A silicon photonics-based optoelectronic integrated circuit mounted on a silicon substrate of the SOI wafer in a second trench region from which cladding oxides, silicon, and BOX of the SOI wafer are removed.
상기 EIC 칩은,
상기 SOI 웨이퍼의 실리콘 기판과 열전도성 접착제를 이용하여 고정되는 실리콘 포토닉스 기반 광전집적회로.7. The method of claim 6,
The EIC chip,
A silicon photonics-based optoelectronic integrated circuit fixed to the silicon substrate of the SOI wafer using a thermally conductive adhesive.
상기 N 채널 FAB는,
상기 SOI 웨이퍼의 실리콘 기판과 접착제를 이용하여 고정되는 실리콘 포토닉스 기반 광전집적회로.7. The method of claim 6,
The N-channel FAB,
A silicon photonics-based optoelectronic integrated circuit fixed using an adhesive to the silicon substrate of the SOI wafer.
상기 제1 트렌치 영역의 깊이는,
상기 PIC 칩의 전극패드와 EIC 칩의 전극패드가 동일한 높이를 가지도록 결정되는 실리콘 포토닉스 기반 광전집적회로.7. The method of claim 6,
The depth of the first trench region is,
A silicon photonics-based optoelectronic integrated circuit in which the electrode pad of the PIC chip and the electrode pad of the EIC chip are determined to have the same height.
상기 PIC 칩의 전극패드와 EIC 칩의 전극패드는,
동일한 피치 간격을 가지도록 설계되는 실리콘 포토닉스 기반 광전집적회로.7. The method of claim 6,
The electrode pad of the PIC chip and the electrode pad of the EIC chip,
Silicon photonics-based optoelectronic integrated circuits designed to have the same pitch spacing.
상기 PIC 칩의 트렌치 영역에 실장되는 EIC 칩;
상기 PIC 칩의 전극패드와 EIC 칩의 전극패드를 연결하는 전기적 인터페이스; 및
상기 PIC 칩의 하단에 배치된 열전도성 비아를 포함하는 인쇄회로기판
을 포함하는 실리콘 포토닉스 기반 광전집적회로.a silicon photonics-based PIC chip in which an optical device is mounted on a silicon on insulator (SOI) wafer including a trench region;
an EIC chip mounted in a trench region of the PIC chip;
an electrical interface connecting the electrode pads of the PIC chip and the electrode pads of the EIC chip; and
A printed circuit board including a thermally conductive via disposed on a lower side of the PIC chip
A silicon photonics-based optoelectronic integrated circuit comprising a.
상기 인쇄회로기판은,
전극패드가 실장된 상층부 인쇄회로기판과 접착제를 이용하여 고정되는 실리콘 포토닉스 기반 광전집적회로.14. The method of claim 13,
The printed circuit board is
A silicon photonics-based optoelectronic integrated circuit that is fixed using an adhesive and an upper printed circuit board on which electrode pads are mounted.
상기 상층부 인쇄회로기판의 높이는,
상기 상층부 인쇄회로기판의 전극패드와 EIC 칩의 전극패드가 동일한 높이를 가지도록 결정되는 실리콘 포토닉스 기반 광전집적회로.15. The method of claim 14,
The height of the upper printed circuit board,
A silicon photonics-based optoelectronic integrated circuit in which the electrode pad of the upper printed circuit board and the electrode pad of the EIC chip are determined to have the same height.
상기 EIC 칩은,
상기 SOI 웨이퍼의 클래딩 옥사이드(Cladding oxides), 실리콘 및 BOX가 제거된 트렌치 영역에서 상기 SOI 웨이퍼의 실리콘 기판 상에 실장되는 실리콘 포토닉스 기반 광전집적회로.14. The method of claim 13,
The EIC chip,
A silicon photonics-based optoelectronic integrated circuit mounted on a silicon substrate of the SOI wafer in a trench region from which cladding oxides, silicon, and BOX of the SOI wafer are removed.
상기 트렌치 영역의 깊이는,
상기 PIC 칩의 전극패드와 EIC 칩의 전극패드가 동일한 높이를 가지도록 결정되는 실리콘 포토닉스 기반 광전집적회로.14. The method of claim 13,
The depth of the trench region is
A silicon photonics-based optoelectronic integrated circuit in which the electrode pad of the PIC chip and the electrode pad of the EIC chip are determined to have the same height.
상기 PIC 칩의 트렌치 영역에 실장되는 EIC 칩; 및
상기 PIC 칩의 전극패드 및 EIC 칩의 전극패드와 솔더 범프(Solder bump)를 통해 연결되는 인터포저(Interposer)
을 포함하는 실리콘 포토닉스 기반 광전집적회로.a silicon photonics-based PIC chip in which an optical device is mounted on a silicon on insulator (SOI) wafer including a trench region;
an EIC chip mounted in a trench region of the PIC chip; and
An interposer connected to the electrode pad of the PIC chip and the electrode pad of the EIC chip through a solder bump
A silicon photonics-based optoelectronic integrated circuit comprising a.
상기 EIC 칩은,
상기 SOI 웨이퍼의 클래딩 옥사이드(Cladding oxides), 실리콘 및 BOX가 제거된 트렌치 영역에서 상기 SOI 웨이퍼의 실리콘 기판 상에 실장되는 실리콘 포토닉스 기반 광전집적회로.19. The method of claim 18,
The EIC chip,
A silicon photonics-based optoelectronic integrated circuit mounted on a silicon substrate of the SOI wafer in a trench region from which cladding oxides, silicon, and BOX of the SOI wafer are removed.
상기 트렌치 영역의 깊이는,
상기 PIC 칩의 전극패드와 EIC 칩의 전극패드가 동일한 높이를 가지도록 결정되는 실리콘 포토닉스 기반 광전집적회로.19. The method of claim 18,
The depth of the trench region is
A silicon photonics-based optoelectronic integrated circuit in which the electrode pad of the PIC chip and the electrode pad of the EIC chip are determined to have the same height.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/371,520 US20220091332A1 (en) | 2020-09-18 | 2021-07-09 | Electronic-photonic integrated circuit based on silicon photonics technology |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200120599 | 2020-09-18 | ||
| KR20200120599 | 2020-09-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220037928A true KR20220037928A (en) | 2022-03-25 |
| KR102656382B1 KR102656382B1 (en) | 2024-04-12 |
Family
ID=
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115508956A (en) * | 2022-09-22 | 2022-12-23 | 希烽光电科技(南京)有限公司 | Inclined substrate high bandwidth light engine |
| CN115508956B (en) * | 2022-09-22 | 2024-04-16 | 希烽光电科技(南京)有限公司 | High bandwidth optical engine with tilted substrate |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115508956A (en) * | 2022-09-22 | 2022-12-23 | 希烽光电科技(南京)有限公司 | Inclined substrate high bandwidth light engine |
| CN115508956B (en) * | 2022-09-22 | 2024-04-16 | 希烽光电科技(南京)有限公司 | High bandwidth optical engine with tilted substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6404430B2 (en) | Method and system for photonics interposer | |
| US11824029B2 (en) | Semiconductor package structure | |
| CN107040318B (en) | Method and system for communication | |
| US8692276B2 (en) | Parallel optical transceiver module | |
| JP3728147B2 (en) | Opto-electric hybrid wiring board | |
| US8265432B2 (en) | Optical transceiver module with optical windows | |
| US5009476A (en) | Semiconductor layer with optical communication between chips disposed therein | |
| US7271461B2 (en) | Stackable optoelectronics chip-to-chip interconnects and method of manufacturing | |
| US7539366B1 (en) | Optical transceiver module | |
| US20060177173A1 (en) | Vertical stacking of multiple integrated circuits including SOI-based optical components | |
| US20220181264A1 (en) | Electronic device package and method for manufacturing the same | |
| JP2005286225A (en) | Lsi package with interface module, and transmission line header equipped with lsi package | |
| JP2014035546A (en) | Method and system for hybrid integration of optical communication system | |
| JP2001044582A (en) | Photoelectric mixed wiring board, drive method therefor and electronic circuit device using the same | |
| US20220091332A1 (en) | Electronic-photonic integrated circuit based on silicon photonics technology | |
| US20060024067A1 (en) | Optical I/O chip for use with distinct electronic chip | |
| KR102656382B1 (en) | Electronic-photonic integrated circuit based on silicon photonics technology | |
| KR20220037928A (en) | Electronic-photonic integrated circuit based on silicon photonics technology | |
| JP2005252040A (en) | Photoelectric conversion device, interposer and optical information processing device | |
| JP2016092303A (en) | Parallel optical module | |
| US11894354B2 (en) | Optoelectronic device package and method of manufacturing the same | |
| JP2018129417A (en) | Parallel optical module | |
| US11428871B2 (en) | Optical device for coupling light | |
| JP2015065255A (en) | Photoelectric fusion module | |
| US20230244045A1 (en) | OPTO-Electronic Integrated Module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |