JP2005252040A - Photoelectric conversion device, interposer and optical information processing device - Google Patents

Photoelectric conversion device, interposer and optical information processing device Download PDF

Info

Publication number
JP2005252040A
JP2005252040A JP2004061574A JP2004061574A JP2005252040A JP 2005252040 A JP2005252040 A JP 2005252040A JP 2004061574 A JP2004061574 A JP 2004061574A JP 2004061574 A JP2004061574 A JP 2004061574A JP 2005252040 A JP2005252040 A JP 2005252040A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
interposer
semiconductor integrated
integrated circuit
conversion element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004061574A
Other languages
Japanese (ja)
Inventor
Suguru Otorii
英 大鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004061574A priority Critical patent/JP2005252040A/en
Publication of JP2005252040A publication Critical patent/JP2005252040A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a photoelectric conversion device which has a simple structure and can drive a photoelectric conversion element stably, an interposer and an optical information processing device. <P>SOLUTION: The photoelectric conversion device 1 is formed by mounting the photoelectric conversion element 2, a semiconductor integrated circuit 3 connected to the photoelectric conversion element 2, and a bias circuit (a set of a capacitor 5 and a coil 6) of the semiconductor integrated circuit 3 on the interposer 4. In the device, the bias circuit is installed in the interposer 4. The photoelectric conversion device 1 is constituted by mounting the photoelectric conversion element 2, the semiconductor integrated circuit 3 connected to the photoelectric conversion element 2, and the bias circuit (a set of the capacitor 5 and the coil 6) of the semiconductor integrated circuit 3. The bias circuit is installed in the interposer 4. The optical information processing device 21 has the photoelectric conversion device 1, and an optical waveguide 22 opposing the photoelectric conversion element 2. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、光電変換装置、インターポーザ、及び光情報処理装置に関するものである。   The present invention relates to a photoelectric conversion device, an interposer, and an optical information processing device.

現在、LSI(大規模集積回路)等の半導体チップ間の信号伝搬は、全て基板配線を介した電気信号によりなされている。しかし、昨今のMPU高機能化に伴い、チップ間にて必要とされるデータ授受量は著しく増大し、結果として様々な高周波問題が浮上している。それらの代表的なものとして、RC信号遅延、インピーダンスミスマッチ、EMC/EMI、クロストーク等が挙げられる。   Currently, signal propagation between semiconductor chips such as LSI (Large Scale Integrated Circuit) is all done by electrical signals via substrate wiring. However, with the recent increase in MPU functionality, the amount of data exchanged between chips has increased remarkably, and as a result, various high frequency problems have emerged. Typical examples thereof include RC signal delay, impedance mismatch, EMC / EMI, crosstalk, and the like.

上記の問題を解決するため、これまで実装業界などが中心となり、配線配置の最適化や新素材開発などの様々な手法を駆使し、解決に当たってきた。   In order to solve the above problems, the mounting industry and others have so far taken the lead in solving various problems such as optimization of wiring layout and development of new materials.

しかし近年、上記の配線配置の最適化や新素材開発等の効果も物性的限界に阻まれつつあり、今後システムの更なる高機能化を実現するためには、単純な半導体チップの実装を前提としたプリント配線板の構造そのものを見直す必要が生じてきている。近年、これら諸問題を解決すべく様々な抜本対策が提案されているが、以下にその代表的なものを記す。   However, in recent years, the effects of optimization of the wiring layout and development of new materials have been hampered by physical limitations, and it is assumed that simple semiconductor chips will be mounted in order to realize further advanced system functionality in the future. It has become necessary to review the structure of the printed wiring board itself. In recent years, various drastic measures have been proposed to solve these problems, but the following are representative examples.

・マルチチップモジュール(MCM)化による微細配線結合
高機能チップを、セラミック・シリコンなどの精密実装基板上に実装し、マザーボード(多層プリント基板)上では形成不可能である微細配線結合を実現する。これによって配線の狭ピッチ化が可能となり、バス幅を広げることでデータ授受量が飛躍的に増大する。
-Fine wiring bonding by multi-chip module (MCM) High-performance chip is mounted on a precision mounting substrate such as ceramic and silicon, and fine wiring bonding that cannot be formed on a motherboard (multilayer printed circuit board) is realized. As a result, the pitch of the wiring can be narrowed, and the amount of data exchange increases dramatically by widening the bus width.

・各種半導体チップの封止、一体化による電気配線結合
各種半導体チップをポリイミド樹脂などを用いて二次元的に封止、一体化し、その一体化された基板上にて微細配線結合を行う。これによって配線の狭ピッチ化が可能となり、バス幅を広げることでデータ授受量が飛躍的に増大する。
-Sealing and integration of various semiconductor chips and electrical wiring bonding by integration Various semiconductor chips are two-dimensionally sealed and integrated using polyimide resin or the like, and fine wiring bonding is performed on the integrated substrate. As a result, the pitch of the wiring can be narrowed, and the amount of data exchange increases dramatically by widening the bus width.

・半導体チップの三次元結合
各種半導体チップに貫通電極を設け、それぞれを貼り合わせることで積層構造とする。これにより、異種半導体チップ間の結線が物理的に短絡化され、結果として信号遅延などの問題が回避される。但しその一方、積層化による発熱量増加、半導体チップ間の熱応力などの問題が生じる。
-Three-dimensional bonding of semiconductor chips A through electrode is provided in various semiconductor chips, and each is bonded to form a laminated structure. Thereby, the connection between the different types of semiconductor chips is physically short-circuited, and as a result, problems such as signal delay are avoided. On the other hand, however, problems such as an increase in the amount of heat generated due to lamination and thermal stress between semiconductor chips occur.

さらに、上記のように信号授受の高速化及び大容量化を実現するために、光配線による光伝送結合技術が開発されている(例えば、後記の非特許文献1及び非特許文献2参照。)。光配線は、電子機器間、電子機器内のボード間又はボード内のチップ間など、種々の個所に適用可能である。例えば図14に示すように、チップ間のような短距離間の信号の伝送には、チップが搭載されているプリント配線基板50上に光導波路51を形成し、発光素子(例えば面発光レーザー)52によって信号変調された光(例えばレーザー光)を光導波路51へ入射させ、入射した光は光導波路51を導波し、光導波路51から出射された光は、受光素子(例えばフォトダイオード)53によって受光される。このように、光導波路51を信号変調されたレーザー光等の伝送路とした光伝送・通信システムを構築することができる。   Furthermore, in order to realize high speed and large capacity of signal transmission / reception as described above, an optical transmission coupling technique using optical wiring has been developed (for example, see Non-Patent Document 1 and Non-Patent Document 2 described later). . The optical wiring can be applied to various places such as between electronic devices, between boards in an electronic device, or between chips in a board. For example, as shown in FIG. 14, for transmission of signals over a short distance such as between chips, an optical waveguide 51 is formed on a printed wiring board 50 on which the chips are mounted, and a light emitting element (for example, a surface emitting laser) is formed. The light (for example, laser light) modulated by 52 is incident on the optical waveguide 51, the incident light is guided through the optical waveguide 51, and the light emitted from the optical waveguide 51 is a light receiving element (for example, a photodiode) 53. Is received by. In this way, it is possible to construct an optical transmission / communication system using the optical waveguide 51 as a transmission path for signal-modulated laser light or the like.

一方、面発光レーザー等の発光素子52を数百MHz以上の帯域で安定して発光させるためには、図15に示すように、常に発光閾値以上のバイアス電流を付加し、それに微弱な信号波を乗せる必要がある。即ち、LSIの出力信号を駆動回路(LDD(レーザーダイオードドライバー))で増幅して発光素子52を駆動する。例えば、LSIの出力が2.2Vで0mA⇔0.5mAパルスの場合、まずアンプによって0mA⇔3mAパルスに増幅し、更にバイアスを付加することによって2mA⇔5mAパルスに増幅する。   On the other hand, in order to cause the light emitting element 52 such as a surface emitting laser to emit light stably in a band of several hundreds of MHz or more, as shown in FIG. It is necessary to put on. That is, the output signal of the LSI is amplified by a drive circuit (LDD (laser diode driver)) to drive the light emitting element 52. For example, when the output of the LSI is 2.2 V and 0 mAm0.5 mA pulse, it is first amplified to 0 mA⇔3 mA pulse by an amplifier, and further amplified to 2 mA⇔5 mA pulse by adding a bias.

そこで、例えば図16に示すように、実装基板(例えばインターポーザ)54の一方の面側にLSI55と、このLSI55に接続された発光素子駆動回路56とを実装し、他方の面側には実装基板54を介して駆動回路56と接続された発光素子52を実装することにより、LSI55の出力信号を駆動回路56で増幅し、発光素子52を駆動することができる。   Therefore, for example, as shown in FIG. 16, an LSI 55 and a light emitting element driving circuit 56 connected to the LSI 55 are mounted on one surface side of a mounting substrate (for example, an interposer) 54, and the mounting substrate is mounted on the other surface side. By mounting the light emitting element 52 connected to the driving circuit 56 via 54, the output signal of the LSI 55 can be amplified by the driving circuit 56 and the light emitting element 52 can be driven.

しかしながら、上記したような実装形態の場合、多チャネル化により素子数が多くなると、実装基板54におけるスペース不足によってLSI55と駆動回路56間の配線を多層化しなくてはならない。これにより、それぞれの信号線の長さが微妙に異なるようになり、信号スキュー(信号到着時間のばらつきに伴う信号の乱れ。)が生じ、高周波変調が困難となる。   However, in the case of the mounting form described above, if the number of elements increases due to the increase in the number of channels, the wiring between the LSI 55 and the drive circuit 56 must be multilayered due to insufficient space in the mounting substrate 54. As a result, the lengths of the respective signal lines are slightly different from each other, signal skew (disturbance of the signal due to variations in signal arrival time) occurs, and high-frequency modulation becomes difficult.

このような信号線の長さの違いによる問題を解決するために、図17に示すように、LSI55を発光素子駆動回路56上に積層し、それぞれのチャネルを全て貫通ビア(図示省略)により等長結線する等の方法が提案されている(例えば、後記の非特許文献3参照。)。   In order to solve such a problem due to the difference in the length of the signal line, as shown in FIG. 17, an LSI 55 is stacked on the light emitting element driving circuit 56, and all the channels are formed by through vias (not shown). A method such as long connection has been proposed (for example, see Non-Patent Document 3 below).

日経エレクトロニクス、“光配線との遭遇”2001年12月3日の122頁、123頁、124頁、125頁、図4、図5、図6、図7Nikkei Electronics, “Encounter with Optical Wiring”, December 3, 2001, pages 122, 123, 124, 125, FIG. 4, FIG. 5, FIG. 6, FIG. NTT R&D, vol.48, no.3, pp.271-280 (1999)NTT R & D, vol.48, no.3, pp.271-280 (1999) TECHNICAL REPORT OF IEICE. EMD2001-90(2002-1)「光電気複合実装技術の開発状況−アクティブインターポーザを中心として−」技術研究組合 超先端電子技術開発機構(ASET)TECHNICAL REPORT OF IEICE. EMD2001-90 (2002-1) "Development Status of Opto-Electronic Composite Packaging Technology-Focusing on Active Interposer-" Technology Research Association, Advanced Electronic Technology Development Organization (ASET)

しかしながら、上記した従来例のように、LSI55を発光素子駆動回路56上に積層する場合、現状では貫通ビアの形成が困難であり、また駆動回路56の放熱が困難である等の問題が生じ、現実的ではない。   However, when the LSI 55 is stacked on the light emitting element driving circuit 56 as in the above-described conventional example, problems such as formation of through vias are difficult at present and heat radiation of the driving circuit 56 is difficult. Not realistic.

従って、現時点では発光素子駆動回路56をLSI55内に内設する構造が、消費電力も大幅に抑制可能となり、最も有効な策であると考えられている。しかしながら、LSIの新規設計には多大なコストと設計時間がかかる。   Therefore, at present, the structure in which the light emitting element driving circuit 56 is provided in the LSI 55 is considered to be the most effective measure because the power consumption can be greatly suppressed. However, a new design of LSI requires a great deal of cost and design time.

本発明は、上述したような問題点を解決するためになされたものであって、その目的は、シンプルな構造を有し、光電変換素子を安定して駆動することができる光電変換装置、インターポーザ、及び光情報処理装置を提供することにある。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a photoelectric conversion device and an interposer having a simple structure and capable of stably driving a photoelectric conversion element. And providing an optical information processing apparatus.

即ち、本発明は、光電変換素子と、この光電変換素子に接続された半導体集積回路部と、この半導体集積回路部のバイアス回路部とがインターポーザに実装されてなる光電変換装置において、前記バイアス回路部が前記インターポーザに内設されていることを特徴とする、光電変換装置に係るものである。   That is, the present invention provides a photoelectric conversion device in which a photoelectric conversion element, a semiconductor integrated circuit section connected to the photoelectric conversion element, and a bias circuit section of the semiconductor integrated circuit section are mounted on an interposer. The present invention relates to a photoelectric conversion device characterized in that a part is provided in the interposer.

また、光電変換素子と、この光電変換素子に接続された半導体集積回路部と、この半導体集積回路部のバイアス回路部とが実装されて光電変換装置を構成し、前記バイアス回路部が内設されている、インターポーザに係るものである。   Further, a photoelectric conversion element, a semiconductor integrated circuit portion connected to the photoelectric conversion element, and a bias circuit portion of the semiconductor integrated circuit portion are mounted to constitute a photoelectric conversion device, and the bias circuit portion is provided internally. Related to the interposer.

さらに、本発明の光電変換装置と、前記光電変換素子に対向した光導波路とを有する、光情報処理装置に係るものである。   Furthermore, the present invention relates to an optical information processing apparatus having the photoelectric conversion apparatus of the present invention and an optical waveguide facing the photoelectric conversion element.

本発明によれば、前記光電変換素子と、この光電変換素子に接続された前記半導体集積回路部と、この半導体集積回路部の前記バイアス回路部とが前記インターポーザに実装されてなる光電変換装置において、前記バイアス回路部が前記インターポーザに内設されているので、上記した従来例のように、前記半導体集積回路部と前記光電変換素子との信号線長が異なって信号スキューが生じることがなく、前記半導体集積回路部と前記バイアス回路部との接続のために、前記半導体集積回路部に貫通ビアを形成する必要もない。また、多大なコストと時間を要するような前記半導体集積回路部の新規設計もない。   According to the present invention, in the photoelectric conversion device in which the photoelectric conversion element, the semiconductor integrated circuit unit connected to the photoelectric conversion element, and the bias circuit unit of the semiconductor integrated circuit unit are mounted on the interposer. Since the bias circuit section is provided in the interposer, the signal line lengths of the semiconductor integrated circuit section and the photoelectric conversion element are not different from each other as in the conventional example described above. It is not necessary to form a through via in the semiconductor integrated circuit portion for connecting the semiconductor integrated circuit portion and the bias circuit portion. In addition, there is no new design of the semiconductor integrated circuit portion that requires a great deal of cost and time.

従って、本発明はシンプルな構造であり、ノイズの少ない高周波変調が可能となり、前記光電変換素子を安定して駆動させることができる。   Therefore, the present invention has a simple structure, enables high-frequency modulation with less noise, and can stably drive the photoelectric conversion element.

本発明において、前記バイアス回路部が、前記インターポーザに内設されたコンデンサとコイルとからなることが望ましい。また、前記コンデンサが前記インターポーザの誘電性基板材料で形成され、前記コイルが前記インターポーザ内の配線材によって形成されていることが好ましい。   In the present invention, it is desirable that the bias circuit section is composed of a capacitor and a coil provided in the interposer. Further, it is preferable that the capacitor is formed of a dielectric substrate material of the interposer, and the coil is formed of a wiring material in the interposer.

本発明の光電変換装置は、前記インターポーザの一方の面側に前記半導体集積回路部が実装され、他方の面側に前記光電変換素子が実装され、前記インターポーザ内の前記コンデンサを介して前記半導体集積回路部と前記光電変換素子とが接続され、この接続中点に前記コイルが接続され、更に前記インターポーザを介して前記コイルへのバイアス電源供給端子が取り出されていることが好ましい。   In the photoelectric conversion device of the present invention, the semiconductor integrated circuit unit is mounted on one surface side of the interposer, the photoelectric conversion element is mounted on the other surface side, and the semiconductor integrated circuit is interposed via the capacitor in the interposer. It is preferable that the circuit unit and the photoelectric conversion element are connected, the coil is connected to the connection midpoint, and a bias power supply terminal to the coil is taken out via the interposer.

前記コンデンサはバイアス電流の前記半導体集積回路部への逆流を防止し(容量概算は例えば1mC以下)、前記コイルはパルスのバイアス電源への逆流を防止する(容量概算は例えば1mH以下)。   The capacitor prevents a reverse flow of bias current to the semiconductor integrated circuit portion (capacity estimation is, for example, 1 mC or less), and the coil prevents a reverse flow of pulses to the bias power supply (capacity estimation, for example, is 1 mH or less).

具体的には、前記半導体集積回路部の複数のパッド電極にそれぞれ接続された複数の接続ランドが前記インターポーザ上に形成され、前記コンデンサと前記コイルとの組の複数個が前記複数の接続ランドにそれぞれ対応して前記インターポーザに内設されると共に、前記インターポーザを介して前記光電変換素子の各電極に接続されていることが好ましい。   Specifically, a plurality of connection lands respectively connected to a plurality of pad electrodes of the semiconductor integrated circuit portion are formed on the interposer, and a plurality of sets of the capacitor and the coil are formed on the plurality of connection lands. It is preferable that they are respectively provided in the interposer and connected to the electrodes of the photoelectric conversion element via the interposer.

また、前記半導体集積回路部の出力によって前記光電変換素子(発光素子、例えば面発光レーザー)が駆動されるよう構成されていることが好ましい。或いは、前記光電変換素子(受光素子、例えばフォトダイオード)の出力が前記半導体集積回路部に入力されるよう構成されていることが好ましい。   Further, it is preferable that the photoelectric conversion element (light emitting element, for example, a surface emitting laser) is driven by the output of the semiconductor integrated circuit unit. Alternatively, it is preferable that the output of the photoelectric conversion element (light receiving element such as a photodiode) is input to the semiconductor integrated circuit unit.

以下、本発明の好ましい実施の形態を図面を参照して説明する。   Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

第1の実施の形態
図1は、本発明に基づく光電変換装置の概略断面図である。図1に示すように、本発明に基づく光電変換装置1は、光電変換素子2と、この光電変換素子2に接続された半導体集積回路部3と、この半導体集積回路部3の前記バイアス回路部とがインターポーザ4にそれぞれ実装されている。ここで、前記バイアス回路部は、インターポーザ4に内設されたコンデンサ5とコイル6とからなる。
First Embodiment FIG. 1 is a schematic sectional view of a photoelectric conversion device according to the present invention. As shown in FIG. 1, a photoelectric conversion device 1 according to the present invention includes a photoelectric conversion element 2, a semiconductor integrated circuit unit 3 connected to the photoelectric conversion element 2, and the bias circuit unit of the semiconductor integrated circuit unit 3. Are mounted on the interposer 4. Here, the bias circuit section includes a capacitor 5 and a coil 6 provided in the interposer 4.

具体的には、インターポーザ4の一方の面側に形成された複数の接続ランド7aと、半導体集積回路部3の複数のパッド電極8とがはんだバンプ9aを介して接続され、かつインターポーザ4の他方の面側に形成された接続ランド7bと、光電変換素子2の各電極10がはんだバンプ9bを介して接続されている。そして、インターポーザ4内のコンデンサ5を介して半導体集積回路部3と光電変換素子2とが接続され、この接続中点にコイル6が接続され、更にインターポーザ4を介してコイル6へのバイアス電源供給端子11が取り出されている。   Specifically, a plurality of connection lands 7a formed on one surface side of the interposer 4 and a plurality of pad electrodes 8 of the semiconductor integrated circuit unit 3 are connected via solder bumps 9a, and the other side of the interposer 4 is connected. The connection lands 7b formed on the surface side and the electrodes 10 of the photoelectric conversion element 2 are connected via solder bumps 9b. Then, the semiconductor integrated circuit section 3 and the photoelectric conversion element 2 are connected via the capacitor 5 in the interposer 4, and the coil 6 is connected to the midpoint of connection, and further bias power is supplied to the coil 6 via the interposer 4. The terminal 11 is taken out.

なお、コンデンサ5はバイアス電流の半導体集積回路部3への逆流を防止し(容量概算は例えば1mC以下)、コイル6はパルスのバイアス電源供給端子11への逆流を防止する(容量概算は例えば1mH以下)。   The capacitor 5 prevents a reverse flow of bias current to the semiconductor integrated circuit unit 3 (capacity estimation is, for example, 1 mC or less), and the coil 6 prevents a reverse flow of pulses to the bias power supply terminal 11 (capacity estimation is, for example, 1 mH). Less than).

光電変換素子2は、GaAs等からなる基板12上に、インターポーザ4を介して半導体集積回路部3と接続される電極10と、光電変換部13とを有し、電極10と光電変換部13とが基板12に形成された貫通ビア14及び引き出し配線(アノード)15によって電気的に接続されている。なお、光電変換部13としては、発光素子(例えば面発光レーザー)又は受光素子(例えばフォトダイオード)が挙げられる。   The photoelectric conversion element 2 includes an electrode 10 connected to the semiconductor integrated circuit unit 3 via an interposer 4 and a photoelectric conversion unit 13 on a substrate 12 made of GaAs or the like. Are electrically connected by through vias 14 formed in the substrate 12 and lead-out wiring (anode) 15. In addition, as the photoelectric conversion part 13, a light emitting element (for example, surface emitting laser) or a light receiving element (for example, photodiode) is mentioned.

また、グランド(GND)電極16がインターポーザ4上に形成されており、半導体集積回路部3と光電変換素子2とを結ぶ配線間に接続されている。   A ground (GND) electrode 16 is formed on the interposer 4 and is connected between wirings connecting the semiconductor integrated circuit portion 3 and the photoelectric conversion element 2.

図2は、図1に示すような本発明に基づくインターポーザが6枚の基板から構成された場合における、各基板の概略平面図である。図3は、図2のインターポーザ4の等価回路図であり、図4は、図2のインターポーザ4のA−A’線概略断面図である。   FIG. 2 is a schematic plan view of each substrate when the interposer according to the present invention as shown in FIG. 1 is composed of six substrates. 3 is an equivalent circuit diagram of the interposer 4 shown in FIG. 2, and FIG. 4 is a schematic cross-sectional view taken along the line A-A 'of the interposer 4 shown in FIG.

図2〜図4に示すように、インターポーザ4を構成する最上位置の基板17a上に、半導体集積回路部3の複数のパッド電極8にそれぞれ接続される複数の接続ランド7aと、バイアス電源供給端子11とが形成されている。また、コンデンサ5とコイル6との組の複数個が複数の接続ランド7aにそれぞれ対応してインターポーザ4に内設されている。具体的には、インターポーザ4を構成する基板17b〜17f毎に、コンデンサ5とコイル6との組の複数個が複数の接続ランド7aにそれぞれ対応して形成されている。さらに、インターポーザ4に形成された貫通ビア18によって、半導体集積回路部3に対する接続ランド7aと、光電変換素子2の各電極10に対する接続ランド7bとが接続されている。   As shown in FIGS. 2 to 4, a plurality of connection lands 7 a respectively connected to a plurality of pad electrodes 8 of the semiconductor integrated circuit portion 3 and a bias power supply terminal on the uppermost substrate 17 a constituting the interposer 4. 11 are formed. A plurality of sets of capacitors 5 and coils 6 are provided in the interposer 4 in correspondence with the plurality of connection lands 7a. Specifically, a plurality of sets of capacitors 5 and coils 6 are formed corresponding to the plurality of connection lands 7a for each of the substrates 17b to 17f constituting the interposer 4. Further, the connection land 7 a for the semiconductor integrated circuit portion 3 and the connection land 7 b for each electrode 10 of the photoelectric conversion element 2 are connected by the through via 18 formed in the interposer 4.

光電変換素子2の集積デザインは、例えば一素子あたりの面積を□200μm×300μmとすることができる。そして、前記バイアス回路部としてのコンデンサ5とコイル6との組には上記した一素子あたりの面積の数倍の面積が必要となるが、図示するように、前記バイアス回路部が複数の接続ランド7aにそれぞれ対応してインターポーザ4に内設されるので、シンプルな構造とすることができる。   In the integrated design of the photoelectric conversion element 2, for example, the area per element can be □ 200 μm × 300 μm. The set of the capacitor 5 and the coil 6 as the bias circuit section requires an area several times larger than the area per element described above. As shown in the figure, the bias circuit section includes a plurality of connection lands. Since it is installed in the interposer 4 corresponding to each 7a, a simple structure can be achieved.

近年、光電変換部13としての発光素子(例えば面発光レーザー)の省電力化が進み、2V、1mA程度で発光するようになり、実際の高周波パルス伝送も、3mA程度の電流を注入すれば可能となっている。これは、半導体集積回路部3のI/O(外部出力)トランジスターの形状を最適化すれば対応が可能となる。例えば、ゲート幅が1μmの場合、電流出力は0.5μAであるので、ゲート幅を6μmにすれば、3mAの電流出力が可能となり、半導体集積回路部3の簡単な設計変更のみで対応が可能である。   In recent years, light-emitting elements (for example, surface-emitting lasers) as the photoelectric conversion unit 13 have been reduced in power consumption, and light emission is performed at about 2 V and 1 mA. Actual high-frequency pulse transmission is also possible by injecting a current of about 3 mA. It has become. This can be dealt with by optimizing the shape of the I / O (external output) transistor of the semiconductor integrated circuit section 3. For example, when the gate width is 1 μm, the current output is 0.5 μA. Therefore, if the gate width is 6 μm, a current output of 3 mA is possible, and it is possible to cope with only a simple design change of the semiconductor integrated circuit section 3. It is.

インターポーザ4の各基板17a〜17fに形成された貫通ビア18の径は、例えばφ100μmとすることができる。また、他のチャネルと互いに干渉しないように、各貫通ビア18はドーナツ状に絶縁されている。   The diameter of the through via 18 formed in each of the substrates 17a to 17f of the interposer 4 can be set to φ100 μm, for example. Further, each through via 18 is insulated in a donut shape so as not to interfere with other channels.

なお、コイル6は、インターポーザ4内の配線材19によって形成することができ、図示するように上下に配線材19が重なる部分はその間に絶縁膜20を形成すればよい。また、コンデンサ5は、インターポーザ4の誘電性基板材料で形成することができる。バイアス線は直流(DC)なので、設計は自由である。   The coil 6 can be formed by the wiring material 19 in the interposer 4, and an insulating film 20 may be formed between the portions where the wiring material 19 overlaps vertically as shown in the figure. The capacitor 5 can be formed of a dielectric substrate material for the interposer 4. Since the bias line is direct current (DC), the design is free.

また、各基板17a〜17fの厚みは例えば約200μmとすることができ、これらの基板17a〜17fを焼結することにより本発明に基づくインターポーザ4を容易に作製することができ、回路の集積化を図ることができる。   Moreover, the thickness of each board | substrate 17a-17f can be about 200 micrometers, for example, the interposer 4 based on this invention can be easily produced by sintering these board | substrates 17a-17f, and circuit integration Can be achieved.

上記のようにして、半導体集積回路部3の出力によって光電変換素子2(発光素子、例えば面発光レーザー)が駆動されるよう構成することができ、或いは、光電変換素子2(受光素子、例えばフォトダイオード)の出力が半導体集積回路部3に入力されるよう構成することができる。   As described above, the photoelectric conversion element 2 (light emitting element, for example, a surface emitting laser) can be driven by the output of the semiconductor integrated circuit unit 3, or the photoelectric conversion element 2 (light receiving element, for example, photo) The output of the diode) can be input to the semiconductor integrated circuit unit 3.

本実施の形態によれば、光電変換素子2と、この光電変換素子2に接続された半導体集積回路部3と、この半導体集積回路部3の前記バイアス回路部(コンデンサ5とコイル6との組)とがインターポーザ4に実装されてなる光電変換装置1において、前記バイアス回路部がインターポーザ4に内設されているので、半導体集積回路部3と光電変換素子2との信号線長が異なって信号スキューが生じることがなく、半導体集積回路部3と前記バイアス回路部との接続のために、半導体集積回路部3に貫通ビアを形成する必要もない。また、多大なコストと時間を要するような半導体集積回路部3の新規設計もない。   According to the present embodiment, the photoelectric conversion element 2, the semiconductor integrated circuit unit 3 connected to the photoelectric conversion element 2, and the bias circuit unit (a set of the capacitor 5 and the coil 6) of the semiconductor integrated circuit unit 3. ) Are mounted on the interposer 4, the bias circuit section is provided in the interposer 4, so that the signal line lengths of the semiconductor integrated circuit section 3 and the photoelectric conversion element 2 are different. There is no skew, and there is no need to form a through via in the semiconductor integrated circuit unit 3 for connection between the semiconductor integrated circuit unit 3 and the bias circuit unit. Further, there is no new design of the semiconductor integrated circuit unit 3 that requires a great deal of cost and time.

従って、本発明に基づく光電変換装置1はシンプルな構造であり、ノイズの少ない高周波変調が可能となり、光電変換素子2を安定して駆動させることができる。   Therefore, the photoelectric conversion apparatus 1 according to the present invention has a simple structure, enables high-frequency modulation with less noise, and can stably drive the photoelectric conversion element 2.

また、半導体集積回路部3と光電変換素子2間の信号線を短くかつ等長とすることができる。従って、電気信号のノイズ対策、クロストーク対策も容易となり、光変調速度も向上させることが可能となる。   Further, the signal line between the semiconductor integrated circuit portion 3 and the photoelectric conversion element 2 can be made short and equal in length. Therefore, countermeasures against noise and crosstalk in the electric signal are facilitated, and the light modulation speed can be improved.

第2の実施の形態
図5は、本発明に基づく光情報処理装置の概略断面図である。図5に示すように、本発明に基づく光情報処理装置21は、本発明に基づく光電変換装置1と、光電変換装置1に対向した光導波路22とを有する。光導波路22は特に限定されず、従来公知のものが使用可能であるが、例えば、クラッド23a、23bと、これらクラッド23a、23b間に挟持されたコア層24とを有し、また光入射部及び光出射部にそれぞれレンズ部材25を有する。また、光導波路22のコア層24の光入射部及び光出射部は、45°ミラー面に形成されている。
Second Embodiment FIG. 5 is a schematic sectional view of an optical information processing apparatus according to the present invention. As shown in FIG. 5, an optical information processing device 21 according to the present invention includes a photoelectric conversion device 1 according to the present invention and an optical waveguide 22 facing the photoelectric conversion device 1. The optical waveguide 22 is not particularly limited, and a conventionally known optical waveguide can be used. For example, the optical waveguide 22 includes clads 23a and 23b and a core layer 24 sandwiched between the clads 23a and 23b, and a light incident portion. In addition, each of the light emitting portions has a lens member 25. Further, the light incident portion and the light emitting portion of the core layer 24 of the optical waveguide 22 are formed on a 45 ° mirror surface.

本発明に基づく光電変換装置1は、図示するように、前記光電変換部としての発光素子13a及び受光素子13bに対応する位置にそれぞれ、レンズ26が配されていてもよい。   In the photoelectric conversion device 1 according to the present invention, as shown in the drawing, lenses 26 may be arranged at positions corresponding to the light emitting element 13a and the light receiving element 13b as the photoelectric conversion unit.

本発明に基づく光情報処理装置21のメカニズムは、前記光電変換部としての発光素子13aによって信号変調された光(例えばレーザー光)27が、レンズ26でコリメーションされる。この信号光27は、更に光導波路22の光入射部に形成されたレンズ部材25によって集光され、光導波路22のコア層24へ効果的に入射される。入射した光27は光導波路22を導波し、光導波路22の光出射部に形成されたレンズ部材25によってコリメーションされて、光導波路22から出射される。そして、出射光27は、レンズ26によって集光されて、前記光電変換部としての受光素子13bに効果的に受光される。このように、光導波路22を信号変調されたレーザー光等の伝送路とした光伝送・通信システムを構築することができる。   According to the mechanism of the optical information processing apparatus 21 according to the present invention, light (for example, laser light) 27 that has been signal-modulated by the light emitting element 13a serving as the photoelectric conversion unit is collimated by a lens 26. The signal light 27 is further condensed by the lens member 25 formed at the light incident portion of the optical waveguide 22 and is effectively incident on the core layer 24 of the optical waveguide 22. The incident light 27 is guided through the optical waveguide 22, collimated by the lens member 25 formed in the light emitting portion of the optical waveguide 22, and emitted from the optical waveguide 22. The emitted light 27 is collected by the lens 26 and is effectively received by the light receiving element 13b as the photoelectric conversion unit. In this way, it is possible to construct an optical transmission / communication system using the optical waveguide 22 as a transmission path for signal-modulated laser light or the like.

また、半導体集積回路部3のWrite/Read制御電位(信号)と、光電変換素子2に接続されるグランド(GND)電位とを例えば下記に示すように同期させることが好ましい。
出力時:Read状態→GND電位=低→発光素子の発光が可能。
入力時:Write状態→GND電位=高→発光素子の発光が不可能。
これにより、シンプルな構造を維持したまま、光配線系の入出力ハウリングを効果的に解消することができる。
Further, it is preferable to synchronize the write / read control potential (signal) of the semiconductor integrated circuit section 3 and the ground (GND) potential connected to the photoelectric conversion element 2 as shown below, for example.
During output: Read state → GND potential = low → light emitting element can emit light.
During input: Write state → GND potential = high → light emission of light emitting element is impossible.
Thereby, the input / output howling of the optical wiring system can be effectively solved while maintaining a simple structure.

本実施の形態によれば、光電変換素子2と、この光電変換素子2に接続された半導体集積回路部3と、この半導体集積回路部3の前記バイアス回路部(コンデンサ5とコイル6との組)とがインターポーザ4に実装されてなる光電変換装置1において、前記バイアス回路部がインターポーザ4に内設されているので、上記した従来例のように、半導体集積回路部3と光電変換素子2との信号線長が異なって信号スキューが生じることがなく、半導体集積回路部3と前記バイアス回路部との接続のために、半導体集積回路部3に貫通ビアを形成する必要もない。また、多大なコストと時間を要するような半導体集積回路部3の新規設計もない。   According to the present embodiment, the photoelectric conversion element 2, the semiconductor integrated circuit unit 3 connected to the photoelectric conversion element 2, and the bias circuit unit (a set of the capacitor 5 and the coil 6) of the semiconductor integrated circuit unit 3. ) Are mounted on the interposer 4, the bias circuit section is provided in the interposer 4, so that the semiconductor integrated circuit section 3, the photoelectric conversion element 2, Therefore, there is no need to form a through via in the semiconductor integrated circuit portion 3 for connection between the semiconductor integrated circuit portion 3 and the bias circuit portion. Further, there is no new design of the semiconductor integrated circuit unit 3 that requires a great deal of cost and time.

従って、本発明に基づく光電変換装置1はシンプルな構造であり、ノイズの少ない高周波変調が可能となり、光電変換素子2を安定して駆動させることができる。   Therefore, the photoelectric conversion apparatus 1 according to the present invention has a simple structure, enables high-frequency modulation with less noise, and can stably drive the photoelectric conversion element 2.

また、半導体集積回路部3と光電変換素子2間の信号線を短くかつ等長とすることができる。従って、電気信号のノイズ対策、クロストーク対策も容易となり、光変調速度も向上させることが可能となる。   Further, the signal line between the semiconductor integrated circuit portion 3 and the photoelectric conversion element 2 can be made short and equal in length. Therefore, countermeasures against noise and crosstalk in the electric signal are facilitated, and the light modulation speed can be improved.

第3の実施の形態
本発明に基づく光情報処理装置は、上記したように、本発明に基づく光電変換装置と、この光電変換装置に対向した光導波路とを有し、その構造は本発明の内容を逸脱しない限り適宜選択可能であるが、例えば、ソケットと、前記ソケット内に設置された光導波路とを有する構造に好適に用いることができる。
Third Embodiment As described above, an optical information processing apparatus according to the present invention has a photoelectric conversion apparatus according to the present invention and an optical waveguide facing the photoelectric conversion apparatus, and the structure thereof is the same as that of the present invention. Although it can select suitably unless it deviates from the content, For example, it can use suitably for the structure which has a socket and the optical waveguide installed in the said socket.

図6は、前記ソケットの概略斜視図である。図6(a)は、前記ソケットの前記光導波路が設置される面側から見た概略斜視図であり、図6(b)は、図6(a)の反対の面側から見た概略斜視図である。   FIG. 6 is a schematic perspective view of the socket. 6A is a schematic perspective view of the socket as viewed from the surface side where the optical waveguide is installed, and FIG. 6B is a schematic perspective view as viewed from the opposite surface side of FIG. 6A. FIG.

図6に示すように、ソケット28には、前記光導波路を位置決めして固定するための、凹凸構造からなる位置決め手段が設けられている。具体的には、前記凹凸構造が、前記光導波路を嵌め込んでその幅方向を位置決めするための凹部29と、前記光導波路の長さ方向を位置決めするための突起部30とを有している。また、凹部29の深さは、前記光導波路の厚さよりも大きい。   As shown in FIG. 6, the socket 28 is provided with positioning means having a concavo-convex structure for positioning and fixing the optical waveguide. Specifically, the concavo-convex structure has a recess 29 for fitting the optical waveguide and positioning the width direction thereof, and a protrusion 30 for positioning the length direction of the optical waveguide. . Further, the depth of the recess 29 is larger than the thickness of the optical waveguide.

また、ソケット28の前記凹凸構造の凸面31には、ソケット28の表及び裏面とを導通するための導通手段、例えばターミナルピン32が設けられている。そして、この凹凸構造の凸面31上に、後述するように、本発明に基づく光電変換装置1が固定される。   Further, on the convex surface 31 of the concavo-convex structure of the socket 28, a conduction means, for example, a terminal pin 32, for conducting the front and back surfaces of the socket 28 is provided. And the photoelectric conversion apparatus 1 based on this invention is fixed on the convex surface 31 of this uneven structure so that it may mention later.

ソケット28の材質としては絶縁性樹脂であれば、従来公知の材料を用いることができ、例えばガラス入りPES(ポリエチレンスルフィド)樹脂、ガラス入りPET(ポリエチレンテレフタレート)樹脂等が挙げられる。このようなソケット28の材料は、その種類、絶縁性、信頼性等のデータが既に多く存在し、また扱っているメーカーも多岐に渡る。従って、機能、コスト、信頼性等の全てにおいて受け入れ易い構造物であり、既存のプリント配線板実装プロセスとの融合も図り易い。   As the material of the socket 28, a conventionally known material can be used as long as it is an insulating resin. Examples thereof include glass-filled PES (polyethylene sulfide) resin and glass-filled PET (polyethylene terephthalate) resin. As for the material of such a socket 28, there are already many kinds of data such as the type, insulation, and reliability, and there are a wide variety of manufacturers. Therefore, it is a structure that is easy to accept in all of its functions, costs, reliability, etc., and can be easily integrated with the existing printed wiring board mounting process.

ソケット28の製造方法は特に限定されないが、例えば、前記凹凸構造を有する金型を用いて成形により容易に作製することができる。   Although the manufacturing method of the socket 28 is not specifically limited, For example, it can manufacture easily by shaping | molding using the metal mold | die which has the said uneven structure.

図7は、上記のソケット28を用いた本発明に基づく光情報処理装置21の概略断面図である。   FIG. 7 is a schematic cross-sectional view of an optical information processing apparatus 21 based on the present invention using the socket 28 described above.

図7に示すように、ソケット28を用いた本発明に基づく光情報処理装置21は、一対のソケット28と、このソケット28に設置された光導波路22とを有し、この一対のソケット28間に光導波路22が架け渡されている。なお、光導波路22は、図示省略したが、その内部に並列に配置された複数のコア層を備える。このとき、光導波路22は、後述するプリント配線板とは非接触となっているので、使用時において発生する熱により、光導波路22が破壊されるのを効果的に防止することができる。   As shown in FIG. 7, the optical information processing apparatus 21 according to the present invention using the socket 28 includes a pair of sockets 28 and an optical waveguide 22 installed in the socket 28, and the gap between the pair of sockets 28. An optical waveguide 22 is stretched over. Although not shown, the optical waveguide 22 includes a plurality of core layers arranged in parallel therein. At this time, since the optical waveguide 22 is not in contact with a printed wiring board described later, it is possible to effectively prevent the optical waveguide 22 from being broken by heat generated during use.

また、ソケット28の前記凹凸構造の凸面31上に、本発明に基づく光電変換装置1が固定される。本発明に基づく光電変換装置1は、インターポーザ4の一方の面側に光電変換素子2が実装され、他方の面側に半導体集積回路部3a、3bが実装され、かつコンデンサ5とコイル6との組からなる前記バイアス回路部がインターポーザ4に内設されている。   Further, the photoelectric conversion device 1 according to the present invention is fixed on the convex surface 31 of the concave-convex structure of the socket 28. In the photoelectric conversion device 1 according to the present invention, the photoelectric conversion element 2 is mounted on one surface side of the interposer 4, the semiconductor integrated circuit portions 3 a and 3 b are mounted on the other surface side, and the capacitor 5 and the coil 6 The bias circuit section composed of a set is provided in the interposer 4.

本発明に基づくインターポーザ4は、図7に示すように、一方の面側には半導体集積回路部3a、3bが実装されており、他方の面側には光電変換素子2が実装され、かつコンデンサ5及びコイル6との組からなる前記バイアス回路部が内設されている。ここで、本発明に基づく光電変換装置1において、前記光電変換部としては、光導波路22に光入射を行う発光素子(例えば面発光レーザー)13aと、光導波路22からの出射光を受光する受光素子(例えばフォトダイオード)13bが用いられている。なお、図示省略したが、インターポーザ4の周辺部には再配線電極が設けられている。   As shown in FIG. 7, an interposer 4 according to the present invention has semiconductor integrated circuit portions 3a and 3b mounted on one surface side, a photoelectric conversion element 2 mounted on the other surface side, and a capacitor. The bias circuit unit composed of a set of 5 and the coil 6 is provided internally. Here, in the photoelectric conversion device 1 according to the present invention, the photoelectric conversion unit includes a light emitting element (for example, a surface emitting laser) 13 a that makes light incident on the optical waveguide 22, and a light receiving device that receives light emitted from the optical waveguide 22. An element (for example, a photodiode) 13b is used. Although not shown, a rewiring electrode is provided on the periphery of the interposer 4.

そして、凹部29に光導波路22が設置されてなる一対のソケット28と、本発明に基づく光電変換装置1とを固定するに際し、インターポーザ4の光電変換素子2が実装された面側をソケット28の凸面31と接するように構成し、またソケット28のターミナルピン32とインターポーザ4の再配線電極(図示省略)とを電気的に接続するように固定する。   When fixing the pair of sockets 28 in which the optical waveguides 22 are installed in the recesses 29 and the photoelectric conversion device 1 according to the present invention, the surface side of the interposer 4 on which the photoelectric conversion element 2 is mounted is connected to the socket 28. The terminal pin 32 of the socket 28 and the rewiring electrode (not shown) of the interposer 4 are fixed so as to be electrically connected to the convex surface 31.

また、ソケット28の凹部29の深さを、光導波路22の厚さ(例えば1mm)よりも大きく形成する(例えば前記深さを2mmとする。)ことにより、図7に示すように、光導波路22の一方の面33側と、本発明に基づくインターポーザ4との間に空間34を形成することができる。   Further, by forming the depth of the recess 29 of the socket 28 to be larger than the thickness (for example, 1 mm) of the optical waveguide 22 (for example, the depth is 2 mm), as shown in FIG. A space 34 can be formed between one surface 33 side of 22 and the interposer 4 according to the present invention.

上記したように、ソケット28上に、インターポーザ4を介して半導体集積回路部3a、3bを実装し、及び光導波路22の一方の面33側と、本発明に基づくインターポーザ4との間に空間34を形成することにより、光情報処理装置21の使用時に半導体集積回路部3a、3bが発熱しても、この熱によって光導波路22が破壊されるのを効果的に防ぐことができる。   As described above, the semiconductor integrated circuit portions 3a and 3b are mounted on the socket 28 via the interposer 4, and the space 34 is provided between the one surface 33 side of the optical waveguide 22 and the interposer 4 according to the present invention. Thus, even if the semiconductor integrated circuit portions 3a and 3b generate heat when the optical information processing apparatus 21 is used, the optical waveguide 22 can be effectively prevented from being broken by this heat.

この動作のメカニズムは、一方の半導体集積回路部3aから発信される電気信号が光信号に変換されて、発光素子13aからレーザー光による光信号として出射される。出射された光信号は、光導波路22の対応する一つのコア層24の光入射部に入射し、光導波路22が延伸する導波方向に導波され、他方のコア層24の光出射部から出射する。そして、光導波路22から出射された光信号は、対応する受光素子13bに受光されて電気信号に変換され、他方の半導体集積回路部3bに電気信号として伝送される。また、前記光信号は、光電変換部13a又は13bにそれぞれ対応して配されたレンズ26及び光導波路22のレンズ部材25により、コリメーション又は集光されて、効果的に出射又は入射が行われる。   The mechanism of this operation is that an electric signal transmitted from one semiconductor integrated circuit portion 3a is converted into an optical signal and emitted from the light emitting element 13a as an optical signal by laser light. The emitted optical signal is incident on the light incident portion of one corresponding core layer 24 of the optical waveguide 22, guided in the waveguide direction in which the optical waveguide 22 extends, and from the light emitting portion of the other core layer 24. Exit. The optical signal emitted from the optical waveguide 22 is received by the corresponding light receiving element 13b, converted into an electrical signal, and transmitted to the other semiconductor integrated circuit portion 3b as an electrical signal. The optical signal is collimated or condensed by the lens 26 and the lens member 25 of the optical waveguide 22 arranged corresponding to the photoelectric conversion unit 13a or 13b, respectively, and is emitted or incident effectively.

本実施の形態の光情報処理装置21は、光導波路22が光配線として用いられる光配線システムを構成することができる。即ち、この光情報処理装置21をプリント配線板に電気的に接続された状態で固定する。   The optical information processing apparatus 21 of the present embodiment can constitute an optical wiring system in which the optical waveguide 22 is used as an optical wiring. That is, the optical information processing apparatus 21 is fixed in a state of being electrically connected to the printed wiring board.

本実施の形態によれば、光電変換素子2と、この光電変換素子2に接続された半導体集積回路部3a、3bと、この半導体集積回路部3a、3bの前記バイアス回路部(コンデンサ5とコイル6との組)とがインターポーザ4に実装されてなる光電変換装置1において、前記バイアス回路部がインターポーザ4に内設されているので、上記した従来例のように、半導体集積回路部3a、3bと光電変換素子2との信号線長が異なって信号スキューが生じることがなく、半導体集積回路部3a、3bと前記バイアス回路部との接続のために、半導体集積回路部3a、3bに貫通ビアを形成する必要もない。また、多大なコストと時間を要するような半導体集積回路部3a、3bの新規設計もない。   According to the present embodiment, the photoelectric conversion element 2, the semiconductor integrated circuit sections 3a and 3b connected to the photoelectric conversion element 2, and the bias circuit section (capacitor 5 and coil of the semiconductor integrated circuit sections 3a and 3b). 6) is mounted on the interposer 4, the bias circuit section is provided in the interposer 4, so that the semiconductor integrated circuit sections 3a, 3b are provided as in the conventional example described above. Since the signal line lengths of the photoelectric conversion element 2 and the photoelectric conversion element 2 are different from each other, signal skew does not occur, and the semiconductor integrated circuit portions 3a and 3b have through vias for connection between the semiconductor integrated circuit portions 3a and 3b and the bias circuit portion. There is no need to form. In addition, there is no new design of the semiconductor integrated circuit portions 3a and 3b which requires a great deal of cost and time.

従って、本発明に基づく光電変換装置1はシンプルな構造であり、ノイズの少ない高周波変調が可能となり、光電変換素子2を安定して駆動させることができる。   Therefore, the photoelectric conversion apparatus 1 according to the present invention has a simple structure, enables high-frequency modulation with less noise, and can stably drive the photoelectric conversion element 2.

また、半導体集積回路部3a、3bと光電変換素子2間の信号線を短くかつ等長とすることができる。従って、電気信号のノイズ対策、クロストーク対策も容易となり、光変調速度も向上させることが可能となる。   Further, the signal lines between the semiconductor integrated circuit portions 3a and 3b and the photoelectric conversion element 2 can be made short and equal in length. Therefore, countermeasures against noise and crosstalk in the electric signal are facilitated, and the light modulation speed can be improved.

また、光導波路22がソケット28の凹部29に設置された状態で前記プリント配線板に電気的に接続することができるので、既存の前記プリント配線板の実装構造をそのまま利用できる構造である。従って、前記プリント配線板上にソケット28が設置できる領域を設ければ、その他の一般の電気配線は従来通りのプロセスで形成することが可能である。   Further, since the optical waveguide 22 can be electrically connected to the printed wiring board in a state where it is installed in the recess 29 of the socket 28, the existing mounting structure of the printed wiring board can be used as it is. Therefore, if a region where the socket 28 can be installed is provided on the printed wiring board, other general electric wiring can be formed by a conventional process.

また、光導波路22が高温プロセスに弱くても、例えば、前記プリント配線板にソケット28を固定し、更にはんだリフロー、アンダーフィル樹脂封止などの高温プロセスを含む、全ての実装プロセスを完了した後、ソケット28の凹部29に光導波路22を設置することができるので、光導波路22が高温によるダメージをこうむることなしにその実装を行うことが可能である。   Even if the optical waveguide 22 is vulnerable to a high temperature process, for example, after fixing the socket 28 to the printed wiring board, and after completing all mounting processes including a high temperature process such as solder reflow and underfill resin sealing. Since the optical waveguide 22 can be installed in the recess 29 of the socket 28, the optical waveguide 22 can be mounted without suffering damage due to high temperature.

また、前記プリント配線板と比較して剛性の高い樹脂によってソケット28を作製でき、このソケット28上で、発光素子13a又は受光素子13b、及び光導波路22間の光結合を行うことができるため、光結合に必要とされる実装精度を容易に確保できる。例えば、現状のモールド技術により、数μmオーダーの組立て精度は確保可能である。従って、光バスの高密度化も可能となる。   Further, since the socket 28 can be made of a resin having higher rigidity than the printed wiring board, and the light coupling between the light emitting element 13a or the light receiving element 13b and the optical waveguide 22 can be performed on the socket 28, Mounting accuracy required for optical coupling can be easily secured. For example, the assembly accuracy of the order of several μm can be secured by the current mold technology. Therefore, it is possible to increase the density of the optical bus.

また、従来例による電気配線構造では、プリント配線板に光導波路を直接設けていたので、半導体集積回路部3a、3bの高機能化に伴って半導体集積回路部3a、3bから引き出されるピンや配線数が増大すると、光導波路によってプリント配線板の設計の自由度を阻害している。これにより、プリント配線板の高機能化が困難となり、結果として、全ての機能をワンチップに収めるSOC(system on chip)化に頼る状況となっていた。これに対し、本発明に基づく光情報処理装置21によれば、光導波路22がソケット28の凹部29に設置された状態で前記プリント配線板に電気的に接続することができるので、前記プリント配線板の高密度配線とその設計の自由度を確保しながら光配線システムを安価かつ高い自由度で前記プリント配線板上に展開することが可能となり、前記プリント配線板上での高速分散処理、電子機器トータルでの高機能化、及び開発の短TAT(turn around time)化等が期待できる。   Further, in the electrical wiring structure according to the conventional example, since the optical waveguide is directly provided on the printed wiring board, the pins and wiring drawn from the semiconductor integrated circuit portions 3a and 3b as the functions of the semiconductor integrated circuit portions 3a and 3b increase. As the number increases, the degree of freedom in designing the printed wiring board is hindered by the optical waveguide. As a result, it has become difficult to increase the functionality of the printed wiring board, and as a result, it has become a situation that relies on SOC (system on chip) that allows all functions to be contained in one chip. On the other hand, according to the optical information processing apparatus 21 according to the present invention, the optical waveguide 22 can be electrically connected to the printed wiring board in a state where it is installed in the concave portion 29 of the socket 28. It is possible to develop an optical wiring system on the printed wiring board at a low cost and with a high degree of freedom while ensuring high-density wiring on the board and the degree of freedom of its design. It can be expected to increase the functionality of the total equipment and shorten the turn around time (TAT) of development.

次に、本発明に基づく光情報処理装置21の製造方法の一例について、図8〜図10を参照して説明する。   Next, an example of the manufacturing method of the optical information processing apparatus 21 based on this invention is demonstrated with reference to FIGS.

まず、図8(a)及び(b)に示すように、プリント配線板35上に、一対のソケット28を実装する。このとき、プリント配線板35上の電極(図示省略)と、ソケット28のターミナルピン32とを位置合わせして、前記電極とソケット28が電気的に接続されるように実装する。   First, as shown in FIGS. 8A and 8B, a pair of sockets 28 are mounted on the printed wiring board 35. At this time, an electrode (not shown) on the printed wiring board 35 and the terminal pin 32 of the socket 28 are aligned and mounted so that the electrode and the socket 28 are electrically connected.

なお、図示省略したが、プリント配線板35上には予めその他の電子部品等の実装及び電気配線を形成しておく。   Although not shown in the figure, other electronic components and electrical wiring are formed on the printed wiring board 35 in advance.

次に、図8(c)に示すように、ソケット28の凹部29に光導波路22を設置し、この一対のソケット28間に光導波路22を架け渡しさせる。このとき、ソケット28に設けられた前記凹凸構造としての突起部30により、光導波路22の長さ方向における位置決めは容易に行うことができ、また凹部29によって光導波路22の幅方向における位置決めは容易に行うことができる。なお、ソケット28の凹部29に光導波路22を設置するので、光導波路22とプリント配線板35とは非接触の状態になっている。   Next, as shown in FIG. 8C, the optical waveguide 22 is installed in the recess 29 of the socket 28, and the optical waveguide 22 is bridged between the pair of sockets 28. At this time, the projection 30 as the concavo-convex structure provided in the socket 28 can easily position the optical waveguide 22 in the length direction, and the recess 29 can easily position the optical waveguide 22 in the width direction. Can be done. In addition, since the optical waveguide 22 is installed in the concave portion 29 of the socket 28, the optical waveguide 22 and the printed wiring board 35 are in a non-contact state.

このとき、図11に幾分誇張して示すように、光導波路22の実装時に、その光伝搬方向において、ソケット28に固定される光導波路22の長さが、プリント配線板35に固定された一対のソケット28間距離より大きいことが望ましい。図示するように、光導波路22を撓ませた状態で固定することにより、ソケット28のプリント配線板35上における位置決め誤差を吸収することができ、常に安定した活効率的な光導波を行うことができる。   At this time, as shown in a somewhat exaggerated manner in FIG. 11, when the optical waveguide 22 is mounted, the length of the optical waveguide 22 fixed to the socket 28 in the light propagation direction is fixed to the printed wiring board 35. It is desirable that the distance between the pair of sockets 28 be larger. As shown in the figure, by fixing the optical waveguide 22 in a bent state, the positioning error of the socket 28 on the printed wiring board 35 can be absorbed, and stable and efficient optical waveguide can always be performed. it can.

光導波路22のソケット28への接着固定手段としては、特に限定されるものではないが、例えば接着性樹脂を用いて行うことができる。具体的には、まず図10(a)に示すように、ソケット28の凹部29の底面に溝36を任意の形状で形成する。このとき、溝36の端部がソケット28の突起部30の周辺部まで位置するように形成する。次に、図10(b)に示すように、ソケット28の凹部29に、複数のコア層24が並んで配置されてなる光導波路22を設置する。上述したように、光導波路22の長さ方向及び幅方向における位置決めは、ソケット28に設けられた突起部30及び凹部29によって容易に行うことができる。ここで、溝36は突起部30の周辺部まで位置するように形成されているので、溝36の一部は光導波路22に覆われない状態となる。次に、図10(c)に示すように、光導波路22に覆われていない溝36の一部からディスペンサー37等を用いて接着性の樹脂を注入し、固めることによって、ソケット28の凹部29に光導波路22を接着固定することができる。   The means for fixing the optical waveguide 22 to the socket 28 is not particularly limited, and for example, an adhesive resin can be used. Specifically, first, as shown in FIG. 10A, the groove 36 is formed in an arbitrary shape on the bottom surface of the recess 29 of the socket 28. At this time, the end of the groove 36 is formed so as to be located up to the periphery of the protrusion 30 of the socket 28. Next, as shown in FIG. 10B, the optical waveguide 22 in which a plurality of core layers 24 are arranged side by side is installed in the recess 29 of the socket 28. As described above, the positioning of the optical waveguide 22 in the length direction and the width direction can be easily performed by the protrusions 30 and the recesses 29 provided in the socket 28. Here, since the groove 36 is formed so as to be located up to the peripheral portion of the protrusion 30, a part of the groove 36 is not covered by the optical waveguide 22. Next, as shown in FIG. 10C, an adhesive resin is injected from a part of the groove 36 not covered with the optical waveguide 22 by using a dispenser 37 or the like and hardened to thereby form the concave portion 29 of the socket 28. The optical waveguide 22 can be bonded and fixed to the substrate.

上記のようにしてソケット28に光導波路22を設置した後、図9(d)に示すように、ソケット28の凸面31上に、インターポーザ4の一方の面側に前記半導体集積回路部としての例えばMPU(micro processor unit)3a又はDRAM(dynamic random access memory)3bが実装され、他方の面側に光電変換素子2が実装され、かつインターポーザ4にコンデンサ5及びコイル6からなる前記バイアス回路部が内設された本発明に基づく光電変換装置1を固定する。このとき、インターポーザ4の光電変換素子2が実装された面側をソケット28の凸面31と接するように構成し、またソケット28の凸面31に露出したターミナルピン(図示省略)とインターポーザ4の再配線電極(図示省略)とを電気的に接続するように固定する。   After the optical waveguide 22 is installed in the socket 28 as described above, as shown in FIG. 9D, the semiconductor integrated circuit portion as the semiconductor integrated circuit portion is formed on the convex surface 31 of the socket 28 on one surface side of the interposer 4, for example. An MPU (micro processor unit) 3a or a DRAM (dynamic random access memory) 3b is mounted, the photoelectric conversion element 2 is mounted on the other surface side, and the bias circuit unit including the capacitor 5 and the coil 6 is included in the interposer 4. The provided photoelectric conversion device 1 according to the present invention is fixed. At this time, the surface of the interposer 4 on which the photoelectric conversion element 2 is mounted is configured to be in contact with the convex surface 31 of the socket 28, and terminal pins (not shown) exposed on the convex surface 31 of the socket 28 and rewiring of the interposer 4 It fixes so that an electrode (illustration omitted) may be electrically connected.

次に、図9(e)に示すように、MPU3a、DRAM3b上にそれぞれ、アルミのフィン38を設置する。   Next, as shown in FIG. 9E, aluminum fins 38 are installed on the MPU 3a and the DRAM 3b, respectively.

以上のようにして、本発明に基づく光情報処理装置21を用いて、光導波路22が光配線として用いられる光配線システムを構成することができる。   As described above, an optical wiring system in which the optical waveguide 22 is used as an optical wiring can be configured using the optical information processing apparatus 21 according to the present invention.

ここで、図12は、本発明に基づく光情報処理装置21をプリント配線板35上に展開した例を示す模式図である。例えば、光導波路モジュールを規格化することで、4方向に自在に展開することが可能となる。   Here, FIG. 12 is a schematic diagram showing an example in which the optical information processing apparatus 21 according to the present invention is developed on the printed wiring board 35. For example, by standardizing the optical waveguide module, it can be freely deployed in four directions.

本実施の形態によれば、光電変換素子2と、この光電変換素子2に接続された半導体集積回路部3と、この半導体集積回路部3の前記バイアス回路部(コンデンサ5とコイル6との組)とがインターポーザ4に実装されてなる光電変換装置1において、前記バイアス回路部がインターポーザ4に内設されているので、上記した従来例のように、半導体集積回路部3a、3bと光電変換素子2との信号線長が異なって信号スキューが生じることがなく、半導体集積回路部3a、3bと前記バイアス回路部との接続のために、半導体集積回路部3a、3bに貫通ビアを形成する必要もない。また、多大なコストと時間を要するような半導体集積回路部3a、3bの新規設計もない。   According to the present embodiment, the photoelectric conversion element 2, the semiconductor integrated circuit unit 3 connected to the photoelectric conversion element 2, and the bias circuit unit (a set of the capacitor 5 and the coil 6) of the semiconductor integrated circuit unit 3. ) Is mounted on the interposer 4, the bias circuit section is provided in the interposer 4, so that the semiconductor integrated circuit sections 3 a and 3 b and the photoelectric conversion element are provided as in the conventional example described above. No signal skew occurs due to the difference in signal line length with respect to No. 2, and it is necessary to form through vias in the semiconductor integrated circuit portions 3a and 3b in order to connect the semiconductor integrated circuit portions 3a and 3b and the bias circuit portion. Nor. In addition, there is no new design of the semiconductor integrated circuit portions 3a and 3b which requires a great deal of cost and time.

従って、本発明に基づく光電変換装置1はシンプルな構造であり、ノイズの少ない高周波変調が可能となり、光電変換素子2を安定して駆動させることができる。   Therefore, the photoelectric conversion apparatus 1 according to the present invention has a simple structure, enables high-frequency modulation with less noise, and can stably drive the photoelectric conversion element 2.

また、半導体集積回路部3a、3bと光電変換素子2間の信号線を短くかつ等長とすることができる。従って、電気信号のノイズ対策、クロストーク対策も容易となり、光変調速度も向上させることが可能となる。   Further, the signal lines between the semiconductor integrated circuit portions 3a and 3b and the photoelectric conversion element 2 can be made short and equal in length. Therefore, countermeasures against noise and crosstalk in the electric signal are facilitated, and the light modulation speed can be improved.

また、光導波路22がソケット28の凹部29に設置された状態でプリント配線板35に電気的に接続することができるので、既存のプリント配線板35の実装構造をそのまま利用することができる。従って、プリント配線板35上にソケット28が設置できる領域を設ければ、その他の一般の電気配線は従来通りのプロセスで形成することが可能である。   Further, since the optical waveguide 22 can be electrically connected to the printed wiring board 35 in a state where it is installed in the recess 29 of the socket 28, the existing mounting structure of the printed wiring board 35 can be used as it is. Therefore, if an area where the socket 28 can be installed is provided on the printed wiring board 35, other general electric wiring can be formed by a conventional process.

また、光導波路22が高温プロセスに弱くても、上述したように、プリント配線板35にソケット28を固定し、更にはんだリフロー、アンダーフィル樹脂封止などの高温プロセスを含む、全ての実装プロセスを完了した後、ソケット28の凹部29に光導波路22を設置するので、前記光導波路が高温によるダメージをこうむることなくその実装を行うことが可能である。   Even if the optical waveguide 22 is vulnerable to high-temperature processes, as described above, the socket 28 is fixed to the printed wiring board 35, and all mounting processes including high-temperature processes such as solder reflow and underfill resin sealing are performed. After completion, the optical waveguide 22 is installed in the recess 29 of the socket 28, so that the optical waveguide can be mounted without suffering damage due to high temperature.

また、プリント配線板35と比較して剛性の高い樹脂によってソケット28を作製でき、このソケット28上で、発光素子13a又は受光素子13b、及び光導波路22間の光結合を行うことができるため、光結合に必要とされる実装精度を容易に確保できる。例えば、現状のモールド技術により、数μmオーダーの組立て精度は確保可能である。従って、光バスの高密度化も可能となる。   Further, since the socket 28 can be made of a resin having higher rigidity than the printed wiring board 35, and the light coupling between the light emitting element 13a or the light receiving element 13b and the optical waveguide 22 can be performed on the socket 28, Mounting accuracy required for optical coupling can be easily secured. For example, the assembly accuracy of the order of several μm can be secured by the current mold technology. Therefore, it is possible to increase the density of the optical bus.

また、光導波路22がソケット28の凹部29に設置された状態でプリント配線板35に電気的に接続することができるので、プリント配線板35の高密度配線とその設計の自由度を確保しながら光配線システムを安価かつ高い自由度で前記プリント配線板上に展開することが可能となり、前記プリント配線板上での高速分散処理、電子機器トータルでの高機能化、及び開発の短TAT(turn around time)化等が期待できる。   In addition, since the optical waveguide 22 can be electrically connected to the printed wiring board 35 in a state where it is installed in the recess 29 of the socket 28, the high-density wiring of the printed wiring board 35 and the degree of design freedom are secured. An optical wiring system can be developed on the printed wiring board at a low cost and with a high degree of freedom. High-speed distributed processing on the printed wiring board, high functionality in total electronic equipment, and short development TAT (turn around time).

さらに、ソケット28上に、インターポーザ4を介して半導体集積回路部3a、3bを実装し、及び光導波路22の一方の面33側と、本発明に基づくインターポーザ4との間に空間34を形成することにより、光情報処理装置21の使用時に半導体集積回路部3a、3bが発熱しても、この熱によって光導波路22が破壊されるもの効果的に防ぐことができる。   Further, the semiconductor integrated circuit portions 3a and 3b are mounted on the socket 28 via the interposer 4, and a space 34 is formed between the one surface 33 side of the optical waveguide 22 and the interposer 4 according to the present invention. As a result, even if the semiconductor integrated circuit portions 3a and 3b generate heat when the optical information processing apparatus 21 is used, the optical waveguide 22 can be effectively prevented from being destroyed by this heat.

以上、本発明を実施の形態について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。   As mentioned above, although embodiment of this invention was described, the above-mentioned example can be variously modified based on the technical idea of this invention.

例えば、バイアス電源の実装は、本発明に基づくインターポーザ上であってもよく、或いは、プリント配線板から前記ソケットを介してバイアス電源を供給することもできる。   For example, the bias power source may be mounted on the interposer according to the present invention, or the bias power source may be supplied from the printed wiring board through the socket.

また、前記ソケットの表裏面を導通するための導通手段として、例えばターミナルピンが設けられている例を説明したが、この他にも前記ソケットに貫通電極を設け、前記ソケットと、前記プリント配線板及び本発明に基づくインターポーザとをはんだによって電気的に接続してもよい。   In addition, an example in which a terminal pin is provided as a conduction means for conducting the front and back surfaces of the socket has been described, but in addition to this, a through electrode is provided in the socket, and the socket and the printed wiring board are provided. The interposer according to the present invention may be electrically connected by solder.

また、前記ソケットは、図13に示すように、凸面31上に、本発明に基づくインターポーザの位置決め機構39(例えばはめあいボス等)を有していてもよく、その形状、大きさ等は特に限定されない。   Further, as shown in FIG. 13, the socket may have an interposer positioning mechanism 39 (for example, a fitting boss) according to the present invention on the convex surface 31, and its shape, size, etc. are particularly limited. Not.

また、ソケット28の凹部29に形成された突起部30の形状、大きさ等は特に限定されない。   Further, the shape, size, etc. of the protrusion 30 formed in the recess 29 of the socket 28 are not particularly limited.

さらに、本発明において、前記光導波路は特に限定されず、従来公知のものがいずれも使用可能である。   Furthermore, in the present invention, the optical waveguide is not particularly limited, and any conventionally known optical waveguide can be used.

なお、本発明は、レーザー光に信号を乗せた上述した光配線システムに好適であるが、これ以外にも、光源等の選択によりディスプレイ用などにも適用可能である。   The present invention is suitable for the above-described optical wiring system in which a signal is placed on a laser beam. However, the present invention can also be applied to a display or the like by selecting a light source or the like.

本発明は、光導波路で効率良く所定の光束に集光されて出射し、或いは光導波路に効率良く入射した後に出射した信号光を次段回路の受光素子(光配線やフォトディテクタ等)に入射させるように構成した光配線等の光情報処理装置として好適に用いることができる。   The present invention efficiently collects and emits a predetermined light flux by an optical waveguide, or causes the signal light emitted after being efficiently incident on the optical waveguide to enter a light receiving element (such as an optical wiring or a photodetector) in the next stage circuit. It can be suitably used as an optical information processing apparatus such as an optical wiring configured as described above.

本発明の実施の形態による、本発明に基づく光電変換装置の概略断面図である。It is a schematic sectional drawing of the photoelectric conversion apparatus based on this invention by embodiment of this invention. 同、本発明に基づくインターポーザが6枚の基板から構成された場合における、各基板の概略平面図である。FIG. 2 is a schematic plan view of each substrate when the interposer according to the present invention is configured from six substrates. 同、本発明に基づくインターポーザの等価回路図である。2 is an equivalent circuit diagram of the interposer according to the present invention. FIG. 同、本発明に基づくインターポーザの概略断面図である。It is a schematic sectional drawing of the interposer based on this invention. 同、本発明に基づく光情報処理装置の概略断面図である。It is a schematic sectional drawing of the optical information processing apparatus based on this invention. 同、本発明に基づく光情報処理装置に好適に用いられるソケットの概略斜視図である。It is a schematic perspective view of the socket suitably used for the optical information processing apparatus based on this invention. 同、本発明に基づく光情報処理装置の一例の概略断面図である。It is a schematic sectional drawing of an example of the optical information processing apparatus based on this invention. 同、本発明に基づく光情報処理装置の製造方法の一例を工程順に示す概略断面図である。FIG. 2 is a schematic cross-sectional view showing an example of a method for manufacturing an optical information processing apparatus according to the present invention in the order of steps. 同、本発明に基づく光情報処理装置の製造方法の一例を工程順に示す概略断面図である。FIG. 2 is a schematic cross-sectional view showing an example of a method for manufacturing an optical information processing apparatus according to the present invention in the order of steps. 同、本発明に基づく光情報処理装置の製造方法の一部工程を示す概略断面図である。It is a schematic sectional drawing which shows the partial process of the manufacturing method of the optical information processing apparatus based on this invention. 同、本発明に基づく光情報処理装置の一部概略断面図である。1 is a partial schematic cross-sectional view of an optical information processing apparatus according to the present invention. 同、本発明に基づく光情報処理装置をプリント配線板上に展開した例を示す模式図である。It is a schematic diagram which shows the example which expand | deployed the optical information processing apparatus based on this invention on the printed wiring board. 同、本発明に基づく光情報処理装置に好適に用いられるソケットの他の例の概略斜視図である。It is a schematic perspective view of the other example of the socket used suitably for the optical information processing apparatus based on this invention. 従来例による、光導波路の実装構造を示す概略断面図である。It is a schematic sectional drawing which shows the mounting structure of the optical waveguide by a prior art example. LSIの電流出力と、発光素子を駆動するための電流出力とを比較して示すグラフである。4 is a graph showing a comparison between an LSI current output and a current output for driving a light emitting element. 従来例による、LSI、発光素子駆動回路及び発光素子の実装例を示す概略断面図である。It is a schematic sectional drawing which shows the example of mounting of LSI, a light emitting element drive circuit, and a light emitting element by a prior art example. 同、LSI、発光素子駆動回路及び発光素子の実装例を示す概略断面図である。It is a schematic sectional drawing which shows the mounting example of LSI, a light emitting element drive circuit, and a light emitting element similarly.

符号の説明Explanation of symbols

1…光電変換装置、2…光電変換素子、3…半導体集積回路部、4…インターポーザ、5…コンデンサ、6…コイル、7a、7b…接続ランド、8…パッド電極、
9a、9b…はんだバンプ、10…電極、11…バイアス電源供給端子、
12…基板(光電変換素子)、13…光電変換部、13a…発光素子、
13b…受光素子、14、18…貫通ビア、15…引き出し配線、
16…グランド(GND)電極、17a〜17f…基板(インターポーザ)、
19…配線材、20…絶縁膜、21…光情報処理装置、22…光導波路、
23a、23b…クラッド、24…コア層、25…レンズ部材、26…レンズ、
27…信号光、28…ソケット、29…凹部、30…突起部、31…凸面、
32…ターミナルピン、35…プリント配線板
DESCRIPTION OF SYMBOLS 1 ... Photoelectric conversion apparatus, 2 ... Photoelectric conversion element, 3 ... Semiconductor integrated circuit part, 4 ... Interposer, 5 ... Capacitor, 6 ... Coil, 7a, 7b ... Connection land, 8 ... Pad electrode,
9a, 9b ... solder bump, 10 ... electrode, 11 ... bias power supply terminal,
12 ... Substrate (photoelectric conversion element), 13 ... Photoelectric conversion part, 13a ... Light emitting element,
13b ... light receiving element, 14, 18 ... through via, 15 ... lead-out wiring,
16 ... Ground (GND) electrodes, 17a-17f ... Substrate (interposer),
DESCRIPTION OF SYMBOLS 19 ... Wiring material, 20 ... Insulating film, 21 ... Optical information processing apparatus, 22 ... Optical waveguide,
23a, 23b ... clad, 24 ... core layer, 25 ... lens member, 26 ... lens,
27 ... Signal light, 28 ... Socket, 29 ... Recess, 30 ... Protrusion, 31 ... Convex surface,
32 ... Terminal pin, 35 ... Printed wiring board

Claims (15)

光電変換素子と、この光電変換素子に接続された半導体集積回路部と、この半導体集積回路部のバイアス回路部とがインターポーザに実装されてなる光電変換装置において、前記バイアス回路部が前記インターポーザに内設されていることを特徴とする、光電変換装置。   In a photoelectric conversion device in which a photoelectric conversion element, a semiconductor integrated circuit unit connected to the photoelectric conversion element, and a bias circuit unit of the semiconductor integrated circuit unit are mounted on an interposer, the bias circuit unit is included in the interposer. A photoelectric conversion device characterized by being provided. 前記バイアス回路部が、前記インターポーザに内設されたコンデンサとコイルとからなる、請求項1に記載した光電変換装置。   The photoelectric conversion device according to claim 1, wherein the bias circuit unit includes a capacitor and a coil provided in the interposer. 前記コンデンサが前記インターポーザの誘電性基板材料で形成され、前記コイルが前記インターポーザ内の配線材によって形成されている、請求項2に記載した光電変換装置。   The photoelectric conversion device according to claim 2, wherein the capacitor is formed of a dielectric substrate material of the interposer, and the coil is formed of a wiring material in the interposer. 前記インターポーザの一方の面側に前記半導体集積回路部が実装され、他方の面側に前記光電変換素子が実装され、前記インターポーザ内の前記コンデンサを介して前記半導体集積回路部と前記光電変換素子とが接続され、この接続中点に前記コイルが接続され、更に前記インターポーザを介して前記コイルへのバイアス電源供給端子が取り出されている、請求項2に記載した光電変換装置。   The semiconductor integrated circuit portion is mounted on one surface side of the interposer, the photoelectric conversion element is mounted on the other surface side, and the semiconductor integrated circuit portion and the photoelectric conversion element are interposed via the capacitor in the interposer. The photoelectric conversion device according to claim 2, wherein the coil is connected to a midpoint of connection, and a bias power supply terminal to the coil is taken out via the interposer. 前記半導体集積回路部の複数のパッド電極にそれぞれ接続された複数の接続ランドが前記インターポーザ上に形成され、前記コンデンサと前記コイルとの組の複数個が前記複数の接続ランドにそれぞれ対応して前記インターポーザに内設されると共に、前記インターポーザを介して前記光電変換素子の各電極に接続されている、請求項4に記載した光電変換装置。   A plurality of connection lands respectively connected to a plurality of pad electrodes of the semiconductor integrated circuit portion are formed on the interposer, and a plurality of sets of the capacitor and the coil correspond to the plurality of connection lands, respectively. The photoelectric conversion device according to claim 4, wherein the photoelectric conversion device is provided in the interposer and connected to each electrode of the photoelectric conversion element via the interposer. 前記半導体集積回路部の出力によって前記光電変換素子が駆動されるよう構成されている、請求項1に記載した光電変換装置。   The photoelectric conversion device according to claim 1, wherein the photoelectric conversion element is configured to be driven by an output of the semiconductor integrated circuit unit. 前記光電変換素子の出力が前記半導体集積回路部に入力されるよう構成されている、請求項1に記載した光電変換装置。   The photoelectric conversion device according to claim 1, wherein an output of the photoelectric conversion element is configured to be input to the semiconductor integrated circuit unit. 光電変換素子と、この光電変換素子に接続された半導体集積回路部と、この半導体集積回路部のバイアス回路部とが実装されて光電変換装置を構成し、前記バイアス回路部が内設されている、インターポーザ。   A photoelectric conversion element, a semiconductor integrated circuit unit connected to the photoelectric conversion element, and a bias circuit unit of the semiconductor integrated circuit unit are mounted to constitute a photoelectric conversion device, and the bias circuit unit is provided therein , Interposer. 前記バイアス回路部が、内設されたコンデンサとコイルとからなる、請求項8に記載したインターポーザ。   The interposer according to claim 8, wherein the bias circuit unit includes an internal capacitor and a coil. 前記コンデンサが誘電性基板材料で形成され、前記コイルが内部の配線材によって形成されている、請求項9に記載したインターポーザ。   The interposer according to claim 9, wherein the capacitor is formed of a dielectric substrate material, and the coil is formed of an internal wiring material. 一方の面側に前記半導体集積回路部が実装され、他方の面側に前記光電変換素子が実装され、内部の前記コンデンサを介して前記半導体集積回路部と前記光電変換素子とが接続され、この接続中点に前記コイルが接続され、更に前記コイルへのバイアス電源供給端子が取り出されている、請求項9に記載したインターポーザ。   The semiconductor integrated circuit portion is mounted on one surface side, the photoelectric conversion element is mounted on the other surface side, and the semiconductor integrated circuit portion and the photoelectric conversion element are connected via the internal capacitor. The interposer according to claim 9, wherein the coil is connected to a midpoint of connection, and a bias power supply terminal to the coil is taken out. 前記半導体集積回路部の複数のパッド電極にそれぞれ接続された複数の接続ランドが上部に形成され、前記コンデンサと前記コイルとの組の複数個が前記複数の接続ランドにそれぞれ対応して内設されると共に、前記光電変換素子の各電極に接続されている、請求項11に記載したインターポーザ。   A plurality of connection lands that are respectively connected to the plurality of pad electrodes of the semiconductor integrated circuit portion are formed on the upper portion, and a plurality of sets of the capacitor and the coil are provided corresponding to the plurality of connection lands, respectively. The interposer according to claim 11, wherein the interposer is connected to each electrode of the photoelectric conversion element. 前記半導体集積回路部の出力によって前記光電変換素子が駆動されるよう構成される、請求項8に記載したインターポーザ。   The interposer according to claim 8, wherein the photoelectric conversion element is driven by an output of the semiconductor integrated circuit unit. 前記光電変換素子の出力が前記半導体集積回路部に入力されるよう構成される、請求項8に記載したインターポーザ。   The interposer according to claim 8, wherein an output of the photoelectric conversion element is configured to be input to the semiconductor integrated circuit unit. 請求項1〜7のいずれか1項に記載した光電変換装置と、前記光電変換素子に対向した光導波路とを有する、光情報処理装置。   An optical information processing apparatus comprising: the photoelectric conversion device according to claim 1; and an optical waveguide facing the photoelectric conversion element.
JP2004061574A 2004-03-05 2004-03-05 Photoelectric conversion device, interposer and optical information processing device Pending JP2005252040A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004061574A JP2005252040A (en) 2004-03-05 2004-03-05 Photoelectric conversion device, interposer and optical information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004061574A JP2005252040A (en) 2004-03-05 2004-03-05 Photoelectric conversion device, interposer and optical information processing device

Publications (1)

Publication Number Publication Date
JP2005252040A true JP2005252040A (en) 2005-09-15

Family

ID=35032228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004061574A Pending JP2005252040A (en) 2004-03-05 2004-03-05 Photoelectric conversion device, interposer and optical information processing device

Country Status (1)

Country Link
JP (1) JP2005252040A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010254A (en) * 2008-06-25 2010-01-14 Hitachi Cable Ltd Electronic apparatus, and photoelectric converting module
WO2013191175A1 (en) * 2012-06-19 2013-12-27 住友ベークライト株式会社 Optical waveguide, optical interconnection component, optical module, opto-electric hybrid board, and electronic device
KR101404014B1 (en) 2012-11-28 2014-06-27 전자부품연구원 Three Dimentional Packaging Module
US20140270627A1 (en) * 2013-03-15 2014-09-18 Compass Electro-Optical Systems Ltd. Eo device for processing data signals
JP2015065255A (en) * 2013-09-25 2015-04-09 沖電気工業株式会社 Photoelectric fusion module
JP2015197652A (en) * 2014-04-03 2015-11-09 日立金属株式会社 Cable with connector and optical communication module
JP2016154263A (en) * 2012-03-21 2016-08-25 フィニサー コーポレイション Chip identification pads for identification of integrated circuits in assembly
US9720171B2 (en) 2012-06-19 2017-08-01 Sumitomo Bakelite Co., Ltd. Optical waveguide, optical interconnection component, optical module, opto-electric hybrid board, and electronic device
CN112117635A (en) * 2019-06-19 2020-12-22 富士施乐株式会社 Light emitting device
JP2021513091A (en) * 2018-01-22 2021-05-20 フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニーFacebook Technologies, Llc Specialized integrated circuits for waveguide displays

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010254A (en) * 2008-06-25 2010-01-14 Hitachi Cable Ltd Electronic apparatus, and photoelectric converting module
JP2016154263A (en) * 2012-03-21 2016-08-25 フィニサー コーポレイション Chip identification pads for identification of integrated circuits in assembly
WO2013191175A1 (en) * 2012-06-19 2013-12-27 住友ベークライト株式会社 Optical waveguide, optical interconnection component, optical module, opto-electric hybrid board, and electronic device
US9720171B2 (en) 2012-06-19 2017-08-01 Sumitomo Bakelite Co., Ltd. Optical waveguide, optical interconnection component, optical module, opto-electric hybrid board, and electronic device
KR101404014B1 (en) 2012-11-28 2014-06-27 전자부품연구원 Three Dimentional Packaging Module
US9304272B2 (en) * 2013-03-15 2016-04-05 Compass Electro Optical Systems Ltd. EO device for processing data signals
US20140270627A1 (en) * 2013-03-15 2014-09-18 Compass Electro-Optical Systems Ltd. Eo device for processing data signals
JP2015065255A (en) * 2013-09-25 2015-04-09 沖電気工業株式会社 Photoelectric fusion module
JP2015197652A (en) * 2014-04-03 2015-11-09 日立金属株式会社 Cable with connector and optical communication module
JP2021513091A (en) * 2018-01-22 2021-05-20 フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニーFacebook Technologies, Llc Specialized integrated circuits for waveguide displays
US11480795B2 (en) 2018-01-22 2022-10-25 Meta Platforms Technologies, Llc Application specific integrated circuit for waveguide display
JP7239586B2 (en) 2018-01-22 2023-03-14 メタ プラットフォームズ テクノロジーズ, リミテッド ライアビリティ カンパニー Application specific integrated circuits for waveguide displays
CN112117635A (en) * 2019-06-19 2020-12-22 富士施乐株式会社 Light emitting device
JP2020205390A (en) * 2019-06-19 2020-12-24 富士ゼロックス株式会社 Light-emitting device
JP7279538B2 (en) 2019-06-19 2023-05-23 富士フイルムビジネスイノベーション株式会社 light emitting device

Similar Documents

Publication Publication Date Title
US7366375B2 (en) Optical waveguide device, manufacturing method thereof, optical information processing apparatus, and electronic equipment
JP4825739B2 (en) Structure of opto-electric hybrid board and opto-electric package
US7315669B2 (en) Photoelectric transducer and photoelectric transducer element array
US7622700B2 (en) Photo-electric conversion apparatus with alternating photoelectric conversion elements
JP2006235115A (en) Optical signal inputting device and electronic equipment using it
JP2006258835A (en) Optical waveguide module, photoelectric converter and optical waveguide member
JP2005252040A (en) Photoelectric conversion device, interposer and optical information processing device
JP2005201937A (en) Optical waveguide array and manufacturing method thereof
JP4321267B2 (en) Photoelectric composite device, optical waveguide used in the device, and mounting structure of photoelectric composite device
JP4164757B2 (en) Photoelectric composite device, socket used in this device, and mounting structure of photoelectric composite device
JP2004198579A (en) Optical waveguide array and optical element surface mounted device
JP4525467B2 (en) Optical waveguide device, manufacturing method thereof, and optical information processing device
JP4349262B2 (en) Photoelectric composite device and electronic device using the same
JP4345574B2 (en) Optical waveguide, method for manufacturing the same, and optical information processing apparatus
JP4951691B2 (en) Optical transmission module and optical communication device using the same
JP2005252041A (en) Photoelectric conversion device and its mounting structure, interposer and optical information processor
JP2006145789A (en) Optical element array, optical waveguide array, and photoelectric composite apparatus and electronic equipment using array
JP2006195197A (en) Manufacturing method of optical waveguide and die used in manufacturing the same
JP2006140295A (en) Manufacturing method for semiconductor device
JP4654807B2 (en) Optical information processing equipment
JP2006236953A (en) Board device, ic socket and interposer used for it, and electronic apparatus using it
JP2006201500A (en) Semiconductor integrated circuit and electronic equipment using the same
JP2005181645A (en) Optical waveguide, manufacturing method therefor, and optical information processor
JP2006147807A (en) Optical element, its mounting method, photoelectric composite device, and electronic apparatus
JP2006128315A (en) Radiation structure and method of semiconductor device, and electronic equipment using it