JP2006195197A - Manufacturing method of optical waveguide and die used in manufacturing the same - Google Patents
Manufacturing method of optical waveguide and die used in manufacturing the same Download PDFInfo
- Publication number
- JP2006195197A JP2006195197A JP2005006984A JP2005006984A JP2006195197A JP 2006195197 A JP2006195197 A JP 2006195197A JP 2005006984 A JP2005006984 A JP 2005006984A JP 2005006984 A JP2005006984 A JP 2005006984A JP 2006195197 A JP2006195197 A JP 2006195197A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- core
- mold
- optical waveguide
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、光源モジュール、光インターコネクション、光通信等に好適な光導波路の製造方法及びこれに用いられる型の製造方法に関するものである。 The present invention relates to a method for manufacturing an optical waveguide suitable for a light source module, optical interconnection, optical communication, and the like, and a method for manufacturing a mold used in the method.
現在、LSI(大規模集積回路)等の半導体チップ間の信号伝搬は、全て基板配線を介した電気信号によりなされている。しかし、昨今のMPU高機能化に伴い、チップ間にて必要とされるデータ授受量は著しく増大し、結果として様々な高周波問題が浮上している。それらの代表的なものとして、RC信号遅延、インピーダンスミスマッチ、EMC/EMI、クロストーク等が挙げられる。 Currently, signal propagation between semiconductor chips such as LSI (Large Scale Integrated Circuit) is all done by electrical signals via substrate wiring. However, with the recent increase in MPU functionality, the amount of data exchanged between chips has increased remarkably, and as a result, various high frequency problems have emerged. Typical examples thereof include RC signal delay, impedance mismatch, EMC / EMI, crosstalk, and the like.
上記の問題を解決するため、これまで実装業界などが中心となり、配線配置の最適化や新素材開発などの様々な手法を駆使し、解決に当たってきた。 In order to solve the above problems, the mounting industry and others have so far taken the lead in solving various problems such as optimization of wiring layout and development of new materials.
しかし近年、上記の配線配置の最適化や新素材開発等の効果も物性的限界に阻まれつつあり、今後システムの更なる高機能化を実現するためには、単純な半導体チップの実装を前提としたプリント配線板の構造そのものを見直す必要が生じてきている。近年、これら諸問題を解決すべく様々な抜本対策が提案されているが、以下にその代表的なものを記す。 However, in recent years, the effects of optimization of the wiring layout and development of new materials have been hampered by physical limitations, and it is assumed that simple semiconductor chips will be mounted in order to realize further advanced system functionality in the future. It has become necessary to review the structure of the printed wiring board itself. In recent years, various drastic measures have been proposed to solve these problems, but the following are representative examples.
・マルチチップモジュール(MCM)化による微細配線結合
高機能チップを、セラミック・シリコンなどの精密実装基板上に実装し、マザーボード(多層プリント基板)上では形成不可能である微細配線結合を実現する。これによって配線の狭ピッチ化が可能となり、バス幅を広げることでデータ授受量が飛躍的に増大する。
-Fine wiring bonding by multi-chip module (MCM) High-performance chip is mounted on a precision mounting substrate such as ceramic and silicon, and fine wiring bonding that cannot be formed on a motherboard (multilayer printed circuit board) is realized. As a result, the pitch of the wiring can be narrowed, and the amount of data exchange increases dramatically by widening the bus width.
・各種半導体チップの封止、一体化による電気配線結合
各種半導体チップをポリイミド樹脂などを用いて二次元的に封止、一体化し、その一体化された基板上にて微細配線結合を行う。これによって配線の狭ピッチ化が可能となり、バス幅を広げることでデータ授受量が飛躍的に増大する。
-Sealing and integration of various semiconductor chips and electrical wiring bonding by integration Various semiconductor chips are two-dimensionally sealed and integrated using polyimide resin or the like, and fine wiring bonding is performed on the integrated substrate. As a result, the pitch of the wiring can be narrowed, and the amount of data exchange increases dramatically by widening the bus width.
・半導体チップの三次元結合
各種半導体チップに貫通電極を設け、それぞれを貼り合わせることで積層構造とする。これにより、異種半導体チップ間の結線が物理的に短絡化され、結果として信号遅延などの問題が回避される。但しその一方、積層化による発熱量増加、半導体チップ間の熱応力等の問題が生じる。
-Three-dimensional bonding of semiconductor chips A through electrode is provided in various semiconductor chips, and each is bonded to form a laminated structure. Thereby, the connection between the different types of semiconductor chips is physically short-circuited, and as a result, problems such as signal delay are avoided. On the other hand, however, problems such as an increase in the amount of heat generated due to the lamination and thermal stress between the semiconductor chips occur.
さらに、上記のように信号授受の高速化及び大容量化を実現するために、光配線による光伝送結合技術が開発されている(例えば、後記の非特許文献1及び非特許文献2参照。)。光配線は、電子機器間、電子機器内のボード間又はボード内のチップ間など、種々の個所に適用可能である。例えば図18に示すように、チップ間のような短距離間の信号の伝送には、チップが搭載されているプリント配線板50上に光導波路51を形成し、この光導波路51を信号変調されたレーザー光等の伝送路とした光伝送・通信システムを構築することができる。
Furthermore, in order to realize high speed and large capacity of signal transmission / reception as described above, an optical transmission coupling technique using optical wiring has been developed (for example, see Non-Patent
また、図19に示すように、光導波路51はクラッド52及び53と、これらのクラッド52、53間に挟着されたコア54とからなり、クラッド52の端部にはレンズ部55が配されている。また、コア54の光入出射端面56a、56bはそれぞれ、傾斜面、例えば45°ミラー面に形成されている。
As shown in FIG. 19, the
以下に、光導波路51の製造方法について、図20を参照して説明する。
Below, the manufacturing method of the
まず、図20(a)に示すように、レンズ部55を含むクラッド52に対応した形状を有する上型57及び下型58を用い、図20(b)に示すようなレンズ部55付きのクラッド52を作製する。
First, as shown in FIG. 20A, an upper mold 57 and a
次に、図20(c)に示すように、コア54に対応した形状の凹部59を有する型60を用い、この凹部59にコア材54aを充填する。次いで、図20(d)に示すように、コア材54a上に上記のようにして作製したレンズ部55付きのクラッド52を押圧しながら、UV照射してコア材54aを硬化する。次いで、図20(e)に示すように、クラッド52とコア54とからなる接合体と、型60とを剥離する。
Next, as shown in FIG. 20C, a
そして、図20(f)に示すように、射出成形等によって作製したクラッド53をコア54に接合すれば、光導波路51を得ることができる。
And as shown in FIG.20 (f), if the
以下に、コア54の成形に用いる型60の製造方法について、図21を参照して説明する。
Below, the manufacturing method of the type |
まず、図21(a)に示すように、支持体61上にレジスト62を設ける。そして、図21(b)に示すように、レジスト62の端面63を加工刃64などを用いて傾斜面に加工する。
First, as shown in FIG. 21A, a
次に、図21(c)に示すように、このレジスト62上にNi等を用いてめっき65を施し、次いで、図21(d)に示すように、支持体61及びレジスト62と、Ni等のめっき65を剥離すれば、コア54に対応した形状の凹部59を有する型60を作製することができる。
Next, as shown in FIG. 21C, the
しかしながら、上記の従来例による型の製造方法では、図21(b)に示すように、加工刃64などを用いてレジスト62の端面63を傾斜面に加工するためには、支持体61に達する深さ位置まで切り込みを入れなくてはならない。このように支持体61に切り込み溝67が形成されると、図21(d)に示すように、型60において、レジスト63の傾斜面63が転写してなる傾斜面63’の周辺部に突起部66が存在してしまう。型60において、傾斜面63’の周辺部に突起部66が存在すると、図20(d)に示すように、この型60を用いてコア54とクラッド52との接合体を作製するのに際し、突起部66によってコア54とクラッド52との接合強度が弱くなり、光導波路の信頼性が低下する。また、突起部66が邪魔して前記接合体の作製自体が困難になる。
However, in the mold manufacturing method according to the above-described conventional example, as shown in FIG. 21B, in order to process the
これを解決するために、高精度な加工機を用い、光漏れを抑制できる最大膜厚1.5μm以下に突起部の高さを抑えるよう、切り込み溝の深さを抑制制御し、加工する方法がある。しかしながら、この方法では、非常に高精度な装置管理が必要となるため、型の作製及び光導波路の作製において、大幅なコストダウンが困難である。 In order to solve this, a method for controlling and processing the depth of the cut groove so as to suppress the height of the protrusion to a maximum film thickness of 1.5 μm or less that can suppress light leakage using a high-precision processing machine. There is. However, this method requires very high-accuracy device management, so that it is difficult to significantly reduce costs in the production of molds and optical waveguides.
本発明は、上述したような問題点を解決するためになされたものであって、その目的は、信頼性が高く、容易でありかつ低コストな光導波路の製造方法及びこれに用いられる型の製造方法を提供することにある。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method for manufacturing an optical waveguide having high reliability, easy and low cost, and a mold used in the method. It is to provide a manufacturing method.
即ち、本発明は、クラッドとコアとの接合体からなり、前記コアを通して光が導かれるように構成されている光導波路の製造方法において、
支持体上にパターン材を配する工程と、
前記パターン材をコア形状にパターニングする工程と、
前記パターニングされたパターン材の端面を傾斜面に加工する工程と、
前記加工されたパターン材上に型材を設ける工程と、
前記型材と前記パターン材とを剥離する工程と、
前記型材において、前記傾斜面が転写してなる傾斜面の周辺部に存在する突起部を除 去して型を作製する工程と、
前記型を用いて前記コアを成形する工程と
を有する、光導波路の製造方法に係るものである。
That is, the present invention is a method of manufacturing an optical waveguide comprising a joined body of a clad and a core, wherein light is guided through the core.
Arranging the pattern material on the support;
Patterning the pattern material into a core shape;
Processing the end face of the patterned pattern material into an inclined surface;
Providing a mold material on the processed pattern material;
Peeling the mold material and the pattern material;
Removing the protrusions present on the periphery of the inclined surface formed by transferring the inclined surface in the mold material;
And a step of forming the core using the mold.
また、コアの成形に用いられる型の製造方法において、
支持体上にパターン材を配する工程と、
前記パターン材をコア形状にパターニングする工程と、
前記パターニングされたパターン材の端面を傾斜面に加工する工程と、
前記加工されたパターン材上に型材を設ける工程と、
前記型材と前記パターン材とを剥離する工程と、
前記型材において、前記傾斜面が転写してなる傾斜面の周辺部に存在する突起部を除 去する工程と
を有する、型の製造方法に係るものである。
Moreover, in the manufacturing method of the mold used for molding the core,
Arranging the pattern material on the support;
Patterning the pattern material into a core shape;
Processing the end face of the patterned pattern material into an inclined surface;
Providing a mold material on the processed pattern material;
Peeling the mold material and the pattern material;
In the mold material, the present invention relates to a mold manufacturing method including a step of removing protrusions existing on a peripheral portion of the inclined surface formed by transferring the inclined surface.
ここで、本発明において前記「コア」とは、単一のコアに限らず、複数個のアレイも含む意味である。 Here, in the present invention, the “core” is not limited to a single core, but includes a plurality of arrays.
本発明によれば、前記パターニングされたパターン材の前記端面を傾斜面に加工するに際し、上記の従来例のように、加工刃などを用いて前記支持体に達する深さ位置まで切り込みを形成し、前記型材に前記突起部が存在しても、前記突起部を除去する工程を有するので、この突起部が前記接合体の作製に悪影響を及ぼすことは無い。従って、前記パターニングされたパターン材の前記端面を傾斜面に加工する際に、前記加工刃を前記支持体に深く切り込ませることができ、前記加工刃の食い付きがよくなり、刃先振動が減少し、結果として、加工面精度、面粗度が向上する。 According to the present invention, when the end surface of the patterned pattern material is processed into an inclined surface, a notch is formed to a depth position reaching the support using a processing blade or the like, as in the conventional example described above. Even if the protrusion is present in the mold material, the protrusion has a step of removing the protrusion, so that the protrusion does not adversely affect the production of the joined body. Therefore, when processing the end face of the patterned pattern material into an inclined surface, the processing blade can be deeply cut into the support, the biting of the processing blade is improved, and blade edge vibration is reduced. As a result, the machined surface accuracy and surface roughness are improved.
さらに、前記突起部を除去する工程を有するので、従来例のように、高精度な加工機を用い、前記突起部の高さを最大膜厚1.5μm以下に抑えるよう、切り込み溝の深さを抑制制御する必要がないので、大幅なコストダウンが可能となる。 Furthermore, since it has the process of removing the said protrusion part, the depth of a notch groove is used so that the height of the said protrusion part may be suppressed to the maximum film thickness of 1.5 micrometers or less using a highly accurate processing machine like a prior art example. Since there is no need to suppress and control, it is possible to greatly reduce the cost.
従って、本発明に基づく製造方法は、信頼性が高く、容易でありかつ低コストである。 Therefore, the manufacturing method according to the present invention is highly reliable, easy and low cost.
本発明において、前記コアは入射した信号光を導波する役割を果たし、前記クラッドは前記コア内に信号光を閉じ込める役割を果たす。前記コアは高い屈折率を持つ材料からなり、前記クラッドは前記コアより低い屈折率の材料で構成されている。 In the present invention, the core plays a role of guiding incident signal light, and the clad plays a role of confining the signal light in the core. The core is made of a material having a high refractive index, and the clad is made of a material having a lower refractive index than the core.
また、化学的機械的研磨法(CMP:Chemical Mechanical Polishing)によって前記突起部を除去して平坦化することが望ましい。これにより、前記型において、前記パターン材の形状が転写してなる凹部側壁のエッジが1μm程度のR断面形状となり、前記コアと前記クラッドとからなる前記接合体と、前記型との離型性が大幅に向上する。また、前記コアと前記クラッドとの接着面積が増え、製品の歩留りが向上し、一層のコストダウンが可能となる。 In addition, it is desirable that the protrusions be removed and flattened by chemical mechanical polishing (CMP). Thereby, in the mold, the edge of the recess side wall formed by transferring the shape of the pattern material has an R cross-sectional shape of about 1 μm, and the release structure between the bonded body composed of the core and the clad and the mold Is greatly improved. Further, the bonding area between the core and the clad is increased, the product yield is improved, and the cost can be further reduced.
また、前記パターン材として感光性レジストを用い、前記感光性レジストを露光及び現像処理し、その端面を前記傾斜面に加工することが好ましい。 Further, it is preferable that a photosensitive resist is used as the pattern material, the photosensitive resist is exposed and developed, and an end surface thereof is processed into the inclined surface.
また、前記傾斜面を含む前記パターン材上に前記型材としてのめっき(例えばNi)を施すことが好ましい。 Moreover, it is preferable to perform plating (for example, Ni) as the mold material on the pattern material including the inclined surface.
そして、前記型にコア材を充填し、前記コア材上に前記クラッドを配して、前記コア材を硬化し、前記型と、前記コア及び前記クラッドとを剥離することにより、前記接合体を得ることが好ましい。 Then, the core material is filled in the mold, the clad is disposed on the core material, the core material is cured, and the mold is separated from the core and the clad, thereby the bonded body. It is preferable to obtain.
本発明に基づく製造方法により得られる光導波路は、光導波路で効率良く所定の光束に集光されて出射し、或いは光導波路に効率良く入射した後に出射した信号光を次段回路の受光素子(光配線やフォトディテクタ等)に入射させるように構成した光配線等の光情報処理装置として好適に用いることができる。 The optical waveguide obtained by the manufacturing method according to the present invention is efficiently condensed into a predetermined light beam and emitted by the optical waveguide, or the signal light emitted after being efficiently incident on the optical waveguide is received by a light receiving element ( It can be suitably used as an optical information processing apparatus such as an optical wiring configured to be incident on an optical wiring or a photodetector.
以下、本発明の好ましい実施の形態を図面を参照して説明する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
第1の実施の形態
図1及び図2は、本発明に基づく型の製造方法の一例を工程順に示す概略図である。また、図3は、本発明に基づく製造方法により得られる型の概略平面図(a)、及び一部概略断面図(b)である。図4は、本発明に基づく光導波路の製造方法の一例を工程順に示す概略断面図である。
First Embodiment FIGS. 1 and 2 are schematic views showing an example of a mold manufacturing method according to the present invention in the order of steps. FIG. 3 is a schematic plan view (a) and a partial schematic cross-sectional view (b) of a mold obtained by the manufacturing method according to the present invention. FIG. 4 is a schematic cross-sectional view showing an example of a method of manufacturing an optical waveguide according to the present invention in the order of steps.
まず、図1(a)及び図2(a)に示すように、支持体1上に前記パターン材としての感光性レジスト2を配する。次いで、図2(b)に示すように、感光性レジスト2を露光及び現像処理し、所望とする前記コア形状にパターニングする。例えば、感光性レジスト2は、支持体1上に複数個が並んで配列され、各感光性レジスト2の端面3aの位置が長さ方向において揃っている。
First, as shown in FIG. 1A and FIG. 2A, a photosensitive resist 2 as the pattern material is disposed on a
次に、図1(b)及び図2(c)に示すように、パターニングされた感光性レジスト2の端面3aを加工刃4などを用いて傾斜面(例えば45°面)3に加工する。
Next, as shown in FIGS. 1B and 2C, the
次に、図1(c)に示すように、傾斜面3を含む感光性レジスト2上に型材5としてのめっき(例えばNi)を施す。具体的には、感光性レジスト2上に、無電解めっき法によって薄膜めっきを形成した後、電解めっき法によってこれを厚膜化してもよく、或いは、無電解めっき法により所望とする厚さのめっきを形成してもよい。これにより、感光性レジスト2の傾斜面3を含む形状が型材5に転写される。次いで、図1(d)に示すように、支持体1及び感光性レジスト2と、型材5とを剥離する。
Next, as shown in FIG. 1C, plating (for example, Ni) as the mold material 5 is performed on the photosensitive resist 2 including the
次に、図1(e)に示すように、型材5において、感光性レジスト2の傾斜面3が転写してなる傾斜面3’の周辺部に存在する突起部6を除去する。具体的には、CMPによって突起部6を除去して平坦化するのが望ましい。例えば、突起部6は高さ数μmの微小な突起であるため、数十秒のCMP研磨で除去することが可能である。一般的なメタルCMPでは、前記めっきとしてのNiの研磨レートは500NM/Minであり、更に突起部6はその3〜5倍で除去されるため、実際では30秒程度で十分平坦化が可能であった。このように、CMPによって突起部6を除去して平坦化すれば、図3(b)に示すように、型7において、感光性レジスト2の形状が転写してなる凹部8の側壁のエッジが1μm程度のR断面形状となる。
Next, as shown in FIG. 1 (e), in the mold material 5, the protruding
以上のようにして、図1(f)及び図3に示すように、前記コアの形状に対応した凹部8を有する型7を作製することができる。なお、図3(a)は、図1(f)に示す型7のA方向から見た概略平面図であり、図3(b)は、図1(f)に示す型7のB−B’線一部概略断面図である。
As described above, as shown in FIGS. 1 (f) and 3, a
次に、図4(a)に示すように、型7の凹部8にコア材9aを充填する。次いで、図4(b)に示すように、コア材9a上に射出成形等によって作製したレンズ部10付きのクラッド11を押圧しながら、UV照射などによってコア材9aを硬化する。
Next, as shown in FIG. 4A, the
次に、図4(c)に示すように、型7と、コア9及びクラッド11とを剥離することにより、クラッド11とコア9とからなる接合体12を得ることができる。なお、本発明に基づく製造方法のように、CMPによって突起部6を除去して平坦化すれば、図3(b)に示すように、型7において、感光性レジスト2の形状が転写してなる凹部8の側壁のエッジが1μm程度のR断面形状となり、コア9とクラッド11とからなる接合体12と、型7との離型性が大幅に向上する。また、コア9とクラッド11との接着面積が増え、製品の歩留りが向上し、一層のコストダウンが可能となる。
Next, as shown in FIG. 4 (c), the joined
次いで、図示省略したが、コア9のクラッド11とは反対の面側に、他のクラッドを配すればよい。
Next, although not shown, another clad may be disposed on the surface of the
以上のようにして、前記光導波路を作製することができる。 The optical waveguide can be manufactured as described above.
本発明に基づく製造方法によれば、パターニングされた感光性レジスト2の端面3aを傾斜面3に加工するに際し、上記の従来例のように、加工刃4などを用いて支持体1に達する深さ位置まで切り込みを形成し、型材5に突起部6が存在しても、突起部6を除去する工程を有するので、この突起部6が接合体12の作製に悪影響を及ぼすことは無い。従って、感光性レジスト2の端面3aを傾斜面3に加工する際に、加工刃4を支持体1に深く切り込ませることができ、加工刃4の食い付きがよくなり、刃先振動が減少し、結果として、加工面精度、面粗度が向上する。
According to the manufacturing method based on the present invention, when the
さらに、突起部6を除去する工程を有するので、従来例のように、高精度な加工機を用い、突起部6の高さを最大膜厚1.5μm以下に抑えるよう、切り込み溝14の深さを抑制制御する必要がないので、大幅なコストダウンが可能となる。
Furthermore, since it has the process of removing the
従って、本発明に基づく製造方法は、信頼性が高く、容易でありかつ低コストである。 Therefore, the manufacturing method according to the present invention is highly reliable, easy and low cost.
第2の実施の形態
本発明に基づく製造方法により作製される光導波路は、この光導波路の前記コアに光を入射させる光入射部(例えば、レーザー等の発光素子)と、前記コアからの出射光を受け入れる受光部(例えば、フォトダイオード等の受光素子)とから構成した光配線等の光情報処理装置として好適に用いることができる。
Second Embodiment An optical waveguide manufactured by the manufacturing method according to the present invention includes a light incident portion (for example, a light emitting element such as a laser) that makes light incident on the core of the optical waveguide, and an output from the core. It can be suitably used as an optical information processing apparatus such as an optical wiring composed of a light receiving section (for example, a light receiving element such as a photodiode) that receives incident light.
図5は、上記の第1の実施の形態による製造方法で作製された光導波路15と、この光導波路15のコア9に光を入射させる光入射部(例えば、レーザー等の発光素子)16と、コア9からの出射光を受け入れる受光部(例えば、受光素子)17とを有する、光情報処理装置18の概略図である。
FIG. 5 shows an
本実施の形態において、45°ミラー面である光入射部19a及び光出射部19bを有するコア9は、図5(b)に示すように、複数個が並んで配列されており、各コア9の光入出射部19a、19bの位置が長さ方向において揃っている。
In the present embodiment, a plurality of
また、発光素子16は、各コア9の光入射部19aに対応する位置にそれぞれ配置されている。なお、図示省略したが、各発光素子16の間隙には、発光素子16と半導体チップ(図示省略)との間の電気的な接続を行う貫通電極(図示省略)が配置されている。なお、受光素子17においても、上記の発光素子16と同様である。
Further, the
図5に示す光情報処理装置18では、コア9の並ぶ配列ピッチと同じピッチで、発光素子16や受光素子17が配列することとなる。
In the optical
この動作メカニズムは、一方の半導体チップ(図示省略)から発信される電気信号が光信号に変換されて、各発光素子16から光信号として出射される。出射された光信号は、レンズ部10によって集束され、コア9の光入射部19aに入射し、45°ミラー面から構成される光入射部19aにおいて反射し、コア9が延伸する導波方向に導波され、他方の45°ミラー面からなる光出射部19bにおいて再び反射してコア9の光出射部19bから出射する。光導波路15から出射された光信号は、レンズ部10を介して対応する受光素子17に受光されて電気信号に変換され、他方の半導体チップ(図示省略)に電気信号として伝送される(以下、他の実施の形態も同様。)。
In this operation mechanism, an electrical signal transmitted from one semiconductor chip (not shown) is converted into an optical signal and emitted from each light emitting
なお、上記にコア9の光入出射部19a、19bの位置が長さ方向において揃っている例を挙げて説明したが、これに限らず、例えば、図6〜図8のような構造であってもよい。
In addition, although the example in which the positions of the light incident /
図6では、コア9は複数並んで配列されており、また、各コア9の光入出射部19a、19bが、隣接する他のコア9の光入出射部19a、19bに対して長さ方向にずれて形成されている。この場合、発光素子アレイ16aは、各コア9の光入射部19aに対応する位置に配置された複数の発光素子16を備える(これは、受光素子アレイ17aの受光素子17についても同様である。)。
In FIG. 6, a plurality of
これによれば、各コア9の光入出射部19a、19bが、隣接する他のコア9の光入出射部19a、19bに対して長さ方向にずれて形成されているので、コア9の長さ方向において配列する発光素子16同士のピッチは、上記の長さ方向のズレ量だけの大きさとなる。例えば、隣接するコア9の光入出射部19a、19bを延伸方向において100μmだけずらした場合には、コア9の長さ方向において配列する発光素子16同士のピッチは100μmとなる。これは、受光素子17においても同様である。
According to this, since the light incident /
また、コア9の配列方向に並ぶ発光素子16のピッチは、複数個のコア9の配列ピッチの合計分だけの大きさとなる。例えば、各コア9が20μmの配列ピッチで配列している場合には、コア9の配列方向に並ぶ発光素子16のピッチは、100μmとなる。
Further, the pitch of the
このように、各コア9の光入出射部19a、19bが、隣接する他のコア9の光入出射部19a、19bに対して長さ方向にずれて形成されていることにより、コア9に対応して配置される光素子(発光素子、受光素子を併せて称する。以下、同様。)16、17を二次元的に配置することができ、光素子16、17を100μmピッチ程度で配置しながら、コア9を20μmピッチにまで集積することが可能となっている。
In this way, the light incident /
即ち、光素子16、17の距離を光干渉や素子発熱によりクロストークの影響を避けるためのピッチで配列させつつ、コア9の集積度を向上させることが可能となる。
That is, the integration degree of the
また、コア9を高集積化させつつ、光素子16、17を二次元的に配列することにより、無駄なスペースが無くなり、一素子当たりの基板占有面積を削減することができる。このため、一層のコストダウンを図ることができる。
Further, by making the
図7では、各コア9−1、9−2の光入出射部19a、19bは、隣接する他のコア9−1、9−2の光入出射部19a、19bに対して長さ方向にずれて形成されている。即ち、光入出射部19a、19bの位置がずれた2つの第1のコア9−1及び第2のコア9−2を一単位として、繰り返し配列されている。そして、各コア9の長さ方向の一方側において、第1のコア9−1の光入射部19aに対応して配置された発光素子16を複数有する発光素子アレイ16a−1と、第2のコア9−2の光出射部19bに対応して配置された受光素子17を複数有する受光素子アレイ17a−2が配置されている。また、各コア9の長さ方向の他方側において、第1のコア9−1の光出射部19bに対応して配置された受光素子17を複数有する受光素子アレイ17a−1と、第2のコア9−2の光入射部19aに対応して配置された発光素子16を複数有する発光素子アレイ16a−2が配置されている。即ち、この光情報処理装置18では、並列に配置された各コア9−1、9−2に対し、発光素子16及び受光素子17が交互に配置されている。そのため、各コア9−1、9−2は、互いに隣接する他のコア9−1、9−2に対し逆方向に光を導波する。
In FIG. 7, the light incident /
これによれば、上記した図6のような構造と同等の効果が得られると共に、並列に配置された各コア9−1、9−2に対し、発光素子16及び受光素子17が交互に配置されていることから、例えば、半導体チップの特定の回路に接続する入出力パッドに対応する発光素子16及び受光素子17の位置は、図7(a)のC部に示すように近接配置されていることから、電気配線の長さを短くすることができ、高周波対策が容易になるという効果がある。
According to this, the same effect as the structure shown in FIG. 6 can be obtained, and the
図8では、並列に配置された各コア9に対し、発光素子16及び受光素子17が交互に配置されており、各コア9は、互いに隣接する他のコア9に対し逆方向に光を導波する。また、各光素子アレイ16a−1、16a−2、17a−1、17a−2における光素子16、17は、図8(c)に示すように、隣り合う他の光素子16、17に対し、コア9の長さ方向にずれて配置されている。
In FIG. 8, the
これによれば、各光素子アレイ16a−1、16a−2、17a−1、17a−2において光素子16、17が直線的に配列している場合に比べて、光素子16、17間のピッチを大きくとることができることから、上記の図7のような構造の効果を維持しつつ、光素子16、17間の距離を光干渉や素子発熱によるクロストークの影響を避けるためのピッチで配列させることができ、コア9の集積度を向上させることが可能となる。
According to this, compared with the case where the
第3の実施の形態
本発明に基づく製造方法により作製される光導波路は、プリント配線板上に直接実装することができるが、この他に、前記光導波路をソケットに設置して光電複合装置とし、この光電複合装置をプリント配線板上に実装してもよい。
Third Embodiment An optical waveguide manufactured by the manufacturing method according to the present invention can be directly mounted on a printed wiring board. In addition, the optical waveguide is installed in a socket to form a photoelectric composite device. The photoelectric composite device may be mounted on a printed wiring board.
図9は、前記ソケットの概略斜視図である。図9(a)は、前記ソケットの光導波路が設置される面側から見た概略斜視図であり、図9(b)は、図9(a)の反対の面側から見た概略斜視図である。 FIG. 9 is a schematic perspective view of the socket. FIG. 9A is a schematic perspective view seen from the side of the socket where the optical waveguide is installed, and FIG. 9B is a schematic perspective view seen from the side opposite to FIG. 9A. It is.
図9に示すように、ソケット20には、本発明に基づく製造方法により作製される光導波路を位置決めして固定するための、凹凸構造からなる位置決め手段が設けられている。具体的には、前記凹凸構造が、前記光導波路を嵌め込んでその幅方向を位置決めするための凹部21と、前記光導波路の長さ方向を位置決めするための突起部22とを有している。また、凹部21の深さは、前記光導波路の厚さよりも大きい。
As shown in FIG. 9, the
また、ソケット20の前記凹凸構造の凸面23には、ソケット20の表及び裏面とを導通するための導通手段、例えばターミナルピン24が設けられている。そして、この凹凸構造の凸面23上に、後述するように、前記発光素子及び/又は前記受光素子が実装されたインターポーザーが固定される。
The
ソケット20の材質としては絶縁性樹脂であれば、従来公知の材料を用いることができ、例えばガラス入りPES(ポリエチレンスルフィド)樹脂、ガラス入りPET(ポリエチレンテレフタレート)樹脂等が挙げられる。このようなソケット20の材料は、その種類、絶縁性、信頼性等のデータが既に多く存在し、また扱っているメーカーも多岐に渡る。従って、機能、コスト、信頼性等の全てにおいて受け入れ易い構造物であり、既存のプリント配線板実装プロセスとの融合も図り易い。
As the material of the
図10は、本発明に基づく製造方法により作製される光導波路15をソケット20に設置してなる光電複合装置25の概略図である。図10(a)は、光電複合装置25の概略斜視図であり、図10(b)は、図10(a)の分解図である。
FIG. 10 is a schematic view of a photoelectric composite device 25 in which an
図10に示すように、光電複合装置25は、一対のソケット20と、このソケット20に設置された光導波路15とを有し、この一対のソケット20間に光導波路15が架け渡されている。なお、光導波路15は、本発明に基づく製造方法により作製される。このとき、光導波路15は、後述するプリント配線板とは非接触となっているので、半導体チップの放熱により、光導波路15が破壊されるのを効果的に防止することができる。
As shown in FIG. 10, the photoelectric composite device 25 includes a pair of
また、ソケット20の前記凹凸構造の凸面23上に、半導体チップ26a、26bと、前記発光素子(図示省略。例えばレーザー)及び/又は受光素子(図示省略)とが実装されたインターポーザー27が固定されている。
Further, an
インターポーザー27は、例えば図11に示すように、一方の面側には半導体チップ26が実装されており(図11(a))、他方の面側には光導波路15に光入射を行うための発光素子アレイ16aと、光導波路15からの出射光を受けるための受光素子アレイ17aとが実装され、周辺部にはその他の信号配線用の電極(例えば電源配線、DC信号等)28が設けられている(図11(b))。なお、発光素子アレイ16a及び受光素子アレイ17aは、光導波路15の各光入出射部に対応する位置に配置された複数の発光素子及び受光素子を備える(図示省略)。各発光素子及び受光素子の間隙には、発光素子及び受光素子と半導体チップとの間の電気的接続を行う貫通電極が配置されている(図示省略)。
For example, as shown in FIG. 11, the
そして、凹部21に光導波路15が設置されてなる一対のソケット20と、インターポーザー27とを固定するに際し、インターポーザー27の発光素子アレイ16a及び/又は受光素子アレイ17aが実装された面側をソケット20の凸面23と接するように構成し、またソケット20のターミナルピン24とインターポーザー27のその他の信号配線用の電極28とを電気的に接続するように固定する。
Then, when fixing the pair of
また、上述したように、ソケット20の凹部21の深さを、光導波路15の厚さよりも大きく形成することにより、図10(a)に示すように、光導波路15の一方の面29側と、インターポーザー27の発光素子アレイ16a及び/又は受光素子アレイ17aが実装されている面側との間に空間30を形成することができる。
Further, as described above, by forming the depth of the
上記したように、ソケット20上に、インターポーザー27を介して半導体チップ26を実装し、及び光導波路15の一方の面29側と、インターポーザー27の発光素子アレイ16a及び/又は受光素子アレイ17aが実装されている面側との間に空間30を形成することにより、光電複合装置25の使用時に半導体チップ26が発熱しても、この熱によって光導波路15が破壊されるのを効果的に防ぐことができる。
As described above, the
このような光電複合装置25は、光導波路15が光配線として用いられる光配線システムを構成することができる。即ち、図12に示すように、この光電複合装置25をプリント配線板31に電気的に接続された状態で固定する。
Such a photoelectric composite device 25 can constitute an optical wiring system in which the
この動作メカニズムは、一方の半導体チップ26aから発信される電気信号が光信号に変換されて、発光素子アレイ16aの各発光素子(図示省略)からレーザー光による光信号として出射される。出射された光信号は、光導波路15における対応するレンズ部10によって集束され、コア9の光入射部19aに入射し、コア9が延伸する導波方向に導波され、他方のコア9の光出射部19bから出射する。そして、光導波路15から出射された光信号は、受光素子アレイ17aの対応する受光素子(図示省略)に受光されて電気信号に変換され、他方の半導体チップ26bに電気信号として伝送される。
In this operation mechanism, an electrical signal transmitted from one
このような光電複合装置25によれば、本発明に基づく製造方法により作製される光導波路15をソケット20の凹部21に設置された状態でプリント配線板31に電気的に接続することができるので、既存のプリント配線板31の実装構造をそのまま利用できる構造である。従って、プリント配線板31上にソケット20が設置できる領域を設ければ、その他の一般の電気配線は従来通りのプロセスで形成することが可能である。
According to such a photoelectric composite device 25, the
また、光導波路15が高熱プロセスに弱くても、例えば、プリント配線板31にソケット20を固定し、更にはんだリフロー、アンダーフィル樹脂封止などの高温プロセスを含む、全ての実装プロセスを完了した後、ソケット20の凹部21に光導波路15を設置することができるので、光導波路15が高温によるダメージをこうむることなしにその自走を行うことが可能である。
Even if the
また、プリント配線板31と比較して剛性の高い樹脂によってソケット20を作製でき、このソケット20上で、前記発光素子及び/又は前記受光素子及び光導波路15間の光結合を行うことができるため、光結合に必要とされる実装精度を容易に確保できる。例えば、現状のモールド技術により、数μmオーダーの組立て精度は確保可能である。従って、光バスの高密度化も可能となる。
In addition, since the
さらに、半導体チップ26と、発光素子アレイ16a及び/又は受光素子アレイ17aとを、インターポーザー27を介してその上下面に近接させて設置することができるので、半導体チップ26と、前記発光素子及び/又は前記受光素子との間の配線長を短くすることができる。従って、電気信号のノイズ対策、クロストーク対策も容易となり、光変調速度も向上させることが可能となる。
Furthermore, since the
また、光導波路15がソケット20の凹部21に設置された状態でプリント配線板31に電気的に接続することができるので、プリント配線板31の高密度配線とその設計の自由度を確保しながら光配線システムを安価かつ高い自由度でプリント配線板31上に展開することが可能となり、プリント配線板31上での高速分散処理、電子機器トータルでの高機能化、及び開発の短TAT(turn around time)化等が期待できる。
Further, since the
ここで、図13は、光電複合装置25をプリント配線板31上に展開した例を示す模式図である。例えば、光導波路モジュールを規格化することで、4方向に自在に展開することが可能となる。
Here, FIG. 13 is a schematic diagram illustrating an example in which the photoelectric composite device 25 is developed on the printed
第4の実施の形態
本発明に基づく製造方法により作製される光導波路と、この光導波路の前記コアに光を入射させる前記光入射部と、前記コアからの出射光を受け入れる前記受光部とを有する前記光情報処理装置の入力側に入力信号を供給する回路素子を設け、また出力側に出力信号を受ける回路素子を設けることにより、電子機器を構成することができる。この場合、前記光入射部に、パラレル入力信号をシリアル入力信号に変換する変換器がドライバアンプを介して接続され、前記受光部に、シリアル出力信号をパラレル出力信号に変換する変換器がトランスインピーダンスアンプ及びI/V変換アンプを介して接続されているのがよい。
Fourth Embodiment An optical waveguide manufactured by a manufacturing method according to the present invention, the light incident portion for allowing light to enter the core of the optical waveguide, and the light receiving portion for receiving light emitted from the core. By providing a circuit element for supplying an input signal on the input side of the optical information processing apparatus, and providing a circuit element for receiving the output signal on the output side, an electronic apparatus can be configured. In this case, a converter that converts a parallel input signal into a serial input signal is connected to the light incident part via a driver amplifier, and a converter that converts a serial output signal into a parallel output signal is transimpedance to the light receiving part. It is preferable to connect via an amplifier and an I / V conversion amplifier.
図14は、上記の電子機器としてのコンピュータシステム200の構成を示している。このコンピュータシステム200は、CPU(Central Processing Unit)201と、メモリコントローラとしてのノースブリッジ202と、DRAM(Dynamic Random Access Memory)203と、I/Oコントローラとしてのサウスブリッジ204と、バス205と、ネットワークインタフェース(ネットワークI/F)206と、記憶装置207と、その他の入出力装置(I/O装置)208とを備える。
FIG. 14 shows a configuration of a
ノースブリッジ202は、光配線として構成された上記の光情報処理装置210aを介してCPU201に接続されている。また、サウスブリッジ204は、光配線として構成された光情報処理装置210bを介してノースブリッジ202に接続されていると共に、さらに光配線210aを介してCPU201に接続されている。また、DRAM203は、光配線として構成された光情報処理装置210cを介してノースブリッジ202に接続されている。CPU201は、OS(Operating System)及びアプリケーションプログラムに基づいて各部を制御する。ノースブリッジ202は、メモリ203へのアクセスを統括制御する。
The
バス205は電気配線214を介してサウスブリッジ204に接続されている。また、ネットワークインタフェース206、記憶装置207及びその他のI/O装置208はそれぞれ、バス205に接続されている。記憶装置207は、HDD(Hard Disk Drive)、DVD(Digital Versatile Disk)ドライブ、CD(Compact Disk)ドライブなどである。I/O装置208は、ビデオ入出力装置、シリアルやパラレルのインタフェースなどである。
The bus 205 is connected to the south bridge 204 via an electric wiring 214. The network interface 206, the
図15は、図14における光配線として構成された光情報処理装置210a、b、c(但し、図15では光配線210と記載している。)の構成例を示している。この光配線210は、Nチャネル分の光伝送系220−1〜220−Nを有している。光伝送系220−1〜220−Nはそれぞれ、第1の回路から第2の回路に光信号を伝送する第1の伝送系221と、第2の回路から第1の回路に光信号を伝送する第2の伝送系222とからなっている。ここで、図14における光配線210aを考える場合、前記第1の回路とはCPU201を示し、前記第2の回路とはノースブリッジ202を示す。図14における光配線210bを考える場合、前記第1の回路とはノースブリッジ202を示し、前記第2の回路とはサウスブリッジ204を示す。図14における光配線210cを考える場合、前記第1の回路とはDRAM203を示し、前記第2の回路とはノースブリッジ202を示す。また、光配線210は、図7に示すような光導波方向を有するよう構成された例を挙げる。
FIG. 15 shows a configuration example of the optical
第1の伝送系221は、パラレル/シリアル変換器(P/S変換器)221a、ドライバアンプ221b、前記発光素子としての半導体レーザー221c、本発明に基づく製造方法により作製される光導波路221d、受光素子としてのフォトダイオード221e、トランスインピーダンスアンプ(TIA)221f、I/V変換アンプ(IVA)221g及びシリアル/パラレル変換器(S/P変換器)221hを備えている。この場合、P/S変換器221a、ドライバアンプ221b及び半導体レーザー221cは前記第1の回路側に配置され、フォトダイオード221e、TIA221f、IVA221g及びS/P変換器221hは前記第2の回路側に配置される。また、光導波路221dは、上記の各実施の形態で説明した本発明に基づく製造方法により作製され、半導体レーザー221cから出射された光信号を効果的に入射するよう配置されると共に、光導波路221dを導波して出射された光信号がフォトダイオード221eに効果的に受光されるよう配置される。
The first transmission system 221 includes a parallel / serial converter (P / S converter) 221a, a driver amplifier 221b, a semiconductor laser 221c as the light emitting element, an
また、第2の伝送系222は、第1の伝送系221と同様に、P/S変換器222a、ドライバアンプ222b、半導体レーザー222c、本発明に基づく製造方法により作製される光導波路222d、フォトダイオード222e、TIA222f、IVA222g及びS/P変換器222hを備えている。この場合、P/S変換器222a、ドライバアンプ222b及び半導体レーザー222cは前記第2の回路側に配置され、フォトダイオード222e、TIA222f、IVA222g及びS/P変換器222hは前記第1の回路側に配置される。また、光導波路222dは、上記の各実施の形態で説明した本発明に基づく製造方法により作製され、半導体レーザー222cから出射された光信号を効果的に入射するよう配置されると共に、光導波路222dを導波して出射された光信号がフォトダイオード222eに効果的に受光されるよう配置される。
Similarly to the first transmission system 221, the second transmission system 222 includes a P / S converter 222a, a driver amplifier 222b, a
ここで、P/S変換器221a、222aはそれぞれ、伝送すべきデータ、例えばb0〜b7の8ビットパラレルデータをシリアルデータに変換する。ドライバアンプ221b、222bはそれぞれ、P/S変換器221a、222aで得られたシリアルデータに基づいて半導体レーザー221c、222cを駆動し、この半導体レーザー221c、222cからシリアルデータに対応した光信号を発生させる。TIA221f、222fはそれぞれ、フォトダイオード221e、222eからの光電変換による電流信号を、後続のIVA221g、222gに供給する際に、インピーダンスマッチングをとる。IVA221g、222gはそれぞれ、TIA221f、222fの出力信号である電流信号を電圧信号に変換する。S/P変換器221h、222hはそれぞれ、IVA221g、222gの出力信号である、伝送されてきたシリアルデータをパラレルデータに変換する。
Here, it converts the P / S converter 221a, respectively 222a, data to be transmitted, for example, the 8-bit parallel data b 0 ~b 7 into serial data. The driver amplifiers 221b and 222b drive the
次に、前記第1の回路から前記第2の回路にデータを伝送する際の動作について説明する。前記第1の回路からの伝送すべき8ビットのパラレルデータがP/S変換器221aでシリアルデータに変換され、このシリアルデータがドライバアンプ221bに供給される。このドライバアンプ221bにより半導体レーザー221cが駆動され、この半導体レーザー221cからシリアルデータに対応した光信号が発生される。そして、この光信号が光導波路221dを導波し、前記第2の回路側に伝送される。
Next, an operation when data is transmitted from the first circuit to the second circuit will be described. The 8-bit parallel data to be transmitted from the first circuit is converted into serial data by the P / S converter 221a, and this serial data is supplied to the driver amplifier 221b. The semiconductor laser 221c is driven by the driver amplifier 221b, and an optical signal corresponding to the serial data is generated from the semiconductor laser 221c. Then, this optical signal is guided through the
前記第2の回路側では、光導波路221dを導波し、出射された光信号がフォトダイオード221eに受光される。このフォトダイオード221eからの光電変換による電流信号が、インピーダンスマッチング用のTIA221fを介してIVA221gに供給され、電圧信号に変換される。そして、このIVA221gの出力信号である、伝送されてきたシリアルデータがS/P変換器221hでパラレルデータに変換され、前記第2の回路へと伝送される。
On the second circuit side, an optical signal guided through the
このようにして、前記第1の回路から前記第2の回路にデータの伝送が行われる。なお、詳細説明は省略するが、前記第2の回路から前記第1の回路にデータを伝送する際の動作についても上記と同様に行われる。図15に示す光配線210では、Nチャネル分の光伝送系220−1〜220−Nを有しているので、Nチャネル分のデータ送受信を並行して行うことができる。 In this way, data is transmitted from the first circuit to the second circuit. Although not described in detail, the operation for transmitting data from the second circuit to the first circuit is performed in the same manner as described above. Since the optical wiring 210 shown in FIG. 15 has optical transmission systems 220-1 to 220-N for N channels, data transmission / reception for N channels can be performed in parallel.
上述したコンピュータシステム200においては、図示しないプリント配線板(マザーボード)上に、電子部品としてのCPU201、ノースブリッジ202、DRAM203、サウスブリッジ204及びバス205等をそれぞれ構成する半導体チップ、及び光配線として構成された光情報処理装置210が実装される。
The above-described
本実施の形態によれば、電子機器内のチップ間において光配線として構成された前記光情報処理装置を適用しているので、信号授受の高速化及び大容量化を実現することができる。 According to the present embodiment, since the optical information processing apparatus configured as an optical wiring is applied between chips in an electronic device, it is possible to realize high speed and large capacity of signal transmission / reception.
また、光配線210における光導波路221d、222dは、本発明に基づく製造方法によって作製されるので、上述した各実施の形態と同様の効果が奏せられる。
In addition, since the
従って、本発明に基づく製造方法により作製される光導波路221d、222dを用いて構成される電子機器は、安定した光入射及び光出射を行うことができる。
Therefore, an electronic device configured using the
第5の実施の形態
図16は、上記の電子機器としてのゲーム機300の構成を示している。このゲーム機300は、ゲームアプリケーションプログラム等の各種アプリケーションプログラムに基づいて信号処理や内部構成要素の制御を行うメインCPU301と、画像処理を行うグラフィックプロセッサ(GP)302と、インターネット等のネットワークとのインタフェースを行うためのネットワークインタフェース(ネットワークI/F)303と、インタフェース処理を行うIOプロセッサ(IOP)304と、DVDやCD等の光ディスク305の読み出し制御や読み出されたデータのデコードを行う光ディスク制御部306と、メインCPU301に接続されるメインメモリとしてのDRAM307と、IOプロセッサ304が実行する命令やデータを保持するためのIOPメモリ308と、主にオペレーティングシステム用のプログラムが格納されたOS−ROM309と、音声信号処理を行うサウンドプロセッサユニット(SPU)310と圧縮波形データを格納するサウンドバッファ311とを基本構成として備えている。
Fifth Embodiment FIG. 16 shows a configuration of a
メインCPU301とネットワークI/F303は、光配線210dにより接続されている。メインCPU301とグラフィックプロセッサ302は、光配線210eにより接続されている。
The
なお、光配線210d、210eはそれぞれ、上記した図15に示すように構成されており、メインCPU301とネットワークI/F303の間、及びメインCPU301とグラフィックプロセッサ302の間では、光信号によってデータの送受信が行われる。
Each of the
メインCPU301とIOプロセッサ304は、SBUS314により接続されている。IOプロセッサ304と、光ディスク制御部306、OS−ROM309及びサウンドプロセッサユニット310は、SSBUS315により接続されている。
The
メインCPU301は、OS−ROM309に格納されたプログラムや、光ディスク305から読み出されてDRAM307にロードされたり、或いは通信ネットワークを介してダウンロードされた、各種のゲームアプリケーションプログラム等を実行する。グラフィックプロセッサ302は、例えばビデオゲームにおけるレンダリング処理等を行い、ビデオ信号をディスプレイに出力する。
The
IOプロセッサ304には、コントローラ(図示せず)が接続されるコントローラポート321、メモリカード(図示せず)が装填されるメモリカードスロット322、USB接続端子323及びIEEE1394接続端子324が接続されている。これにより、IOプロセッサ304は、コントローラポート321を介して接続されたコントローラ、メモリカードスロット322を介して接続されたメモリカード、USB接続端子323を介して接続された図示しない携帯電話機やパーソナルコンピュータとの間でデータの送受や、プロトコル変換等を行う。
Connected to the
サウンドプロセッサユニット310は、サウンドバッファ311に格納されている圧縮波形データを、メインCPU301からの命令に基づいて所定のサンプリング周波数で再生することなどにより、様々なサウンドを合成し、オーディオ信号をスピーカに出力する。
The
上述したゲーム機300においては、図示しないプリント配線板(マザーボード)上に、メインCPU301等の基本構成電子部品としての半導体チップ、及び光配線として構成された光情報処理装置210d、210eが実装される。
In the above-described
本実施の形態によれば、電子機器内のチップ間において光配線として構成された前記光情報処理装置を適用しているので、信号授受の高速化及び大容量化を実現することができる。 According to the present embodiment, since the optical information processing apparatus configured as an optical wiring is applied between chips in an electronic device, it is possible to realize high speed and large capacity of signal transmission / reception.
また、光配線210d、210eにおける前記光導波路として、上述した本発明に基づく製造方法により作製される光導波路を適用するので、これを用いて構成される電子機器は、安定した光入射及び光出射を行うことができる。
Moreover, since the optical waveguide produced by the manufacturing method based on this invention mentioned above is applied as the said optical waveguide in
第6の実施の形態
図17は、上記の電子機器としてのサーバ400の構成を示している。このサーバ400は、CPU401、402と、チップセット403と、ネットワークインタフェース(ネットワークI/F)404と、メモリ405と、PCIブリッジ406と、ルータ407とを基本構成として備えている。
Sixth Embodiment FIG. 17 shows a configuration of a server 400 as the electronic apparatus. The server 400 includes CPUs 401 and 402, a
チップセット403には、光配線210f、210gを介してCPU401、402が接続されていると共に、光配線210hを介して、ネットワークI/F404が接続されている。ネットワークI/F404は、ネットワークとのインタフェースを行う。チップセット403は、CPU401、402、ネットワークI/F404、メモリ405及びPCIブリッジ406などを制御する。
CPUs 401 and 402 are connected to the chip set 403 through optical wirings 210f and 210g, and a network I /
なお、光配線210f、210g、210hはそれぞれ、上記した図15に示すように構成されており、CPU401、402とチップセット403の間、及びチップセット403とネットワークI/F404の間では、光信号によってデータの送受信が行われる。
Note that the optical wirings 210f, 210g, and 210h are respectively configured as shown in FIG. 15, and optical signals are transmitted between the CPUs 401 and 402 and the chip set 403 and between the chip set 403 and the network I /
また、チップセット403には、電気配線により、メモリ405、PCIブリッジ406及びルータ407が接続されている。
Further, a
PCIブリッジ406には、PCIバス414を介して、記憶装置などのPCIデバイス415〜417が接続されている。ルータ407は、例えば、スイッチカード421及びラインカード422〜425から構成されている。ラインカード422〜425は、パケットの前処理を行うプロセッサであり、スイッチカード421はパケットの行き先をアドレスに従い切り替えるスイッチである。
PCI devices 415 to 417 such as storage devices are connected to the
上述したサーバ400においては、図示しないプリント配線板(マザーボード)上に、CPU401、402、チップセット403等の基本構成電子部品としての半導体チップ、及び光配線として構成された光情報処理装置210f、210g、210hが実装される。 In the server 400 described above, on a printed wiring board (motherboard) not shown, the CPU 401, 402, the semiconductor chip as the basic configuration electronic component such as the chip set 403, and the optical information processing devices 210f, 210g configured as optical wiring. 210h are implemented.
本実施の形態によれば、電子機器内のチップ間において光配線として構成された前記光情報処理装置を適用しているので、信号授受の高速化及び大容量化を実現することができる。 According to the present embodiment, since the optical information processing apparatus configured as an optical wiring is applied between chips in an electronic device, it is possible to realize high speed and large capacity of signal transmission / reception.
また、光配線210f、210g、210hにおける前記光導波路として、上述した本発明に基づく製造方法により作製される光導波路を適用するので、これを用いて構成される電子機器は、安定した光入射及び光出射を行うことができる。 Moreover, since the optical waveguide manufactured by the manufacturing method based on this invention mentioned above is applied as the said optical waveguide in optical wiring 210f, 210g, 210h, the electronic device comprised using this is stable light incidence and Light emission can be performed.
以上、本発明を実施の形態について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。 As mentioned above, although embodiment of this invention was described, the above-mentioned example can be variously modified based on the technical idea of this invention.
例えば、本発明に基づく製造方法により作製される光導波路は、レーザー光に信号を乗せた上述した光配線システムに好適であるが、これ以外にも、光源等の選択によりディスプレイ用などにも適用可能である。 For example, the optical waveguide manufactured by the manufacturing method according to the present invention is suitable for the above-described optical wiring system in which a signal is placed on a laser beam. Is possible.
1…支持体、2…感光性レジスト、3a…端面、3、3’…傾斜面、4…加工刃、
5…型材、6…突起部、7…型、8…凹部、9a…コア材、9…コア、10…レンズ部、
11…クラッド、12…接合体、13…クラッド、14…切り込み溝、15…光導波路、
31…プリント配線板
DESCRIPTION OF
5 ... Mold material, 6 ... Projection, 7 ... Mold, 8 ... Recess, 9a ... Core material, 9 ... Core, 10 ... Lens part,
DESCRIPTION OF
31 ... Printed wiring board
Claims (9)
支持体上にパターン材を配する工程と、
前記パターン材をコア形状にパターニングする工程と、
前記パターニングされたパターン材の端面を傾斜面に加工する工程と、
前記加工されたパターン材上に型材を設ける工程と、
前記型材と前記パターン材とを剥離する工程と、
前記型材において、前記傾斜面が転写してなる傾斜面の周辺部に存在する突起部を除 去して型を作製する工程と、
前記型を用いて前記コアを成形する工程と
を有する、光導波路の製造方法。 In the method of manufacturing an optical waveguide, which is composed of a joined body of a clad and a core, and is configured so that light is guided through the core,
Arranging the pattern material on the support;
Patterning the pattern material into a core shape;
Processing the end face of the patterned pattern material into an inclined surface;
Providing a mold material on the processed pattern material;
Peeling the mold material and the pattern material;
Removing the protrusions present on the periphery of the inclined surface formed by transferring the inclined surface in the mold material, and producing a mold;
And a step of forming the core using the mold.
支持体上にパターン材を配する工程と、
前記パターン材をコア形状にパターニングする工程と、
前記パターニングされたパターン材の端面を傾斜面に加工する工程と、
前記加工されたパターン材上に型材を設ける工程と、
前記型材と前記パターン材とを剥離する工程と、
前記型材において、前記傾斜面が転写してなる傾斜面の周辺部に存在する突起部を除 去する工程と
を有する、型の製造方法。 In a method for manufacturing a mold used for forming a core,
Arranging the pattern material on the support;
Patterning the pattern material into a core shape;
Processing the end face of the patterned pattern material into an inclined surface;
Providing a mold material on the processed pattern material;
Peeling the mold material and the pattern material;
A method of manufacturing a mold, comprising: removing a protrusion existing in a peripheral portion of the inclined surface formed by transferring the inclined surface in the mold material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005006984A JP2006195197A (en) | 2005-01-14 | 2005-01-14 | Manufacturing method of optical waveguide and die used in manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005006984A JP2006195197A (en) | 2005-01-14 | 2005-01-14 | Manufacturing method of optical waveguide and die used in manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006195197A true JP2006195197A (en) | 2006-07-27 |
Family
ID=36801325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005006984A Pending JP2006195197A (en) | 2005-01-14 | 2005-01-14 | Manufacturing method of optical waveguide and die used in manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006195197A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008261956A (en) * | 2007-04-10 | 2008-10-30 | Omron Corp | Optical transmission line, optical transmission module, and electronic equipment |
US20100215313A1 (en) * | 2009-02-20 | 2010-08-26 | Hitachi, Ltd. | Optical interconnection assembled circuit |
JP2012226059A (en) * | 2011-04-18 | 2012-11-15 | Sumitomo Bakelite Co Ltd | Optical waveguide, method for manufacturing optical waveguide, optical waveguide module, and electronic apparatus |
-
2005
- 2005-01-14 JP JP2005006984A patent/JP2006195197A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008261956A (en) * | 2007-04-10 | 2008-10-30 | Omron Corp | Optical transmission line, optical transmission module, and electronic equipment |
US20100215313A1 (en) * | 2009-02-20 | 2010-08-26 | Hitachi, Ltd. | Optical interconnection assembled circuit |
JP2012226059A (en) * | 2011-04-18 | 2012-11-15 | Sumitomo Bakelite Co Ltd | Optical waveguide, method for manufacturing optical waveguide, optical waveguide module, and electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7366375B2 (en) | Optical waveguide device, manufacturing method thereof, optical information processing apparatus, and electronic equipment | |
WO2006104950A1 (en) | Passively aligned optical connection for opto-electronic array | |
JP2006259682A (en) | Composite photoelectric device, ic socket and optical waveguide used for the device, optical waveguide coupling chip and electronic appliance using the device | |
TWI316617B (en) | ||
JP2006258835A (en) | Optical waveguide module, photoelectric converter and optical waveguide member | |
JP5328095B2 (en) | Optical transmission board, opto-electronic hybrid board, optical module, and optoelectric circuit system | |
JP4321267B2 (en) | Photoelectric composite device, optical waveguide used in the device, and mounting structure of photoelectric composite device | |
JP2004198579A (en) | Optical waveguide array and optical element surface mounted device | |
JP4164757B2 (en) | Photoelectric composite device, socket used in this device, and mounting structure of photoelectric composite device | |
KR102529088B1 (en) | Connector Plug and Active Optical Cable Assembly Using the Same | |
JP4525467B2 (en) | Optical waveguide device, manufacturing method thereof, and optical information processing device | |
JP2006195197A (en) | Manufacturing method of optical waveguide and die used in manufacturing the same | |
JP2006041004A (en) | Device and element array for photoelectric conversion | |
JP2005252040A (en) | Photoelectric conversion device, interposer and optical information processing device | |
JP2008158388A (en) | Opto-electrical circuit board, optical module, and opto-electrical circuit system | |
JP4349262B2 (en) | Photoelectric composite device and electronic device using the same | |
JP4655674B2 (en) | PHOTOELECTRIC CONVERSION DEVICE AND ITS MANUFACTURING METHOD, OPTICAL WAVEGUIDE MODULE, AND OPTICAL INFORMATION PROCESSING DEVICE | |
JP4345574B2 (en) | Optical waveguide, method for manufacturing the same, and optical information processing apparatus | |
JP2006201500A (en) | Semiconductor integrated circuit and electronic equipment using the same | |
JP2006310417A (en) | Photoelectric converter, its manufacturing method and optical information processor | |
JP2006060004A (en) | Optical component supporting substrate and its production method | |
JP2006145789A (en) | Optical element array, optical waveguide array, and photoelectric composite apparatus and electronic equipment using array | |
JP2006140295A (en) | Manufacturing method for semiconductor device | |
JP2006236953A (en) | Board device, ic socket and interposer used for it, and electronic apparatus using it | |
JP4639810B2 (en) | Semiconductor device, substrate manufacturing method, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |