JP4349262B2 - Photoelectric composite device and electronic device using the same - Google Patents
Photoelectric composite device and electronic device using the same Download PDFInfo
- Publication number
- JP4349262B2 JP4349262B2 JP2004312873A JP2004312873A JP4349262B2 JP 4349262 B2 JP4349262 B2 JP 4349262B2 JP 2004312873 A JP2004312873 A JP 2004312873A JP 2004312873 A JP2004312873 A JP 2004312873A JP 4349262 B2 JP4349262 B2 JP 4349262B2
- Authority
- JP
- Japan
- Prior art keywords
- optical waveguide
- positioning
- optical
- hole
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
この発明は、例えばLSI(Large Scale Integrated circuit)等の半導体チップ間の信号伝送に適用して好適な光電複合装置並びにそれを用いた電子機器に関する。詳しくは、この発明は、光素子が裏面に実装されるインターポーザがICソケットに固定されると共に、光素子に対向するように光導波路がICソケットに配置されるものにあって、インターポーザの位置決め用ピンが光導波路の位置決め用貫通穴を貫通してICソケットの位置決め用穴に挿入される構成とすることによって、インターポーザと光導波路との間の相対位置決め精度を高めるようにした光電複合装置等に係るものである。
This invention relates for example LSI (Large Scale Integrated circuit) or the like electronic apparatus using the same in a suitable photoelectric composite instrumentation 置並 beauty applied to signal transmission between the semiconductor chips. Specifically, the present invention relates to an interposer for positioning an interposer, in which an interposer on which an optical element is mounted on the back surface is fixed to an IC socket and an optical waveguide is disposed on the IC socket so as to face the optical element. In a photoelectric composite device or the like that increases the relative positioning accuracy between the interposer and the optical waveguide by adopting a configuration in which the pin is inserted into the positioning hole of the IC socket through the positioning through hole of the optical waveguide. It is concerned.
従来、LSI等の半導体チップ間の信号伝送は、基板配線を介した電気信号によりなされている。しかし、昨今のMPU(Micro Processing Unit)の高機能化に伴い、半導体チップ間にて必要とされるデータ授受量は著しく増大し、結果として様々な高周波問題が浮上している。 Conventionally, signal transmission between semiconductor chips such as LSIs is performed by electrical signals via substrate wiring. However, with the recent increase in functionality of MPUs (Micro Processing Units), the amount of data exchanged between semiconductor chips has increased significantly, and as a result, various high frequency problems have emerged.
それらの代表的なものとして、RC(Register and Capacitor)信号遅延、インピーダンスミスマッチング、EMC(ElectroMagnetic Compatibility)/EMI(ElectroMagnetic Interference)、クロストーク等がある。従来、これらの問題を解決するため、配線位置の最適化、新素材開発などが行われてきた。 Typical examples thereof include RC (Register and Capacitor) signal delay, impedance mismatching, EMC (ElectroMagnetic Compatibility) / EMI (ElectroMagnetic Interference), and crosstalk. Conventionally, in order to solve these problems, optimization of wiring positions, development of new materials, and the like have been performed.
しかし近年、上述の配線位置の最適化、新素材開発等の効果は物理的限界に阻まれつつあり、今後システムの高機能化を実現するためには、単純な半導体チップの実装を前提としたボード構造そのものを見直す必要が生じてきている。例えば、以下に簡単に説明する、マルチチップモジュール(MCM)化による微細配線結合、各種半導体チップのポリイミド樹脂などを用いた配線の二次元的な封止、一体化による電気配線結合、基板貼り合わせによる半導体チップの三次元結合などが開発されている。 However, in recent years, the effects of the optimization of wiring positions and the development of new materials have been hampered by physical limitations. In order to realize higher system functionality in the future, it is assumed that simple semiconductor chips will be mounted. There is a need to review the board structure itself. For example, the following is a brief description of the fine wiring bonding by multi-chip module (MCM), two-dimensional sealing of wiring using polyimide resin of various semiconductor chips, electrical wiring bonding by integration, and substrate bonding Three-dimensional bonding of semiconductor chips by means of has been developed.
・MCM化による微細配線結合
高機能チップを、セラミック・シリコンなどの精密実装基板上に実装し、マザーボード(多層プリント基板)上では形成不可能である微細配線結合を実現する。これによって、配線の狭ピッチ化が可能となり、バス幅を拡げることでデータ授受量が飛躍的に増大する。
-Fine wiring coupling by MCM High-performance chip is mounted on a precision mounting board such as ceramic silicon, and fine wiring bonding that cannot be formed on a mother board (multilayer printed circuit board) is realized. As a result, the wiring pitch can be reduced, and the amount of data exchange increases dramatically by expanding the bus width.
・各種半導体チップの封止、一体化による電気配線結合
各種半導体チップをポリイミド樹脂などを用いて二次元的に封止し、一体化し、その一体化された基板上にて微細配線結合を行う。これによって、配線の狭ピッチ化が可能となり、バス幅を拡げることでデータ授受量が飛躍的に増大する。
-Sealing of various semiconductor chips and electric wiring coupling by integration Various semiconductor chips are two-dimensionally sealed using polyimide resin or the like, integrated, and fine wiring bonding is performed on the integrated substrate. As a result, the wiring pitch can be reduced, and the amount of data exchange increases dramatically by expanding the bus width.
・半導体チップの三次元結合
各種半導体チップに貫通電極を設け、それぞれを貼り合わせることで積層構造とする。これによって、異種半導体チップ間の結線が物理的に短絡化され、結果として信号遅延などの問題が回避される。ただし、積層化による発熱量増加、半導体チップ間の熱応力などの問題が生じる。
-Three-dimensional bonding of semiconductor chips A through electrode is provided in various semiconductor chips, and each is bonded to form a laminated structure. As a result, the connection between the different types of semiconductor chips is physically short-circuited, and as a result, problems such as signal delay are avoided. However, problems such as an increase in the amount of heat generated by stacking and thermal stress between semiconductor chips occur.
また、信号授受の高速化および大容量化を実現するために、光配線による光伝送結合技術が開発されている(例えば、非特許文献1、非特許文献2参照)。半導体チップ間の信号伝送を光信号で行うことで、電気配線におけるようなRC遅延の問題はなく、伝送速度を大幅に向上させることができる。また、半導体チップ間の信号伝送を光信号で行うことで、電磁波に関する対策を全く必要とせず、比較的自由な配線設計が可能となる。
In addition, in order to realize high-speed signal transmission and large capacity, an optical transmission coupling technique using optical wiring has been developed (see, for example, Non-Patent
半導体チップ間に対応する光配線技術には種々の方式がある。例えば、以下に簡単に説明する、アクティブインターポーザ方式、自由空間伝送方式、光コネクタ接続方式、光導波路埋め込み方式、表面実装方式などがある。 There are various methods for optical wiring technology corresponding to semiconductor chips. For example, there are an active interposer method, a free space transmission method, an optical connector connection method, an optical waveguide embedding method, and a surface mounting method, which will be briefly described below.
・アクティブインターポーザ方式(非特許文献1のp.125、図7参照)
これは、プリント配線基板(ボード)上に光導波路が実装されている。光素子は、トランシーバーモジュールの裏面に実装され、光導波路の45°全反射ミラーに対し、精密に位置決めされている。利点としては、既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、構造が大掛かりなため、コストが高いこと、光軸合わせが困難であること、また電気伝送経路の短縮が困難であり、高周波伝送に不向きであることが挙げられる。
Active interposer method (see p.125 of Non-Patent
In this case, an optical waveguide is mounted on a printed wiring board (board). The optical element is mounted on the back surface of the transceiver module and is precisely positioned with respect to the 45 ° total reflection mirror of the optical waveguide. As an advantage, it can be developed on a mounting structure of an existing printed wiring board. Moreover, as a matter of concern, the structure is large, so that the cost is high, it is difficult to align the optical axis, and it is difficult to shorten the electric transmission path, which is not suitable for high-frequency transmission.
・自由空間伝送方式(非特許文献1のp.123、図5参照)
これは、プリント配線基板の裏面に光配線基板(石英)を実装し、伝送基板内において光をジグザグに反射させ、信号を伝播させる。光素子アレイ+自由空間伝送により、原理的には数千レベルの多チャンネル化が可能である。また、光軸合わせを容易にするため、数枚のレンズを組み合わせたハイブリッド光学系を構成している。利点としては、原理的には数千チャネルの多重伝送が可能であること、またハイブリッド光学系を構成しているため、光軸合わせが容易であることが挙げられる。また、懸案点としては、光配線基板が高価であること、反射による信号伝播のため、波形が乱れ易く、伝播損失が大きいこと、また新規開発技術が数多く盛り込まれているため、信頼性に関する実績がほとんど無いことが挙げられる。
-Free space transmission system (see Non-Patent
In this method, an optical wiring board (quartz) is mounted on the back surface of the printed wiring board, and light is reflected in a zigzag manner in the transmission board to propagate signals. By optical element array + free space transmission, in principle, multi-channels of several thousand levels are possible. Further, in order to facilitate optical axis alignment, a hybrid optical system in which several lenses are combined is configured. As an advantage, in principle, multiplex transmission of several thousand channels is possible, and since a hybrid optical system is configured, optical axis alignment is easy. In addition, as a matter of concern, the optical wiring board is expensive, the signal is propagated by reflection, the waveform is easily disturbed, the propagation loss is large, and a lot of newly developed technologies are incorporated. Is almost absent.
・光コネクタ接続方式(非特許文献1のp.122、図4参照)
これは、LSIチップの周囲に小型光コネクタを配置し、LSIチップを実装した後、自由に光路を設定できる光伝送モジュールシステムである。利点としては、コネクタにより精度が保証されており、コストのかかる光軸合わせ工程が不要であること、光ファイバーを用いているため、プリント配線基板間などの中距離伝送が可能であること、また既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、コネクタモジュールの小型化に限界があり、半導体チップとコネクタ間における電気配線の短縮化が困難であること、高周波伝送用としては不向きであること、伝送媒体として光ファイバーを採用しているため、多バス化に限界が有ること、また構成部品数が多く、バス当たりのコストダウンが困難であることが挙げられる。
・ Optical connector connection method (p.122 of
This is an optical transmission module system in which a small optical connector is arranged around an LSI chip and an optical path can be freely set after the LSI chip is mounted. The advantages are that the accuracy is guaranteed by the connector, the costly optical axis alignment process is unnecessary, and the use of optical fiber enables middle-distance transmission between printed circuit boards, as well as existing It can be developed on a printed wiring board mounting structure. In addition, there are limits to the miniaturization of the connector module, it is difficult to shorten the electrical wiring between the semiconductor chip and the connector, it is not suitable for high-frequency transmission, and an optical fiber is used as the transmission medium Therefore, there is a limit to the number of buses, and there are many components and it is difficult to reduce the cost per bus.
・光導波路埋め込み方式(非特許文献1のp124、図6参照)
これは、光導波路をプリント配線基板に埋め込み、既存のプリント配線基板の実装構造の形態を維持しながら光配線を設ける方法である。光路結合にマイクロレンズを採用し、光軸ズレ許容量を一般実装精度レベルまで緩和させている。利点としては、発光素子をLSIチップの裏面に直接実装しているため、LSIチップと発光素子間の電気配線経路を極限まで短くできること、またコリメート光結合により、一般実装精度での光軸合わせが可能であることが挙げられる。また、懸案点としては、光配線をプリント配線基板内に設けるため、プリント配線基板の製造やコストダウンが困難であること、光素子の放熱対策が不明であること、またプリント配線基板が脆弱であるため、レンズと光導波路間の光結合損失が変動する可能性が有ることが挙げられる。
Optical waveguide embedding method (see p124 of Non-Patent
In this method, an optical waveguide is embedded in a printed wiring board, and an optical wiring is provided while maintaining the form of the existing printed wiring board mounting structure. A microlens is used for optical path coupling, and the allowable optical axis deviation is relaxed to the general mounting accuracy level. As an advantage, since the light emitting element is mounted directly on the back surface of the LSI chip, the electrical wiring path between the LSI chip and the light emitting element can be shortened to the limit, and collimated optical coupling enables optical axis alignment with general mounting accuracy. It is possible. In addition, as a matter of concern, since the optical wiring is provided in the printed wiring board, it is difficult to manufacture and reduce the cost of the printed wiring board, the heat dissipation measures for the optical elements are unknown, and the printed wiring board is fragile. Therefore, there is a possibility that the optical coupling loss between the lens and the optical waveguide may fluctuate.
・表面実装方式(非特許文献2参照)
これは、光素子を、LSIチップの裏面に直接貼り付けて機能させ、また、光導波路をプリント配線基板上に直接実装する方式である。既存のプリント配線基板の構造をそのまま維持し、光配線の併設が可能である。利点としては、発光素子をLSIチップの裏面に直接実装しているため、LSIチップと発光素子間の電気配線経路を極限まで短くできること、構造がシンプルであり、コストダウンが可能であること、また既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、光素子をLSIチップに直接貼りつけるため、専用のLSIチップの開発が必要であること、また光素子が高温のLSIチップに直接貼り付けられているため、光素子の高温劣化が懸念されることが挙げられる。
・ Surface mounting method (see Non-Patent Document 2)
In this method, an optical element is directly attached to the back surface of an LSI chip to function, and an optical waveguide is directly mounted on a printed wiring board. The structure of the existing printed wiring board can be maintained as it is, and an optical wiring can be provided. As an advantage, since the light emitting element is directly mounted on the back surface of the LSI chip, the electrical wiring path between the LSI chip and the light emitting element can be shortened to the limit, the structure is simple, and the cost can be reduced. It can be developed on a mounting structure of an existing printed wiring board. Also, as a matter of concern, since the optical element is directly attached to the LSI chip, it is necessary to develop a dedicated LSI chip, and because the optical element is directly attached to the high-temperature LSI chip, There is a concern about high temperature deterioration.
上述した各方式は、以下の第1〜第5の理由により、現状では決定力に欠けるものである。
第1に、既存のプリント配線基板の実装構造をそのまま利用できる構造ではないこと。すなわち、プリント配線基板上に光経路を直接積層する構造は、ベースとなるプリント配線基板自体が脆弱であるため、光軸ズレ等の問題が生じて現実的ではない。一方、これまで培われてきたプリント配線基板の構造に変更を加えると、性能、信頼性、高周波性能の確認などに膨大な労力を要する。従って、埋め込み型光導波路など、既存のプリント配線基板を流用できないシステム構造は望ましくない。
Each method described above lacks decisive power at present for the following first to fifth reasons.
First, it is not a structure in which the existing printed wiring board mounting structure can be used as it is. That is, the structure in which the optical path is directly laminated on the printed wiring board is not realistic because the printed wiring board itself serving as a base is fragile, causing problems such as optical axis misalignment. On the other hand, if a change is made to the structure of the printed wiring board that has been cultivated so far, enormous efforts are required for confirmation of performance, reliability, and high-frequency performance. Therefore, a system structure that cannot utilize an existing printed wiring board such as an embedded optical waveguide is not desirable.
第2に、既存の実装プロセスをそのまま利用できる構造ではないこと。一般に、光導波路などの光モジュールは高温プロセスに弱い。上記したようなプリント配線基板と光配線部が一体化した方式では、光モジュールが、はんだリフロー、アンダーフィル樹脂封止などの高温プロセスに曝されることになり、現実には実施が困難である。また、高温プロセスを考慮した材料や部品を採用しなくてはならず、大きな制約条件となる。 Secondly, it is not a structure that allows the existing mounting process to be used as it is. In general, optical modules such as optical waveguides are vulnerable to high temperature processes. In the method in which the printed wiring board and the optical wiring unit are integrated as described above, the optical module is exposed to a high-temperature process such as solder reflow and underfill resin sealing, which is actually difficult to implement. . In addition, materials and parts that take high temperature processes into account must be adopted, which is a major constraint.
第3に、大掛かりな構造物を排除した構造ではないこと。すなわち、プリント配線基板の剛性が低いため、大掛かりな部品による光路構造は、外部応力により光軸ズレを引き起こし易い。従って、上述したようなアクティブインターポーザ方式によるポスト構造は、避けるべきである。 Third, it should not be a structure that excludes large-scale structures. That is, since the rigidity of the printed wiring board is low, the optical path structure with large parts is likely to cause an optical axis shift due to external stress. Therefore, the post structure by the active interposer system as described above should be avoided.
第4に、高密度化が可能な光配線構造ではないこと。すなわち、プリント配線基板上の半導体チップ間の光配線に特化すると、高密度化が不可能な光ファイバーは採用すべきではないと考えられる。光ファイバーを用いた光コネクタ接続方式などは、装置間通信に向けたシステムとして限定されたものとなる。 Fourth, it is not an optical wiring structure capable of high density. In other words, when specializing in optical wiring between semiconductor chips on a printed wiring board, it is considered that an optical fiber that cannot be densified should not be adopted. An optical connector connection method using an optical fiber is limited as a system for inter-device communication.
第5に、LSIチップ−光素子間の配線長を短くできる構造ではないこと。即ち、LSIチップ−光素子間の電気配線長を短絡化できない構造では、高周波信号が光素子に到達する前に劣化し、光変換の効果がなくなる。従って、この距離を短くできるシステム構造を構築する必要がある。 Fifth, it is not a structure that can shorten the wiring length between the LSI chip and the optical element. That is, in the structure in which the electrical wiring length between the LSI chip and the optical element cannot be short-circuited, the high-frequency signal deteriorates before reaching the optical element, and the effect of light conversion is lost. Therefore, it is necessary to construct a system structure that can shorten this distance.
そこで、本出願人は、先に、発光素子、受光素子などの光素子が裏面に実装されるインターポーザがICソケットに固定されると共に、光素子に対向するように光導波路がICソケットに配置される、ICソケットをベースとした光結合法を提案した。 Therefore, the applicant previously fixed an interposer on which an optical element such as a light emitting element or a light receiving element is mounted on the back surface, and an optical waveguide is disposed on the IC socket so as to face the optical element. An optical coupling method based on IC socket was proposed.
この発明の目的は、ICソケットをベースとした光結合法において、インターポーザと光導波路との間の相対位置決め精度を高めることにある。 An object of the present invention is to increase the relative positioning accuracy between an interposer and an optical waveguide in an optical coupling method based on an IC socket.
この発明に係る光電複合装置は、ICソケットと、光素子が裏面に実装され、ICソケットに固定されるインターポーザと、光素子に対向するようにICソケットに設置される光導波路とを備える光電複合装置であって、インターポーザは裏面に位置決め用ピンを有し、ICソケットは位置決め用ピンを挿入するための位置決め用穴を有し、光導波路は位置決め用ピンを通すための位置決め用貫通穴を有し、インターポーザの位置決め用ピンは光導波路の位置決め用貫通穴を貫通してICソケットの位置決め用穴に挿入されるものである。 The photoelectric composite device according to the present invention includes an IC socket, an interposer in which an optical element is mounted on the back surface and fixed to the IC socket, and an optical waveguide installed in the IC socket so as to face the optical element. The interposer has positioning pins on the back surface, the IC socket has positioning holes for inserting the positioning pins, and the optical waveguide has positioning through holes for passing the positioning pins. The positioning pins of the interposer are inserted into the positioning holes of the IC socket through the positioning through holes of the optical waveguide.
また、この発明に係る電子機器は、複数の電子部品からなる電子機器であって、複数の電子部品に含まれる第1の電子部品と第2の電子部品との間で光信号を用いた信号伝送を行うための光電複合装置が設けられるものである。そして、光電複合装置は、ICソケットと、電子部品が表面に実装されると共に光素子が裏面に実装され、ICソケットに固定されるインターポーザと、光素子に対向するようにICソケットに設置される光導波路とを備え、インターポーザは、裏面に位置決め用ピンを有し、ICソケットは、位置決め用ピンを挿入するための位置決め用穴を有し、光導波路は、位置決め用ピンを通すための位置決め用貫通穴を有し、インターポーザの位置決め用ピンは、光導波路の位置決め用貫通穴を貫通してICソケットの位置決め用穴に挿入されるものである。 The electronic device according to the present invention is an electronic device comprising a plurality of electronic components, and a signal using an optical signal between the first electronic component and the second electronic component included in the plurality of electronic components. A photoelectric composite device for performing transmission is provided. The photoelectric composite device is installed in the IC socket so that the IC socket and the electronic component are mounted on the front surface, the optical element is mounted on the back surface, the interposer fixed to the IC socket, and the optical element. The interposer has a positioning pin on the back surface, the IC socket has a positioning hole for inserting the positioning pin, and the optical waveguide is for positioning to pass the positioning pin The positioning pin of the interposer has a through hole and is inserted into the positioning hole of the IC socket through the positioning through hole of the optical waveguide.
この発明においては、ICソケットに、電子部品、例えば半導体チップが実装されると共に光素子が裏面に実装されたインターポーザが固定される。また、このICソケットに、光素子に対向するように光導波路が配置される。例えば、ICソケットは溝状の凹部を有するものとされ、光導波路はこの溝状の凹部に安定した状態で配置される。ここで、光素子は、光導波路に入射する光信号を発光するための発光素子および光導波路から出射された光信号を受光するための受光素子のいずれかあるいは双方である。 In the present invention, an interposer in which an electronic component such as a semiconductor chip is mounted and an optical element is mounted on the back surface is fixed to the IC socket. In addition, an optical waveguide is disposed in the IC socket so as to face the optical element. For example, the IC socket has a groove-shaped recess, and the optical waveguide is stably disposed in the groove-shaped recess. Here, the optical element is either or both of a light emitting element for emitting an optical signal incident on the optical waveguide and a light receiving element for receiving an optical signal emitted from the optical waveguide.
この場合、インターポーザの位置決めは、インターポーザの裏面に有する位置決め用ピンがICソケットの位置決め穴に挿入されることで行われる。この際、インターポーザの位置決め用ピンは、光導波路の位置決め用貫通穴を貫通した後に、ICソケットの位置決め穴に挿入されるため、光導波路の位置決めも同時に行われる。ここで、インターポーザの位置決め用ピンは、光導波路の位置決め用貫通穴に圧入される。例えば、光導波路の位置決め用貫通穴の径はインターポーザの位置決め用ピンの径より若干小さくされ、位置決め用ピンが位置決め用貫通穴を通るとき、この位置決め用貫通穴が樹脂変形により拡大するようにされる。これにより、光導波路の位置決め後のガタを抑制できる。 In this case, positioning of the interposer is performed by inserting positioning pins on the back surface of the interposer into the positioning holes of the IC socket. At this time, since the positioning pins of the interposer are inserted into the positioning holes of the IC socket after passing through the positioning through holes of the optical waveguide, the positioning of the optical waveguide is also performed at the same time. Here, the positioning pins of the interposer are press-fitted into the positioning through holes of the optical waveguide. For example, the diameter of the positioning through hole of the optical waveguide is slightly smaller than the diameter of the positioning pin of the interposer, and when the positioning pin passes through the positioning through hole, the positioning through hole is expanded by resin deformation. The Thereby, the play after positioning of an optical waveguide can be controlled.
例えば、光導波路は、位置決め用貫通穴として、第1の穴および第2の穴を有し、第1の穴は丸穴とされ、第2の穴は長径方向が幅方向と一致するように形成された長穴とされる。これら第1、第2の穴に、それぞれ、インターポーザの第1、第2の位置決め用ピンを貫通させることで、光導波路の周り止めがなされる。また、第2の穴を長穴とすることで、インターポーザの第1、第2の位置決め用ピンの幅方向の位置ずれを吸収できる。 For example, the optical waveguide has a first hole and a second hole as through holes for positioning, the first hole is a round hole, and the second hole has a major axis direction that coincides with the width direction. It is a formed long hole. The first and second holes are respectively inserted into the first and second positioning pins of the interposer to stop the optical waveguide. Further, by making the second hole a long hole, it is possible to absorb the displacement in the width direction of the first and second positioning pins of the interposer.
このように、インターポーザの位置決め用ピンが光導波路の位置決め用貫通穴を貫通してICソケットの位置決め用穴に挿入される構成であり、インターポーザと光導波路との間の相対位置決め精度を高めることができる。 As described above, the positioning pin of the interposer is inserted into the positioning hole of the IC socket through the positioning through hole of the optical waveguide, and the relative positioning accuracy between the interposer and the optical waveguide can be improved. it can.
なお、光導波路を、ICソケットの面に押し付けて固定する押圧手段をさらに備えるようにしてもよい。これにより、光導波路がICソケットの面から浮き上がることを防止でき、光導波路の光入射面や光出射面が傾くことによる光量損失を回避できる。 In addition, you may make it further provide the press means which presses and fixes an optical waveguide to the surface of IC socket. Thereby, it is possible to prevent the optical waveguide from being lifted from the surface of the IC socket, and it is possible to avoid a light amount loss due to tilting of the light incident surface and the light emitting surface of the optical waveguide.
例えば、インターポーザの位置決め用ピンは、光導波路の位置決め用貫通穴を通過できる第1の径の先端部およびこの先端部に連接され、光導波路の位置決め用貫通穴を通過できない第2の径の基部からなるものとされ、押圧手段は、基部および先端部の境界と光導波路との間に配置された、光導波路をICソケットの面に押圧する方向に付勢するバネ状部材で構成される。 For example, the positioning pin of the interposer has a first diameter tip portion that can pass through the positioning through hole of the optical waveguide and a second diameter base portion that is connected to the tip portion and cannot pass through the positioning through hole of the optical waveguide. The pressing means is composed of a spring-like member that is disposed between the boundary between the base portion and the distal end portion and the optical waveguide and biases the optical waveguide in the direction of pressing the surface of the IC socket.
例えば、バネ状部材としては、オーリング、ワッシャー、圧縮コイルバネ、ウレタンシート等が考えられる。また、バネ状部材としては、位置決め用ピンと一体的に形成された、例えば境界付近から先端側にフレア状に延びた複数のバネ片であってもよい。このバネ片は光導波路側に固定されていてもよい。 For example, an O-ring, a washer, a compression coil spring, a urethane sheet, etc. can be considered as the spring-like member. Further, the spring-like member may be a plurality of spring pieces integrally formed with the positioning pins and extending in a flared shape from the vicinity of the boundary, for example. This spring piece may be fixed to the optical waveguide side.
また、光導波路をICソケットの面に押し付けて固定する押圧手段としては、位置決め用ピンとは関係なく、例えばICソケット自体等に設けられた固定用爪などであってもよい。 The pressing means for pressing and fixing the optical waveguide against the surface of the IC socket may be, for example, a fixing claw provided on the IC socket itself or the like regardless of the positioning pins.
この発明によれば、光素子が裏面に実装されるインターポーザがICソケットに固定されると共に、光素子に対向するように光導波路がICソケットに配置されるものにあって、インターポーザの位置決め用ピンが光導波路の位置決め用貫通穴を貫通してICソケットの位置決め用穴に挿入される構成とするものであり、インターポーザと光導波路との間の相対位置決め精度を高めることができる。 According to the present invention, the interposer on which the optical element is mounted on the back surface is fixed to the IC socket, and the optical waveguide is disposed on the IC socket so as to face the optical element. Is inserted into the positioning hole of the IC socket through the positioning through hole of the optical waveguide, and the relative positioning accuracy between the interposer and the optical waveguide can be improved.
以下、図面を参照しながら、この発明の実施の形態について説明する。図1は、実施の形態としての光電複合装置100の概略断面図を示している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a schematic cross-sectional view of a photoelectric
この光電複合装置100は、プリント配線基板(マザーボード)101上に実装されるICソケット102a,102bと、これらICソケット102a,102bに設置されるレンズ一体型の光導波路アレイ103とを有している。ICソケット102a,102bは、それぞれ、十字型の溝状の凹部102dを持つ凹凸構造とされている。ICソケット102a,102bは、従来周知のように、例えば、絶縁性樹脂、例えばガラス入りPES(ポリエチレンスルフィド)樹脂、ガラス入りPET(ポリエチレンテレフタレート)樹脂などを用い、凹凸構造を有する金型を用いて形成される。
The photoelectric
光導波路アレイ103は、後述するように、複数チャネル分の光導波路を備えている。この光導波路アレイ103は、ICソケット102aとICソケット102bとの間に架け渡されている。この光導波路アレイ103の両端部は、それぞれ、ICソケット102a,102bの溝状の凹部102dに配置される。この光導波路アレイ103は、後述するようにコア層を上下のクラッド層で挟んだ構造とされているが、上側のクラッド層と一体的にレンズ104が形成されている。
The
また、光電複合装置100は、ICソケット102a,102bの凸面上にそれぞれ固定されるインターポーザ105a,105bを有している。インターポーザ105aの裏面には光素子としての発光素子アレイ106および受光素子アレイ107が実装されており、その表面には半導体チップ108a、例えばCPUが実装されている。この場合、発光素子アレイ106および受光素子アレイ107は、インターポーザ105aの内部を介して、半導体チップ108aに接続されている。なお、半導体チップ108aの上面にはヒートシンクとしてのアルミニウム製のフィン109が設置されている。
In addition, the photoelectric
同様に、インターポーザ105bの裏面には光素子としての発光素子アレイ106および受光素子アレイ107が実装されており、その表面には半導体チップ108bが実装されている。この場合、発光素子アレイ106および受光素子アレイ107は、インターポーザ105bの内部を介して、半導体チップ108bに接続されている。
Similarly, a light emitting
発光素子アレイ106は、発光素子、例えば面発光レーザが複数個配列された構成となっている。また、受光素子アレイ107は、受光素子、例えばフォトダイオードが複数個配列された構成となっている。上述した光導波路アレイ103は、上述した発光素子アレイ106の各発光素子、および受光素子アレイ107の各受光素子に、それぞれ、各チャネルの光導波路が対向するように設置される。ここで、発光素子は、光導波路に入射する光信号を発光する。受光素子は光導波路から出射された光信号を受光する。
The light emitting
次に、上述した光電複合装置100におけるインターポーザ105a,105b、および光導波路アレイ103の位置決め機構について説明する。
Next, the positioning mechanism of the interposers 105a and 105b and the
インターポーザ105a,105bは、その裏面に下方に向かって植立された位置決め用ピン111を有している。この位置決め用ピン111は、例えばインターポーザ105a,105bの裏面に設けられた金属パッド(図1には図示せず)に半田付けされることで、当該インターポーザ105a,105bの裏面に取り付けられている。この位置決め用ピン111は、後述する光導波路アレイ103に形成されている位置決め用貫通穴113を通過できる第1の径の先端部111tと、その位置決め用貫通穴113を通過できない第2の径の基部111bとからなっている。基部111bがインターポーザ105a,105bに半田付けされている。
The
また、ICソケット102a,102bの凹部102dの底面に、上述したインターポーザ105a,105bの位置決め用ピン111を挿入するための位置決め用穴112を有している。この位置決め用穴112の径は、位置決め用ピン111の先端部111tの径より若干小さく形成されている。例えば、位置決め用ピン111の先端部111tの直径が2.1mm(φ=2.1mm)であるとき、位置決め用穴112の直径は2.0mm(φ=2.0mm)とされる。これにより、位置決め用ピン111の先端部111tが位置決め用穴112に挿入される際には、位置決め用穴112の樹脂変形によって圧入状態となり、位置決め後のガタが抑制される。
Further, positioning holes 112 for inserting the positioning pins 111 of the interposers 105a and 105b described above are provided on the bottom surfaces of the
また、光導波路アレイ103は、両端部に、上述したインターポーザ105a,105bの位置決め用ピン111を通すための位置決め用貫通穴113を有している。この位置決め用貫通穴113の径は、上述した位置決め用穴112の径と同様に、位置決め用ピン111の先端部111tの径より若干小さく形成されている。例えば、位置決め用ピン111の先端部111tの直径が2.1mm(φ=2.1mm)であるとき、位置決め用貫通穴113の直径は2.0mm(φ=2.0mm)とされる。これにより、位置決め用ピン111の先端部111tが位置決め用貫通穴113を通る際には、位置決め用貫通穴113の樹脂変形によって圧入状態となり、位置決め後のガタが抑制される。
The
インターポーザ105a,105b、および光導波路アレイ103の位置決めは、上述したインターポーザ105a,105bの位置決め用ピン111が、光導波路アレイ103の位置決め用貫通穴113を貫通してICソケット102a,102bの位置決め用穴112に挿入されることで行われる。
The positioning of the interposers 105a and 105b and the
この場合、位置決め用ピン111の基部111bおよび先端部111tの境界の段差部分で光導波路アレイ103はICソケット102a,102bの面に押圧された状態となる。これにより、光導波路アレイ103がICソケットの面から浮き上がることを防止でき、各光導波路の光入射面や光出射面が傾くことによる光量損失を回避できる。
In this case, the
なお、詳細説明は省略するが、インターポーザ105a,105bは、それぞれ、例えばその四隅にICソケット102a,102b側への付勢力が与えられ、ICソケット102a,102bに押し付けられた状態で、当該ICチケット102a,102b上に固定される。
Although not described in detail, the
図2は、上述した光電複合装置100の概略斜視図を示している。なお、この図2においては、プリント配線基板101およびアルミニウム製のフィン109の図示は省略している。
FIG. 2 is a schematic perspective view of the photoelectric
次に、上述した光電複合装置100を構成する各部材について、さらに詳細に説明する。図3A,Bは、ICソケット102(ICソケット102a,102bのそれぞれに対応)の構成を示している。図3Aは、ICソケット102を表面側から見た概略斜視図であり、図3BはICソケット102を裏面側から見た概略斜視図である。
Next, each member constituting the above-described photoelectric
ICソケット102の表面側は、図3Aに示すように、十字型の溝状の凹部102dを持つ凹凸構造とされている。凹部102dの深さは、光導波路アレイ103の厚さよりも大きくされ、実装時に、光導波路アレイ103と、発光素子アレイ106および受光素子アレイ107との間に空間が形成されるようになされる。
As shown in FIG. 3A, the surface side of the
このICソケット102の凸面には、この凸面上に固定されるインターポーザ105a,105b(図1参照)の裏面に設けられた電極パッド151との電気的接触をとるための、棒状、板バネ状、渦巻き状などの電極ピン121が複数個設けられている。なお、図3Aには、棒状の電極ピン121を示している。
On the convex surface of the
また、このICソケット102の裏面には、図3Bに示すように、プリント配線基板101(図1参照)上の電極との電気的接続をとるための、例えば半田バンプ等の電極コンタクト122が複数個設けられている。この電極コンタクト122は、上述の凸面に設けられている電極ピン121とICソケット102内で電気的に接続されている。
Further, as shown in FIG. 3B, a plurality of electrode contacts 122 such as solder bumps are provided on the back surface of the
また、このICソケット102の凹部102dの底面には、図3Aに示すように、上述したインターポーザ105a,105bの裏面に設けられた位置決め用ピン111を挿入するための位置決め用穴112が設けられている。後述するように、インターポーザ105a,105bの裏面には、それぞれ8本の位置決め用ピン111が設けられているので、位置決め用穴112も8個設けられている。なお、図3Aには、4個のみ示されている。
Further, as shown in FIG. 3A, positioning holes 112 for inserting the positioning pins 111 provided on the back surfaces of the above-described
なお、このICソケット102には、十字型の溝状の凹部102dを利用して、最大4方向から4本の光導波路アレイ103(図1参照)を設置できるようになっている。そのため、上述した8個の位置決め用穴112のうち、それぞれの方向に対応した2個ずつの位置決め用穴112は、それぞれの方向から設置される光導波路アレイ103に対応した2本の位置決め用ピン111を挿入するために用いられる。
In this
図4A,Bは、インターポーザ105(インターポーザ105a,105bのそれぞれに対応)の構成を示している。図4Aは、インターポーザ105を表面側から見た概略斜視図であり、図4Bはインターポーザ105を裏面側から見た概略斜視図である。
4A and 4B show the configuration of the interposer 105 (corresponding to each of the interposers 105a and 105b). 4A is a schematic perspective view of the
インターポーザ105の表面には、図4Aに示すように、半導体チップ108(半導体チップ108a,108bに相当)が実装されている。なお、実装される半導体チップの個数は1個に限られるものではない。また、このインターポーザ105の裏面には、図4Bに示すように、発光素子アレイ106および受光素子アレイ107が実装されている。上述したように、インターポーザ105には最大4方向から4本の光導波路アレイ103を設置できるようになっているので、このインターポーザ105の裏面には、それぞれの方向から設置される光導波路アレイ103に対応して、4組の発光素子アレイ106および受光素子アレイ107が実装されている。これら発光素子アレイ106および受光素子アレイ107は、インターポーザ105を介して、半導体チップ108に接続されている。
A semiconductor chip 108 (corresponding to the
また、このインターポーザ105の裏面には、図4Bに示すように、上述したICソケット102の凸面に設けられた電極ピン121(図3参照)との電気的接触をとるための電極パッド151が複数個設けられている。
Also, on the back surface of the
また、このインターポーザ105の裏面には、図4Bに示すように、金属製の位置決め用ピン111が下方に向かって植立されている。この位置決め用ピン111は、上述したICソケット102に設けられた8個の位置決め用穴112に対応して、8本設けられている。
Further, as shown in FIG. 4B, metal positioning pins 111 are planted downward on the back surface of the
図5A,Bは、光導波路アレイ103の構成を示している。図5Aは、光導波路アレイ103を表面側から見た概略斜視図であり、図5Bは、光導波路アレイ103の概略平面図である。
5A and 5B show the configuration of the
光導波路アレイ103の、両端部には、それぞれ、上述したインターポーザ105(インターポーザ105a,105b)の位置決め用ピン111(図4参照)を通すための位置決め用貫通穴113が設けられている。各端部には、位置決め用貫通穴113として、第1の穴113pおよび第2の穴113qが、幅方向に所定の間隔を空けて設けられている。
Positioning through-
ここで、第1の穴113pは丸穴とされる。例えば、位置決め用ピン111の先端部111tの直径が2.1mmであるとき、この第1の穴113pはその直径が2.0mmとされる。また、第2の穴113qは、長径方向が光導波路アレイ103の幅方向と一致するように形成された長穴とされる。例えば、位置決め用ピン111の先端部111tの直径が2.1mmであるとき、この第2の穴113qはその短径が2.0mmとされ、その長径が3.0mmとされる。
Here, the
この光導波路アレイ103の第1の穴113pにインターポーザ105の第1の位置決め用ピン111を貫通させるだけでなく、この光導波路アレイ103の第2の穴113qにインターポーザ105の第2の位置決め用ピン111を貫通させることで、光導波路アレイ103の周り止めを行うことができる。また、第2の穴113qを長穴とすることで、インターポーザ105の第1、第2の位置決め用ピン111,111の幅方向の位置ずれを吸収できる。
In addition to passing the
次に、図6を参照して、光導波路アレイ103、発光素子アレイ106および受光素子アレイ107の詳細構成について説明する。
Next, detailed configurations of the
図6Cは光導波路アレイ103を表面側から見た斜視図、図6Dは光導波路アレイ103を横方向(長手方向)に切った断面図、図6Eは光導波路アレイ103を縦方向(幅方向)に切った断面図である。図6Cは光導波路アレイ103の片方の端部のみを示しているが、もう片方の端部も同様に構成されている。
6C is a perspective view of the
光導波路アレイ103は、基本的には、コア層131を、上下のクラッド層132,133で挟み込んだ構造とされている。この場合、コア層131の屈折率がクラッド層132,133の屈折率より高くされることで、光導波路が構成される。例えば、コア層131の材料としてUV硬化光学用樹脂(例えば、屈折率は1.6)が使用され、クラッド層132,133の材料として光学用射出成型樹脂(例えば、屈折率は1.5)が使用される。
The
コア層131には、複数チャネルの光導波路、つまり複数本の送信用光導波路135および複数本の受信用光導波路136が形成されている。なお、他方の端部では、送信用光導波路135は受信用光導波路136となり、受信用光導波路136は送信用光導波路135となる。
In the
この場合、送信用光導波路135および受信用光導波路136は、光導波路アレイ103の幅方向に交互に配置されている。また、光導波路アレイ103の幅方向に並ぶ複数本の送信用光導波路135の端部位置が長さ方向に順次ずれるようにされている。同様に、光導波路アレイ103の幅方向に並ぶ複数本の受信用光導波路136の端部位置が長さ方向に順次ずれるようにされている。また、複数本の送信用導波路135の端部は、複数本の受信用導波路136の端部より、光導波路アレイ103の端部側に位置するようにされている。
In this case, the transmission
送信用光導波路135の端部135aは45゜ミラー面とされている。これにより、発光素子アレイ106の発光素子で発生された光信号をこの端部135aで光導波路135の長手方向側に反射させることができ、当該光信号を効率よく送信できる。また、受信用光導波路136の端部136aも45゜ミラー面とされている。これにより、光導波路136で伝送されてきた光信号をこの端部136aで受光素子アレイ107の受光素子側に反射させることができ、当該光信号を効率よく受信できる。
The
また、各送信用光導波路135の端部135aおよび各受信用光導波路136の端部136aにそれぞれ対応して、上側のクラッド層132と一体的にレンズ104が形成されている。この場合、送信用光導波路135の端部135aに対応したレンズ104は、発光素子アレイ106の発光素子側からの平行光を当該端部135aに集光する集光レンズの働きをする。一方、受信用光導波路136の端部136aに対応したレンズ104は、当該端部136aからの発散光を平行光にするコリメートレンズの働きをする。
A
また、光導波路アレイ103の端部において、上側のクラッド層132の両側および前側が下方に延長され、両側面および前面に所定の高さの壁板137が形成されている。このように壁板137が形成されることで、光導波路アレイ103がICソケット102a,102bの面に押し付けられた状態でも、光導波路135,136の部分は、ICソケット102a,102bの面から浮いた状態に置かれ、破損などを良好に回避できる。
Further, at the end of the
なお、位置決め用貫通穴113としての第1の穴113pおよび第2の穴113qは、上側のクラッド層132に形成される。
The
図6Aは、発光素子アレイ106およびそれに装着されるレンズアレイ141(図1には図示せず)を示している。発光素子アレイ106は、上述した光導波路アレイ103の複数本の送信用光導波路135の端部135aに対応して、複数個の発光素子161を備えている。この発光素子161は例えば面発光レーザであって、下面側から光信号としてのレーザ光が出射される。また、この発光素子アレイ106の上面側には、各発光素子161に金属配線を介して接続された電極パッド162が設けられている。また、レンズアレイ141には、発光素子アレイ106の複数個の発光素子161にそれぞれ対応した複数個のレンズ142が形成されている。このレンズ142は、発光素子161からの発散光を平行光にするコリメートレンズの働きをする。
FIG. 6A shows a light emitting
図6Bは、受光素子アレイ107およびそれに装着されるレンズアレイ143(図1には図示せず)を示している。受光素子アレイ107は、上述した光導波路アレイ103の複数本の受信用光導波路136の端部136aに対応して、複数個の受光素子163を備えている。この受光素子163は例えばフォトダイオードであって、下面側から光信号としてのレーザ光が入射される。また、この受光素子アレイ107の上面側には、各受光素子163に金属配線を介して接続された電極パッド164が設けられている。また、レンズアレイ143には、受光素子アレイ107の複数個の受光素子163にそれぞれ対応した複数個のレンズ144が形成されている。このレンズ144は、光導波路アレイ103の受信用光導波路136側からの平行光を受光素子163の光入射面に集光する集光レンズの働きをする。
FIG. 6B shows the light receiving
次に、図1に示す光電複合装置100の製造方法の一例について説明する。
まず、プリント配線基板101上に、ICソケット102a,102bを実装する。この場合、プリント配線基板101上の電極とICソケット102a,102bの裏面の電極コンタクト122とを位置合わせして、プリント配線基板101上の電極とICソケット102a,102bとが電気的に接続されるように実装する。なお、プリント配線基板101上には、予めその他の電子部品などの実装および電気配線を行っておく。
Next, an example of a method for manufacturing the photoelectric
First,
次に、ICソケット102a,102bに光導波路アレイ103を設置し、これらICソケット102a,102b間に光導波路アレイ103が架け渡された状態とする。この場合、光導波路アレイ103の両端部は、それぞれ、ICソケット102a,102bの溝状の凹部102dに配置される。この場合、ICソケット102a,102bに設置される光導波路アレイ103の長さが、これらICソケット102a,102bの距離より長いことが望ましい。これにより、光導波路アレイ103を撓ませた状態で固定でき、ICソケット102a,102bのプリント配線基板101上における位置決め誤差を吸収できる。
Next, the
次に、ICソケット102aの凸面上にインターポーザ105aを固定する。この場合、インターポーザ105aの裏面に設けられている8本の位置決め用ピン111の先端部111tが、ICソケット102aの凹部102dの底面に設けられた位置決め用穴112に挿入されることで、インターポーザ105aの位置決めが行われる。なおこの場合、光導波路アレイ103に対応した2本の位置決め用ピン111は、当該光導波路アレイ103の位置決め用貫通穴113(第1の穴113p、第2の穴113q)を通された後に、位置決め用穴112に挿入される。これにより、光導波路アレイ103の位置決めも同時に行われる。
Next, the interposer 105a is fixed on the convex surface of the
なお、このようにICソケット102aの凸面上にインターポーザ105aが固定されるとき、このインターポーザ105aには、例えばその四隅にICソケット102a側への付勢力が与えられ、当該インターポーザ105aはICソケット102aに押し付けられた状態とされる。
When the interposer 105a is fixed on the convex surface of the
次に、インターポーザ105aの表面に実装されている半導体チップ108aの上面に、アルミニウム製のフィン109を設置する。これにより、半導体チップ108aで発生される熱をフィン109を通して効率的に放熱できるようになる。 Next, aluminum fins 109 are installed on the upper surface of the semiconductor chip 108a mounted on the surface of the interposer 105a. Thereby, the heat generated in the semiconductor chip 108a can be efficiently radiated through the fins 109.
次に、ICソケット102bの凸面上にインターポーザ105bを固定する。この場合、インターポーザ105bの裏面に設けられている8本の位置決め用ピン111の先端部111tが、ICソケット102bの凹部102dの底面に設けられた位置決め用穴112に挿入されることで、インターポーザ105bの位置決めが行われる。なおこの場合、光導波路アレイ103に対応した2本の位置決め用ピン111は、当該光導波路アレイ103の位置決め用貫通穴113(第1の穴113p、第2の穴113q)を通された後に、位置決め用穴112に挿入される。これにより、光導波路アレイ103の位置決めも同時に行われる。
Next, the
なお、このようにICソケット102bの凸面上にインターポーザ105bが固定されるとき、このインターポーザ105bには例えばその四隅にICソケット102b側への付勢力が与えられ、当該インターポーザ105bはICソケット102bに押し付けられた状態とされる。
When the
図7は、ICソケット102a側におけるインターポーザ105aおよび光導波路アレイ103の位置決め機構に係る部分を拡大して示したものである。この図7において、図1、図6と対応する部分には同一符号を付して示している。
FIG. 7 is an enlarged view of a portion related to the positioning mechanism of the interposer 105a and the
インターポーザ105aの表面には半導体チップ108aが実装されている。この場合、インターポーザ105aの表面の電極パッド152と半導体チップ108aの下面の電極パッド181との間に半田バンプ154が介在され、半導体チップ108aはインターポーザ105aの表面に半田付けされる。
A semiconductor chip 108a is mounted on the surface of the interposer 105a. In this case, a
また、インターポーザ105aの裏面には発光素子アレイ106が実装されている。この場合、インターポーザ105aの裏面の電極パッド153と発光素子アレイ106の上面の電極パッド162との間に半田バンプ155が介在され、発光素子アレイ106はインターポーザ105aの裏面に半田付けされる。なお、この発光素子アレイ106の下面にレンズアレイ141が装着されている。
A light emitting
また、光導波路アレイ103の端部が、ICソケット102aの溝状の凹部102dに配置されている。位置決め用ピン111は、インターポーザ105aの裏面に設けられた金属パッド156に半田付けされることで、当該インターポーザ105aの裏面に、下方に向かって植立されている。この位置決め用ピン111の先端部111tは、光導波路アレイ103の位置決め用貫通穴113を貫通して、ICソケット102aの位置決め用穴112に挿入(圧入)される。これにより、インターポーザ105aおよび光導波路アレイ103の双方の位置決めが同時に行われる。
Further, the end portion of the
なお、上述の図7はICソケット102a側におけるインターポーザ105aおよび光導波路アレイ103の位置決め機構に係る部分を示したものである。説明は省略するが、ICソケット102b側におけるインターポーザ105bおよび光導波路アレイ103の位置決め機構に係る部分についても同様である。
FIG. 7 described above shows a portion related to the positioning mechanism of the interposer 105a and the
上述した光電複合装置100(図1、図6、図7参照)の動作を説明する。
ICソケット102a側で、半導体チップ108aからの電気信号はインターポーザ105aの内部を通ってその裏面に実装された発光素子アレイ106の発光素子(例えば面発光レーザ)161に供給され、この発光素子161からは電気信号に対応して強度変調された光信号が発生される。
The operation of the above-described photoelectric composite device 100 (see FIGS. 1, 6, and 7) will be described.
On the
この発光素子161からの光信号は発光素子アレイ106に装着されたレンズアレイ141のレンズ142により発散光から平行光とされる。この平行光は光導波路アレイ103の上面側のクラッド層132と一体的に形成されたレンズ104により送信用光導波路135の端部(45゜ミラー面)135aに集光され、光導波路135の長手方向側に反射される。これにより、ICソケット102a側の発光素子アレイ106の発光素子161で発生された光信号は、送信用光導波路135を通じて、ICソケット102b側に送信される。
The optical signal from the
ICソケット102b側で、受信用光導波路136(ICソケット102a側では送信用光導波路135)を通じて送られてくる光信号は、端部(45゜ミラー面)136aで受光素子アレイ107の受光素子163側に反射される。この反射された光信号は光導波路アレイ103の上面側のクラッド層132と一体的に形成されたレンズ104により発散光から平行光とされる。この平行光は受光素子アレイ107に装着されたレンズアレイ143のレンズ144で集光されて受光素子(例えばフォトダイオード)163の光入射面に入射される。
On the
そして、光信号は受光素子163で光信号から電気信号に変換される。この電気信号は、インターポーザ105bの内部を通ってその表面に実装された半導体チップ108bに供給される。これにより、ICソケット102a側のインターポーザ105aに実装された半導体チップ108aからの電気信号が、ICソケット102b側のインターポーザ105bに実装された半導体チップ108bに供給される。
The optical signal is converted from an optical signal to an electrical signal by the light receiving element 163. This electrical signal passes through the interior of the
なお、説明は省略するが、ICソケット102b側の半導体チップ108bからICソケット102a側の半導体チップ108aにも、同様にして電気信号が供給される。
Although not described, an electrical signal is supplied in the same manner from the
上述した光電複合装置100によれば、プリント配線基板101に実装されたICソケット102a,102bに光導波路アレイ103を設置するものであり、既存のプリント配線基板101の実装構造をそのまま利用でき、従ってプリント配線基板101上にICソケットを設置できる領域を設ければ、その他の一般の電気配線は従来通りのプロセスで形成できる。
According to the photoelectric
また、上述した光電複合装置100によれば、プリント配線基板101にICソケット102a,102bを固定し、さらに半田リフロー、アンダーフィル樹脂封止などの高温プロセスを含む、全ての実装プロセスを完了した後、当該ICソケット102a,102bに光導波路アレイ103を設置すればよいので、光導波路アレイ103が高温プロセスに弱いものであっても、高温によるダメージをこうむることなく実装できる。
Further, according to the above-described photoelectric
また、上述した光電複合装置100によれば、プリント配線基板101と比較して剛性の高い樹脂で作製できるICソケット102a,102b上で、発光素子アレイ106および受光素子アレイ107と、光導波路アレイ103との光結合を行うものであり、光結合に必要とされる実装精度を容易に確保できる。例えば、現状のモールド技術により数μmオーダーの組立て精度を確保でき、従って光バスの高密度化が可能となる。
Further, according to the above-described photoelectric
また、上述した光電複合装置100によれば、半導体チップ108a,108bと、発光素子アレイ106および受光素子アレイ107とを、インターポーザ105a,105bを介して近接した状態で設置できるので、それらの間の配線長を短くでき、従って電気信号のノイズ対策、クロストーク対策も容易となり、光変調速度を向上させることができる。
Further, according to the above-described photoelectric
また、上述した光電複合装置100によれば、プリント配線基板101に実装されたICソケット102a,102bに光導波路アレイ103を設置するものであり、プリント配線基板101の高密度配線とその設計の自由度を確保しながら、光配線システムを安価かつ高い自由度でプリント配線基板101上に展開できる。
In addition, according to the above-described photoelectric
また、上述した光電複合装置100によれば、ICソケット102a,102bの凸面上にインターポーザ105a,105bが固定され、光導波路アレイ103は溝状の凹部102dに配置され、またインターポーザ105a,105bの裏面に、光導波路アレイ103に対向した位置に、発光素子アレイ106および受光素子アレイ107が実装されており、光導波路アレイ103と、発光素子アレイ106および受光素子アレイ107との間に空間が形成されているので、インターポーザ105a,105bの表面に実装された半導体チップ108a,108bの発熱による光導波路アレイ103の破壊を良好に防止できる。
Further, according to the photoelectric
また、上述した光電複合装置100によれば、インターポーザ105a,105bの裏面に設けられた位置決め用ピン111が、光導波路アレイ103の位置決め用貫通穴113を貫通してICソケット102a,102bの位置決め用穴112に挿入されることで、インターポーザ105a,105bと光導波路アレイ103の位置決めを同時に行うものであり、インターポーザ105a,105bと光導波路アレイ103との間の相対位置決め精度を高めることができる。これにより、発光素子アレイ106、受光素子アレイ107における隣接する素子間のスペースを小さくでき、同じ面積に配する素子数を増やすことができ、チャネル数を増加できる。あるいは、素子数が同じであるとき、発光素子アレイ106、受光素子アレイ107の各素子に対応したレンズの径を大きくして光量損失を軽減でき、低消費電力化を図ることができる。
Further, according to the above-described photoelectric
また、上述した光電複合装置100によれば、インターポーザ105a,105bの位置決め用ピン111の先端部111tが光導波路アレイ103の位置決め用貫通穴113を通る際には、この位置決め用貫通穴113の樹脂変形によって圧入状態となるものであり、位置決め後の光導波路アレイ103のガタを良好に抑制できる。
Further, according to the photoelectric
また、上述した光電複合装置100によれば、光導波路アレイ103には位置決め用貫通穴113として、丸穴である第1の穴113p、および長径方向が光導波路アレイ103の幅方向と一致するように形成された長穴である第2の穴113qが設けられている。そのため、第1の穴113pにインターポーザ105a,105bの第1の位置決め用ピン111を貫通させるだけでなく、第2の穴113qにインターポーザ105a,105bの第2の位置決め用ピン111を貫通させることで、光導波路アレイ103の周り止めを行うことができる。また、第2の穴113qが長穴であることから、インターポーザ105a,105bの第1、第2の位置決め用ピン111,111の幅方向の位置ずれを良好に吸収できる。
Further, according to the above-described photoelectric
また、上述した光電複合装置100によれば、インターポーザ105a,105bの位置決め用ピン111の基部111bおよび先端部111tの境界の段差部分で光導波路アレイ103をICソケット102a,102bの面に押圧するものであり、光導波路アレイ103がICソケット102a,102bの面から浮き上がることを防止でき、送信用光導波路135、受信用光導波路136の端部135a,136aである45゜ミラー面が傾くことによる光量損失を良好に回避できる。
Further, according to the above-described photoelectric
なお、上述実施の形態においては、位置決め用ピン111の基部111bおよび先端部111tの境界の段差部分で光導波路アレイ103をICソケット102a,102bの面に押圧するものを示したが、光導波路アレイ103をICソケット102a,102bの面に押圧する押圧手段はこれに限定されるものではない。
In the above-described embodiment, the
例えば、位置決め用ピン111の基部111bの長さを短くし、基部111bおよび先端部111tの境界と光導波路アレイ103との間に、光導波路アレイ103をICソケット102a,102bの面に押圧する方向に付勢するバネ状部材を配置した構成とすることもできる。
For example, the length of the base 111b of the
図8は、その一例を示すものであって、上述の境界付近から先端側にフレア状に延びた複数のバネ片111sが、位置決め用ピン111と一体的に形成されている。このようなバネ片111sは、光導波路アレイ103と一体的に形成されるようにしてもよい。また、バネ状部材のその他の例としては、オーリング、ワッシャー、圧縮コイルバネ、ウレタンシート等も考えられる。
FIG. 8 shows an example thereof, and a plurality of
このようにバネ状部材を配置して光導波路アレイ103をICソケット102a,102bの面に押圧する構成とすることで、位置決め用ピン111の基部111bの長さの精度を緩やかにでき、位置決め用ピン111の製造を容易とできる。
By arranging the spring-like member in this manner and pressing the
また、光導波路アレイ103をICソケット102a,102bの面に押し付けて固定する押圧手段としては、図示せずも、位置決め用ピン111とは関係なく、例えばICソケット102a,102b自体、あるいはプリント配線基板101等に設けられた固定用爪などであってもよい。
Further, as a pressing means for pressing and fixing the
また、上述実施の形態においては、インターポーザ105a,105bの裏面に発光素子アレイ106および受光素子アレイ107の双方が実装されているものであるが、この発明は、これらのうちの一方のみが実装されるものにも同様に適用できる。
In the above-described embodiment, both the light-emitting
次に、上述した光電複合装置を実際に適用し得る電子機器の一例を簡単に説明する。 Next, an example of an electronic apparatus to which the above-described photoelectric composite device can be actually applied will be briefly described.
図9は、コンピュータシステム200の構成を示している。このコンピュータシステム200は、CPU(Central Processing Unit)201と、メモリコントローラとしてのノースブリッジ202と、DRAM(Dynamic Random Access Memory)203と、I/Oコントローラとしてのサウスブリッジ204と、バス205と、ネットワークインタフェース(ネットワークI/F)206と、記憶装置207と、その他の入出力装置(I/O装置)208とを備えている。
FIG. 9 shows the configuration of the
ノースブリッジ202は、光配線211を介してCPU201に接続されている。また、サウスブリッジ204は、光配線212を介してノースブリッジ202に接続されていると共に、さらに光配線211を介してCPU201に接続されている。また、DRAM203は、光配線213を介してノースブリッジ202に接続されている。CPU201は、OS(Operating System)およびアプリケーションプログラムに基づいて各部を制御する。ノースブリッジ202は、メモリ203へのアクセスを統括制御する。
The
バス205は電気配線214を介してサウスブリッジ204に接続されている。また、ネットワークインタフェース206、記憶装置207およびその他のI/O装置208は、それぞれ、バス205に接続されている。記憶装置207は、HDD(Hard Disk Drive)、DVD(Digital Versatile Disk)ドライブ、CD(Compact Disc)ドライブなどである。I/O装置208は、ビデオ入出力装置、シリアルやパラレルのインタフェースなどである。
The
図10は、光配線210(光配線211〜213のそれぞれに対応している)の構成例を示している。この光配線210は、Nチャネル分の光伝送系220-1〜220-Nを有している。光伝送系220-1〜220-Nのそれぞれは、第1の回路(第1の電子部品)から第2の回路(第2の電子部品)に光信号を伝送する第1の伝送系221と、第2の回路から第1の回路に光信号を伝送する第2の伝送系222とからなっている。
FIG. 10 shows a configuration example of the optical wiring 210 (corresponding to each of the
第1の伝送系221は、パラレル/シリアル変換器(P/S変換器)221a、ドライバアンプ221b、発光素子としての半導体レーザ221c、光導波路221d、受光素子としてのフォトダイオード221e、トランスインピーダンスアンプ(TIA)221f、I/V変換アンプ(IVA)221gおよびシリアル/パラレル変換器(S/P変換器)221hを備えている。この場合、P/S変換器221a、ドライバアンプ221bおよび半導体レーザ221cは第1の回路側に配置され、フォトダイオード221e、TIA221f、IVA221gおよびS/P変換器221hは第2の回路側に配置され、光導波路221dは第1の回路と第2回路の間に配置される。
The
同様に、第2の伝送系221は、P/S変換器222a、ドライバアンプ222b、半導体レーザ222c、光導波路222d、フォトダイオード222e、TIA222f、IVA222gおよびS/P変換器222hを備えている。この場合、P/S変換器222a、ドライバアンプ222bおよび半導体レーザ222cは第2の回路側に配置され、フォトダイオード222e、TIA222f、IVA222gおよびS/P変換器222hは第1の回路側に配置され、光導波路222dは第2の回路と第1回路の間に配置される。
Similarly, the
ここで、S/P変換器221a,222aは、それぞれ、伝送すべきデータ、例えばb0〜b7の8ビットパラレルデータをシリアルデータに変換する。ドライバアンプ221b,222bは、それぞれ、S/P変換器221a,222aで得られたシリアルデータに基づいて半導体レーザ221c,222cを駆動し、この半導体レーザ221c,222cからシリアルデータに対応した光信号を発生させる。TIA221f,222fは、それぞれ、フォトダイオード221e,222eからの光電変換による電流信号を、後続のI/V変換アンプ221g,222gに供給する際に、インピーダンスマッチングをとる。IVA221g,222gは、それぞれ、TIA221f,222fの出力信号である電流信号を電圧信号に変換する。S/P変換器221h,222hは、それぞれ、IVA221g,222gの出力信号である、伝送されてきたシリアルデータをパラレルデータに変換する。
Here, S / P converter 221a, 222a, respectively, and converts data to be transmitted, for example, the 8-bit parallel data b 0 ~b 7 into serial data. The
第1の回路から第2の回路にデータを伝送する際の動作について説明する。第1の回路側では、伝送すべき8ビットのパラレルデータはP/S変換器221aでシリアルデータに変換され、このシリアルデータはドライバアンプ221bに供給される。このドライバアンプ221bにより半導体レーザ221cが駆動され、この半導体レーザ221cからはシリアルデータに対応した光信号が発生される。そして、この光信号が光導波路221dを通って第2の回路側に伝送される。
An operation when data is transmitted from the first circuit to the second circuit will be described. On the first circuit side, 8-bit parallel data to be transmitted is converted into serial data by the P / S converter 221a, and this serial data is supplied to the
第2の回路側では、光導波路221dで伝送されてきた光信号がフォトダイオード221eに照射される。このフォトダイオード221eからの光電変換による電流信号は、インピーダンスマッチング用のTIA221fを介してIVA221gに供給され、電圧信号に変換される。そして、このIVA221gの出力信号である、伝送されてきたシリアルデータはS/P変換器221hでパラレルデータに変換される。
On the second circuit side, the optical signal transmitted through the
このようにして、第1の回路から第2の回路にデータの伝送が行われる。なお、詳細説明は省略するが、第2の回路から第1の回路にデータを伝送する際の動作についても同様に行われる。図10に示す光配線210では、Nチャネル分の光伝送系220-1〜220-Nを有しているので、Nチャネル分のデータ送受信を並行して行うことができる。
In this way, data is transmitted from the first circuit to the second circuit. Although detailed description is omitted, the operation for transmitting data from the second circuit to the first circuit is similarly performed. In the
上述したコンピュータシステム200においては、図示しないプリント配線基板(マザーボード)上に、上述した電子部品としてのCPU201、ノースブリッジ202、DRAM203、サウスブリッジ204およびバス205をそれぞれ構成する半導体チップが実装される。この場合、CPU201、ノースブリッジ202、DRAM203およびサウスブリッジ204の部分に、図1に示す光電複合装置100を適用でき、CPU201とノースブリッジ202の間、DRAM203とノースブリッジ202の間、ノースブリッジ202とサウスブリッジ204の間で、光信号を用いた信号伝送を良好に行うことができる。
In the
図11は、ゲーム機300の構成を示している。このゲーム機300は、ゲームアプリケーションプログラム等の各種アプリケーションプログラムに基づいて信号処理や内部構成要素の制御を行うメインCPU301と、画像処理を行うグラフィックプロセッサ(GP)302と、インターネット等のネットワークとのインタフェースを行うためのネットワークインタフェース(ネットワークI/F)303と、インタフェース処理を行うIOプロセッサ(IOP)304と、DVDやCD等の光ディスク305の読み出し制御や当該読み出されたデータのデコードを行う光ディスク制御部306と、メインCPU301に接続されるメインメモリとしてのDRAM307と、IOプロセッサ304が実行する命令やデータを保持するためのIOPメモリ308と、主にオペレーティングシステム用のプログラムが格納されたOS−ROM309と、音声信号処理を行うサウンドプロセッサユニット(SPU)310と、圧縮波形データを格納するサウンドバッファ311とを基本構成として備えている。
FIG. 11 shows the configuration of the
メインCPU301とネットワークI/F303は、光配線312により接続されている。メインCPU301とグラフィックプロセッサ302は、光配線313により接続されている。メインCPU301とIOプロセッサ304は、SBUS314により接続されている。IOプロセッサ304と、光ディスク制御部306、OS−ROM309およびサウンドプロセッサユニット310は、SSBUS315により接続されている。
The
メインCPU301は、OS−ROM309に格納されたプログラムや、光ディスク305から読み出されてDRAM307にロードされたり、通信ネットワークを介してダウンロードされた、各種のゲームアプリケーションプログラム等を実行する。グラフィックプロセッサ302は、例えばビデオゲームにおけるレンダリング処理等を行い、ビデオ信号をディスプレイに出力する。
The
IOプロセッサ304には、コントローラ(図示せず)が接続されるコントローラポート321、メモリカード(図示せず)が装填されるメモリカードスロット322、USB接続端子323およびIEEE1394接続端子324が接続されている。これにより、IOプロセッサ304は、コントローラポート321を介して接続されたコントローラ、メモリカードスロット322を介して接続されたメモリカード、USB接続端子323を介して接続された図示しない携帯電話機やパーソナルコンピュータとの間でデータの送受や、プロトコル変換等を行う。
Connected to the
サウンドプロセッサユニット310は、サウンドバッファ311に格納されている圧縮波形データを、メインCPU301からの命令に基づいて所定のサンプリング周波数で再生することなどにより、様々なサウンドを合成し、オーディオ信号をスピーカに出力する。
The
なお、光配線312,313は、それぞれ、上述の図10に示すように構成されており、メインCPU301とネットワークI/F303の間、およびメインCPU301とグラフィックプロセッサ302の間では、光信号によってデータの送受信が行われる。
The
上述したゲーム機300においては、図示しないプリント配線基板(マザーボード)上に、上述したメインCPU301等の基本構成電子部品としての半導体チップが実装される。
In the
この場合、メインCPU301、グラフィックプロセッサ302およびネットワークI/F303の部分に、図1に示す光電複合装置100を適用でき、メインCPU301とネットワークI/F303の間、メインCPU301とグラフィックプロセッサ302の間で、光信号を用いた信号伝送を良好に行うことができる。
In this case, the photoelectric
図12は、サーバ400の構成を示している。このサーバ400は、CPU401,402と、チップセット403と、ネットワークインタフェース(ネットワークI/F)404と、メモリ405と、PCIブリッジ406と、ルータ407とを基本構成として備えている。
FIG. 12 shows the configuration of the
チップセット403には、光配線411,412を介してCPU401,402が接続されていると共に、光配線413を介して、ネットワークI/F404が接続されている。また、チップセット403には、電気配線により、メモリ405、PCIブリッジ406およびルータ407が接続されている。ネットワークI/F404は、ネットワークとのインタフェースを行う。チップセット403は、CPU401,402、ネットワークI/F404、メモリ405およびPCIブリッジ406などを制御する。
PCIブリッジ406には、PCIバス414を介して、記憶装置などのPCIデバイス415〜416が接続されている。ルータ407は、例えば、スイッチカード421およびラインカード422〜425から構成されている。ラインカード422〜425は、パケットの前処理を行うプロセッサであり、スイッチカード421はパケットの行き先をアドレスに従い切り替えるスイッチである。
なお、光配線411〜413は、それぞれ、上述の図10に示すように構成されており、CPU401,401とチップセット403の間、およびチップセット403とネットワークI/F404の間では、光信号によってデータの送受信が行われる。
Each of the
上述したサーバ400においては、図示しないプリント配線基板(マザーボード)上に、上述したメインCPU401,402、チップセット403等の基本構成電子部品としての半導体チップが実装される。
In the
この場合、CPU401,401、チップセット403、ネットワークI/F404の部分に、図1に示す光電複合装置100を適用でき、CPU401,401とチップセット403の間、およびチップセット403とネットワークI/F404の間で、光信号を用いた信号伝送を良好に行うことができる。
In this case, the photoelectric
この発明は、光素子が裏面に実装されるインターポーザがICソケットに固定されると共に、光素子に対向するように光導波路がICソケットに配置されるものにあって、インターポーザの位置決め用ピンを光導波路の位置決め用貫通穴を貫通してICソケットの位置決め用穴に挿入する構成としてインターポーザと光導波路との間の相対位置決め精度を高めたものであり、例えばLSI等の半導体チップ間の信号伝送に適用できる。 According to the present invention, an interposer on which an optical element is mounted on the back surface is fixed to an IC socket, and an optical waveguide is disposed on the IC socket so as to face the optical element. Relative positioning accuracy between the interposer and the optical waveguide is improved as a configuration that passes through the positioning through hole of the waveguide and is inserted into the positioning hole of the IC socket. For example, for signal transmission between semiconductor chips such as LSIs Applicable.
100・・・光電複合装置、101・・・プリント配線基板、102,102a,102b・・・ICソケット、102d・・・凹部、103・・・光導波路アレイ、104・・・レンズ、105,105a,105b・・・インターポーザ、106・・・発光素子アレイ、107・・・受光素子アレイ、108,108a,108b・・・半導体チップ、109・・・ヒートシンク、111・・・位置決め用ピン、111b・・・基部、111t・・・先端部、112・・・位置決め用穴、113・・・位置決め用貫通穴、113p・・・第1の穴、113q・・・第2の穴、131・・・コア層、132,133・・・クラッド層、135・・・送信用光導波路、135a・・・送信用光導波路の端部(45゜ミラー面)、136・・・受信用光導波路、136a・・・受信用光導波路の端部(45゜ミラー面)、137・・・壁板、141,143・・・レンズアレイ、142,144・・・レンズ、161・・・発光素子、163・・・受光素子、200・・・コンピュータシステム、210・・・光配線、300・・・ゲーム機、400・・・サーバ
DESCRIPTION OF
Claims (8)
光素子が裏面に実装され、上記ICソケットに固定されるインターポーザと、
上記光素子に対向するように上記ICソケットに設置される光導波路とを備える光電複合装置であって、
上記インターポーザは、上記裏面に位置決め用ピンを有し、
上記ICソケットは、上記位置決め用ピンを挿入するための位置決め用穴を有し、
上記光導波路は、上記位置決め用ピンを通すための位置決め用貫通穴を有し、
上記インターポーザの位置決め用ピンは、上記光導波路の位置決め用貫通穴を貫通して上記ICソケットの位置決め用穴に挿入される光電複合装置。 IC socket,
An interposer in which an optical element is mounted on the back surface and fixed to the IC socket;
A photoelectric composite device comprising an optical waveguide installed in the IC socket so as to face the optical element,
The interposer has a positioning pin on the back surface,
The IC socket has a positioning hole for inserting the positioning pin,
The optical waveguide has a positioning through-hole for passing the positioning pin,
The positioning pin of the interposer, the optical waveguide of the inserted Ru photoelectric composite device positioning through hole through the positioning hole of the IC socket.
上記光導波路は、上記溝状の凹部に配置される請求項1に記載の光電複合装置。 The IC socket has a groove-shaped recess,
Said optical waveguide, a photoelectric composite device according to 請 Motomeko 1 that will be disposed in the groove-like recess.
上記押圧手段は、上記基部および上記先端部の境界と上記光導波路との間に配置された、上記光導波路を上記ICソケットの面に押圧する方向に付勢するバネ状部材で構成される請求項5に記載の光電複合装置。 A positioning pin of the interposer is connected to the distal end portion of the first diameter that can pass through the positioning through hole of the optical waveguide, and has a second diameter that cannot pass through the positioning through hole of the optical waveguide. Consisting of the base,
The pressing means is disposed between the border and the optical waveguide of the base and the tip, the optical waveguide Ru consists of a spring-like member for biasing in a direction to press the surface of the IC socket 請 The photoelectric composite device according to claim 5.
上記複数の電子部品に含まれる第1の電子部品と第2の電子部品との間で光信号を用いた信号伝送を行うための光電複合装置が設けられ、
上記光電複合装置は、
ICソケットと、
電子部品が表面に実装されると共に光素子が裏面に実装され、上記ICソケットに固定されるインターポーザと、
上記光素子に対向するように上記ICソケットに設置される光導波路とを備え、
上記インターポーザは、上記裏面に位置決め用ピンを有し、
上記ICソケットは、上記位置決め用ピンを挿入するための位置決め用穴を有し、
上記光導波路は、上記位置決め用ピンを通すための位置決め用貫通穴を有し、
上記インターポーザの位置決め用ピンは、上記光導波路の位置決め用貫通穴を貫通して上記ICソケットの位置決め用穴に挿入される電子機器。 An electronic device comprising a plurality of electronic components,
A photoelectric composite device for performing signal transmission using an optical signal between the first electronic component and the second electronic component included in the plurality of electronic components is provided,
The photoelectric composite device is
IC socket,
An electronic component mounted on the front surface and an optical element mounted on the back surface, and an interposer fixed to the IC socket;
An optical waveguide installed in the IC socket so as to face the optical element,
The interposer has a positioning pin on the back surface,
The IC socket has a positioning hole for inserting the positioning pin,
The optical waveguide has a positioning through-hole for passing the positioning pin,
The positioning pin of the interposer inserted Ru electronic devices into the positioning hole of the IC socket through the positioning through hole in the optical waveguide.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004312873A JP4349262B2 (en) | 2004-10-27 | 2004-10-27 | Photoelectric composite device and electronic device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004312873A JP4349262B2 (en) | 2004-10-27 | 2004-10-27 | Photoelectric composite device and electronic device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006126370A JP2006126370A (en) | 2006-05-18 |
JP4349262B2 true JP4349262B2 (en) | 2009-10-21 |
Family
ID=36721204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004312873A Expired - Fee Related JP4349262B2 (en) | 2004-10-27 | 2004-10-27 | Photoelectric composite device and electronic device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4349262B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091365A (en) * | 2006-09-29 | 2008-04-17 | Matsushita Electric Works Ltd | Photoelectric converter, and electronic apparatus employing it |
JP2015076489A (en) * | 2013-10-08 | 2015-04-20 | 日立金属株式会社 | Photoelectric conversion module and transmission device using the same |
KR101480025B1 (en) * | 2013-11-28 | 2015-01-07 | (주)옵토마인드 | Transmission Path Extender |
CN110168720A (en) * | 2016-12-30 | 2019-08-23 | 英特尔公司 | Substrate dielectric waveguide in semiconductor packages |
CN116960003B (en) * | 2023-09-21 | 2023-11-24 | 盛合晶微半导体(江阴)有限公司 | Photoelectric integrated semiconductor packaging structure and preparation method thereof |
-
2004
- 2004-10-27 JP JP2004312873A patent/JP4349262B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006126370A (en) | 2006-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7366375B2 (en) | Optical waveguide device, manufacturing method thereof, optical information processing apparatus, and electronic equipment | |
JP2006259682A (en) | Composite photoelectric device, ic socket and optical waveguide used for the device, optical waveguide coupling chip and electronic appliance using the device | |
JP2006235115A (en) | Optical signal inputting device and electronic equipment using it | |
US7373033B2 (en) | Chip-to-chip optical interconnect | |
TWI316617B (en) | ||
JP2009180998A (en) | Optical-electrical transmission connector, optical-electrical transmission device and electronic device | |
JP2006258835A (en) | Optical waveguide module, photoelectric converter and optical waveguide member | |
JP4321267B2 (en) | Photoelectric composite device, optical waveguide used in the device, and mounting structure of photoelectric composite device | |
JP4349262B2 (en) | Photoelectric composite device and electronic device using the same | |
JP4164757B2 (en) | Photoelectric composite device, socket used in this device, and mounting structure of photoelectric composite device | |
JP2005252040A (en) | Photoelectric conversion device, interposer and optical information processing device | |
JP4525467B2 (en) | Optical waveguide device, manufacturing method thereof, and optical information processing device | |
JP2006145789A (en) | Optical element array, optical waveguide array, and photoelectric composite apparatus and electronic equipment using array | |
JP2006236953A (en) | Board device, ic socket and interposer used for it, and electronic apparatus using it | |
KR20150084930A (en) | Methods and apparatuses to provide an electro-optical alignment | |
JP2006140295A (en) | Manufacturing method for semiconductor device | |
JP2006041004A (en) | Device and element array for photoelectric conversion | |
JP2006201500A (en) | Semiconductor integrated circuit and electronic equipment using the same | |
JP2006195197A (en) | Manufacturing method of optical waveguide and die used in manufacturing the same | |
JP2006147807A (en) | Optical element, its mounting method, photoelectric composite device, and electronic apparatus | |
JP2006128315A (en) | Radiation structure and method of semiconductor device, and electronic equipment using it | |
JP4655674B2 (en) | PHOTOELECTRIC CONVERSION DEVICE AND ITS MANUFACTURING METHOD, OPTICAL WAVEGUIDE MODULE, AND OPTICAL INFORMATION PROCESSING DEVICE | |
JP4345574B2 (en) | Optical waveguide, method for manufacturing the same, and optical information processing apparatus | |
JP4639810B2 (en) | Semiconductor device, substrate manufacturing method, and electronic apparatus | |
JP2006154263A (en) | Optical waveguide array, and photoelectric compound apparatus and electronic equipment using the array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060613 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4349262 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |