KR100583239B1 - Transmitter/receiver module of communication - Google Patents

Transmitter/receiver module of communication Download PDF

Info

Publication number
KR100583239B1
KR100583239B1 KR1020040109379A KR20040109379A KR100583239B1 KR 100583239 B1 KR100583239 B1 KR 100583239B1 KR 1020040109379 A KR1020040109379 A KR 1020040109379A KR 20040109379 A KR20040109379 A KR 20040109379A KR 100583239 B1 KR100583239 B1 KR 100583239B1
Authority
KR
South Korea
Prior art keywords
chip
cavity
dielectric substrate
conductive
substrate
Prior art date
Application number
KR1020040109379A
Other languages
Korean (ko)
Inventor
은기찬
김광선
김봉수
송명선
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020040109379A priority Critical patent/KR100583239B1/en
Application granted granted Critical
Publication of KR100583239B1 publication Critical patent/KR100583239B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Abstract

본 발명은 LTCC(Low Temperature Co-fired Ceramic) 기판을 이용한 플립 칩 기술을 통해 기판 및 실장되는 칩의 낮은 열전도율을 개선시킬 수 있는 칩이 실장된 통신 송수신 모듈에 관한 것으로, 이를 위해 본 발명에서는 적층된 복수의 유전체 기판; 상부 일부층의 상기 유전체 기판이 국부적으로 오픈되어 형성된 복수의 캐버티; 상기 캐버티 내에 플립 칩 방식으로 실장되며, 상부면이 상기 캐버티의 저면으로 부터 이격된 상태로 대향하여 실장된 칩; 상기 칩의 하부면에 전도성 접착제를 통해 접속되며, 최상부의 상기 유전체 기판을 덮는 도전판을 포함하는 통신 송수신 모듈을 제공한다. The present invention relates to a communication transmitting / receiving module having a chip mounted thereon which can improve low thermal conductivity of a substrate and a mounted chip through flip chip technology using a low temperature co-fired ceramic (LTCC) substrate. A plurality of dielectric substrates; A plurality of cavities formed by locally opening the dielectric substrate of the upper partial layer; A chip mounted in the cavity in a flip chip manner, the chip being mounted to face an upper surface spaced apart from a bottom surface of the cavity; It is connected to the lower surface of the chip through a conductive adhesive, and provides a communication transmitting and receiving module comprising a conductive plate covering the top of the dielectric substrate.

통신 송수신 모듈, LTCC, MMIC, 플립 칩, 캐버티Telecom Transceiver Modules, LTCC, MMIC, Flip Chip, Cavity

Description

통신 송수신 모듈{TRANSMITTER/RECEIVER MODULE OF COMMUNICATION} Communication Transmit and Receive Module {TRANSMITTER / RECEIVER MODULE OF COMMUNICATION}             

도 1은 본 발명의 바람직한 실시예에 따른 통신 송수신 모듈을 설명하기 위하여 도시한 단면도이다. 1 is a cross-sectional view for explaining a communication transmission and reception module according to an embodiment of the present invention.

도 2는 도 1에 도시된 통신 송수신 모듈을 정면에서 바라본 사시도이다. 2 is a perspective view of the communication transmitting and receiving module shown in FIG.

도 3은 도 1에 도시된 통신 송수신 모듈을 후면에서 바라본 사시도이다. 3 is a perspective view of the communication transmitting and receiving module shown in FIG.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

11 : 도전판 12 : 접지판11: conductive plate 12: ground plate

13 : 기판층 13a : 제1 기판층13 substrate layer 13a first substrate layer

13b : 제2 기판층 131 내지 138 : LTCC 기판13b: second substrate layer 131 to 138: LTCC substrate

14 : 캐버티 15 : 칩14: cavity 15: chip

16 : 능동소자 및/또는 수동소자) 16: active element and / or passive element)

17, 18 : 회로 패턴 19a, 19b : 비아 컨택 17, 18: circuit pattern 19a, 19b: via contact

20 : 범퍼 21, 24, 27 : 도전층 20: bumper 21, 24, 27: conductive layer

22 : 전도성 에폭시 23 : 전송선로22 conductive epoxy 23 transmission line

25 : 언더필 재료 26 : 패드25: underfill material 26: pad

본 발명은 통신 송수신 모듈에 관한 것으로, 특히, LTCC(Low Temperature Co-fired Ceramic)를 이용한 플립 칩(flip chip) 기술을 통해 MMIC(Monolithic Microwave Integrated Circuit)칩이 실장된 밀리미터파(mm wave)용 통신 송수신 모듈에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication transmission and reception module, and particularly, to a millimeter wave in which a MMIC chip is mounted through a flip chip technology using a low temperature co-fired ceramic (LTCC). It relates to a communication transmission and reception module.

정보 통신과 디지털 기술의 발전으로 높은 주파수 대역에서 사용되고 빠른 데이터 속도를 가지는 새로운 재료, 부품 및 모듈, 그리고 기판에 대한 필요성이 커지고 있다. 특히, 이동통신분야에서는 이동통신기기의 소형화, 다중 밴드화, 고주화화 추세에 따라 고주파화, 고집적화, 소형화된 부품이 요구되고 있다. 이에 따라, 칩 제조 분야에서는 칩 자체의 미세화 및 집적화가 진행되고 있으며, 패키지(pakage) 분야에서는 경박단소화된 새로운 패키지와 실장방법이 개발되고 있다. Advances in telecommunications and digital technology are driving the need for new materials, components, modules and substrates that are used in high frequency bands and have high data rates. In particular, in the mobile communication field, high frequency, high integration, and miniaturized components are required according to the trend of miniaturization, multi-band, and high customization of mobile communication devices. Accordingly, in chip manufacturing, chip miniaturization and integration are progressing, and in the package field, new packages and mounting methods that are light and short have been developed.

한편, 최근에는 광대역 무선 멀티 미디어 서비스에 대한 요구에 부응하기 위하여 밀리미터파(mm wave) 대역 이상의 고정 주파수 대역에 대한 관심 및 기술 개발이 집중되고 있다. 이에 따라, 밀리미터파용 부품 및 소자 개발을 위해 많은 연구가 이루어지고 있다. 이러한 부품 및 소자들을 이용한 밀리미터파용 통신 송수신 모듈을 구현하는데 있어서, 저손실 전이 기술과, 성능 저하를 최소화하는 범위 내에서의 초소형, 초경량 및 저가격 모듈을 구현하는 패키지 방법에 대한 많은 연구 들이 진행되고 있다. On the other hand, in recent years, in order to meet the demand for broadband wireless multimedia services, attention and technology development for a fixed frequency band of more than a millimeter wave (mm wave) band has been concentrated. Accordingly, much research has been made to develop parts and devices for millimeter waves. In implementing a millimeter wave communication transceiver module using these components and devices, a lot of researches have been conducted on a low loss transition technology and a package method for implementing a compact, lightweight and low cost module within a range that minimizes performance degradation.

전술한 바와 같이, 밀리미터파용 통신 송수신 모듈을 개발하는데 있어서, 중요한 요소는 소형화, 저손실화 및 저가격화이다. 기존의 밀리미터파용 통신 송수신 모듈 개발에 있어서 이를 가장 어렵게 하는 요소 중에 하나가 바로 MMIC칩과 같은 칩 실장방법이다. 일반적으로, 기존에는 칩 실장방법으로 와이어 본딩(wire bonding)기술이 널리 사용되어 오고 있는데, 이 기술을 이용하여 칩을 실장하는 경우 마이크로파(micro wave) 및 밀리미터파용 통신 송수신 모듈에서 기생성분을 유발시키게 된다. 이러한 기생성분의 유발을 방지하기 위하여 마이크로파 및 밀리미터파용 통신 송수신 모듈에서는 임피던스 매칭(impedance matching)회로가 필수적으로 요구된다. As described above, in developing the millimeter wave communication transmission / reception module, important elements are miniaturization, low loss and low cost. One of the most difficult factors in the development of the millimeter wave communication transceiver module is a chip mounting method such as an MMIC chip. In general, wire bonding technology has been widely used as a chip mounting method, and when a chip is mounted using this technology, parasitic components are induced in microwave and millimeter wave communication transceiver modules. do. In order to prevent the occurrence of such parasitic components, an impedance matching circuit is essentially required in the communication transceiver module for microwave and millimeter wave.

이처럼 임피던스 매칭회로를 내부에 구현하는 경우 별도의 면적이 요구되기 때문에 고집적화에 악영향을 미치게 된다. 이를 보완하기 위해 제안된 기술이 플립 칩(flip chip) 기술이다. 이러한 플립 칩 기술은 패키지의 면적 뿐만 아니라, 기생성분 등의 유발을 감소시킬 수 있어 현재 칩 실장에 가장 효율적인 방법으로 대두되고 있다. 그러나, 종래의 플립 칩을 이용한 칩 패키지 기술은 칩을 실장하기 위해 사용되는 기판 및 칩의 낮은 열전도율과, 이를 보완하기 위해 사용되는 언더필(under fill) 재료에 의한 칩의 상유전율의 변화로 심각한 왜곡 특성을 유발시킨다. Implementing the impedance matching circuit as described above requires a separate area, which adversely affects high integration. The proposed technique to compensate for this is flip chip technology. Such a flip chip technology can reduce not only the area of the package, but also the occurrence of parasitic components, etc., so that it is emerging as the most efficient method for chip mounting. However, the chip package technology using a conventional flip chip has severe distortion due to the change in the dielectric constant of the chip due to the low thermal conductivity of the substrate and the chip used for mounting the chip and the underfill material used to compensate for the chip. Induces characteristics.

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 다음과 같은 목적들이 제안된다.  Therefore, the present invention has been proposed to solve the above problems of the prior art, and the following objects are proposed.

첫째, 본 발명은 LTCC 기판을 이용한 플립 칩 기술을 통해 기판 및 실장되는 칩의 낮은 열전도율을 개선시킬 수 있는 칩이 실장된 통신 송수신 모듈을 제공하는데 그 목적이 있다. First, an object of the present invention is to provide a chip-mounted communication transmission / reception module that can improve low thermal conductivity of a substrate and a chip mounted through a flip chip technology using an LTCC substrate.

둘째, 본 발명은 LTCC 기판을 이용한 플립 칩 기술을 통해 언더필 재료에 의한 칩의 상유전율의 변화가 최소화될 수 있는 칩이 실장된 통신 송수신 모듈을 제공하는데 다른 목적이 있다.
Secondly, another object of the present invention is to provide a chip-mounted communication transmission / reception module capable of minimizing a change in the dielectric constant of a chip due to an underfill material through a flip chip technology using an LTCC substrate.

상기한 목적들을 달성하기 위한 일측면에 따른 본 발명은, 적층된 복수의 유전체 기판과, 상부 일부층의 상기 유전체 기판이 국부적으로 오픈되어 형성된 복수의 캐버티와, 상기 캐버티 내에 플립 칩 방식으로 실장되며, 상부면이 상기 캐버티의 저면으로 부터 이격된 상태로 대향하여 실장된 칩과, 상기 칩의 하부면에 전도성 접착제를 통해 접속되며, 최상부의 상기 유전체 기판을 덮는 도전판을 포함하는 통신 송수신 모듈을 제공한다. According to an aspect of the present invention, there is provided a plurality of stacked dielectric substrates, a plurality of cavities formed by locally opening an upper portion of the dielectric substrate, and a flip chip method within the cavities. A communication chip including a chip mounted on the chip, the chip having a top surface facing away from a bottom surface of the cavity, and a conductive plate connected to a bottom surface of the chip through a conductive adhesive and covering the top dielectric substrate; Provides a transceiver module.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라, 다양한 다른 형태로 구현될 수 있다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various other forms.

도 1은 본 발명의 바람직한 실시예에 따른 통신 송수신 모듈을 설명하기 위 하여 도시한 단면도이고, 도 2는 정면에서 바라본 사시도이며, 도 3은 후면에서 바라본 사시도이다. 도 1 내지 도 3에 도시된 참조부호 중 서로 동일한 참조부호는 동일 요소이다. 1 is a cross-sectional view for explaining a communication transmission and reception module according to an embodiment of the present invention, Figure 2 is a perspective view from the front, Figure 3 is a perspective view from the back. The same reference numerals among the reference numerals shown in FIGS. 1 to 3 are the same elements.

도 1 내지 도 3을 참조하면, 본 발명의 바람직한 실시예에 따른 통신 송수신 모듈은 LTCC를 이용한 적층 기판형 모듈로서, 최상부에 위치된 도전판(11)과, 서로 상반된 방향으로 최하부에 위치된 접지판(12) 간에 삽입되고, 복수의 LTCC 기판(131 내지 138)이 적층 구조로 이루어진 기판층(13)을 포함한다. 여기서, LTCC 기판(131 내지 138)은 유전체 물질로 이루어진다. 한편, 도 1에는 기판층(13)이 8개의 LTCC 기판(131 내지 138)으로 이루어져 있으나, 이는 설명의 편의를 위해 일례로 도시한 것으로서, 기판층(13)을 구성하는 LTCC 기판의 수는 회로 구조에 따라 적절히 변경될 수 있다.1 to 3, a communication transmitting and receiving module according to a preferred embodiment of the present invention is a multilayer board type module using an LTCC, the conductive plate 11 positioned at the top and the ground positioned at the bottom in a direction opposite to each other. Inserted between the plates 12, the plurality of LTCC substrates 131 to 138 include a substrate layer 13 having a laminated structure. Here, the LTCC substrates 131 to 138 are made of a dielectric material. Meanwhile, although the substrate layer 13 includes eight LTCC substrates 131 to 138 in FIG. 1, this is illustrated as an example for convenience of description, and the number of LTCC substrates constituting the substrate layer 13 is a circuit. It may be appropriately changed depending on the structure.

이러한 다층 구조의 기판층(13) 중에서 임의로 1/2로 분할하여 하부에 위치된 LTCC 기판층(13a)(이하, '제1 기판층'이라 함)내에는 복수의 수동소자(16)와, 복수의 비아와 비아 패드(via or via pad, 19a, 19b)가 배치되고, 상부에 위치된 LTCC 기판층(13b)(이하, '제2 기판층'이라 함) 내에는 상부 일부층의 LTCC 기판이 국부적으로 오픈(open)되어 복수의 캐버티(cavity, 14)가 형성되는 한편, 복수의 회로 패턴(18, 19)이 형성된다. 여기서, 수동소자는 저항, 캐패시터 및 인덕터이다. In the multilayered substrate layer 13 of the multilayer structure 13, there are a plurality of passive elements 16 in the LTCC substrate layer 13a (hereinafter, referred to as a 'first substrate layer') positioned below and arbitrarily divided therefrom. A plurality of vias and via pads 19a and 19b are disposed, and the LTCC substrate of the upper partial layer is disposed in the LTCC substrate layer 13b (hereinafter, referred to as a 'second substrate layer') positioned thereon. This local opening opens a plurality of cavities 14, while a plurality of circuit patterns 18, 19 are formed. Here, the passive elements are resistors, capacitors and inductors.

캐버티(14)는 폭이 넓은 상측부와, 그 상측부에 비해 폭이 좁은 하측부로 이루어진 다층 구조를 갖는다. 또한, 캐버티(14)는 실장되는 소자에 따라 깊이가 서 로 다르게 형성될 수 있다. 예컨대, 능동소자(16)가 실장되는 캐버티의 깊이보다 MMIC칩과 같은 칩(15)이 실장되는 캐버티의 깊이를 더 깊게 형성한다. 이는, 칩(15)이 플립 칩 기술을 통해 캐버티(14) 내에 실장되기 때문에 그 만큼 높이가 증가될 수 있기 때문이다. 따라서, 최상부 LTCC 기판에 접속되는 도전판(11)의 평탄화를 위해서는 실장되는 칩(15)과 능동소자(16)의 높이를 고려하여 캐버티(14)의 깊이는 적절히 변경하는 것이 바람직하다. 여기서, 능동소자(16)는 다이오드 및 트랜지스터이다. 그리고, 캐버티(14)의 저면부에는 복수의 비아 컨택(19b)을 통해 접지판(12)과 접속된 도전층(24)이 형성된다. The cavity 14 has a multilayer structure which consists of a wide upper part and a lower part narrower than the upper part. In addition, the cavity 14 may be formed to have a different depth depending on the device to be mounted. For example, the depth of the cavity in which the chip 15 such as the MMIC chip is mounted is formed deeper than the depth of the cavity in which the active element 16 is mounted. This is because the height can be increased by the chip 15 because it is mounted in the cavity 14 through the flip chip technology. Therefore, in order to planarize the conductive plate 11 connected to the uppermost LTCC substrate, the depth of the cavity 14 is preferably changed in consideration of the height of the chip 15 and the active element 16 to be mounted. Here, the active elements 16 are diodes and transistors. In the bottom portion of the cavity 14, a conductive layer 24 connected to the ground plate 12 is formed through a plurality of via contacts 19b.

칩(15)은 상부면이 플립 칩 기술을 통해 캐버티(14)를 형성하는 제2 기판층(13b)의 LTCC 기판(136) 상부에 배치된 범퍼(bumper, 20) 상에 안치되고, 하부면(또는, 접지면)은 전도성 접착제, 예컨대 에폭시(22)를 통해 도전판(11)과 접속된다. 이러한 구조를 통해 칩(15) 구동시 발생되는 높은 열은 전도성 에폭시(22)와 도전판(11)을 통해 외부로 방출된다. 또한, 도전판(11)이 칩(15)의 하부면을 덮고 있어 확실한 쉴딩 효과도 얻을 수 있다. 따라서, 기존의 와이어 본딩 기술을 이용한 패키지에서 쉴딩을 위해 별도의 공정 단계가 필요한 것에 비해 단일 공정으로 패키지를 구축할 수 있다. The chip 15 is placed on a bumper 20 disposed on top of the LTCC substrate 136 of the second substrate layer 13b whose top surface forms the cavity 14 through flip chip technology, The face (or ground plane) is connected with the conductive plate 11 via a conductive adhesive, such as epoxy 22. Through this structure, the high heat generated when the chip 15 is driven is discharged to the outside through the conductive epoxy 22 and the conductive plate 11. In addition, since the conductive plate 11 covers the lower surface of the chip 15, a reliable shielding effect can also be obtained. Therefore, a package can be constructed in a single process, compared to a separate process step for shielding in a package using a conventional wire bonding technology.

또한, 칩(15)은 상부면이 캐버티(14)의 저면부에 이격된 상태로 대향하도록 실장된다. 이로써, 칩(15)과 캐버티(14)의 저면부 간에는 단층 또는 다층의 공기층이 형성된다. 이러한 공기층은 언더필 재료(25) 유입시 모세관 현상으로 언더필 재료(25)가 칩(15)의 상부면으로 유입되는 것을 방지할 수 있어 특성 변화를 최소화 할 수 있다. In addition, the chip 15 is mounted so that the top surface thereof is spaced apart from the bottom surface of the cavity 14. As a result, a single layer or a multilayer air layer is formed between the chip 15 and the bottom portion of the cavity 14. The air layer may prevent the underfill material 25 from flowing into the upper surface of the chip 15 due to a capillary phenomenon when the underfill material 25 is introduced, thereby minimizing the change in characteristics.

그리고, 범퍼(20)와 LTCC 기판(136) 간에는 칩(15)과 회로 패턴(17, 18)을 전기적으로 접속시키기 위하여 도전층(21)이 개재된다. 한편, 회로 패턴(17)은 매칭 회로로서, 칩(15) 간의 저손실 전이를 위해 형성되며, 스트립 라인, 마이크로 스트립 라인 등과 같은 전송 라인(도시되지 않음), 복수의 비아 컨택 및 비아 패드(via pad)를 통해 칩(15)과 접속된다. 이러한 구성을 통해 전체 시스템 패키지의 크기를 감소시킬 수 있다. 회로 패턴(18)은 범퍼(20)와 LTCC 기판(136) 간의 접속시 발생할 수 있는 임피던스 변화에 따른 보상 회로로서, 일단은 RF 신호가 입/출력되는 전송선로(23)와 접속되고, 타단은 범퍼(20)와 접속되는 도전층(21)이 접속된다. 여기서, 전송선로(23)는 도전판(11)과 전기적으로 분리된다. The conductive layer 21 is interposed between the bumper 20 and the LTCC substrate 136 to electrically connect the chip 15 and the circuit patterns 17 and 18. On the other hand, the circuit pattern 17 is a matching circuit, and is formed for low loss transitions between the chips 15, a transmission line (not shown), a plurality of via contacts and via pads such as strip lines, micro strip lines, and the like. It is connected to the chip 15 through). This configuration can reduce the size of the overall system package. The circuit pattern 18 is a compensation circuit according to an impedance change that may occur when the bumper 20 and the LTCC substrate 136 are connected. One end of the circuit pattern 18 is connected to a transmission line 23 to which an RF signal is input / output. The conductive layer 21 connected with the bumper 20 is connected. Here, the transmission line 23 is electrically separated from the conductive plate 11.

한편, 접지판(12) 사이에 위치한 패드(26)는 칩(15)에 바이어스 전압을 인가하기 위한 패드로 기능하며, 비아(19b)을 통해 도전층(21)과 전기적으로 접속된다. 이처럼 기판층(13)에 의해 쉴딩된 비아 및 비아 패드(19)를 통해 칩(15) 및/또는 능동소자(및/또는, 수동소자)(16)로 바이어스 전압을 공급함으로써 전체 회로 특성에 영향을 최소화하는 동시에 전체 회로의 밀도를 증가시킬 수 있어 소형화, 저가격화에 유리하다. 부가적으로, 패드(26)는 주파수가 상대적으로 낮은 IF 입/출력 패드로 연결이 가능하다. Meanwhile, the pads 26 disposed between the ground plates 12 function as pads for applying a bias voltage to the chip 15 and are electrically connected to the conductive layer 21 through the vias 19b. Thus, the bias voltage is supplied to the chip 15 and / or the active device (and / or the passive device) 16 through the via and via pad 19 shielded by the substrate layer 13, thereby affecting the overall circuit characteristics. Minimize the cost and increase the density of the entire circuit, which is advantageous for miniaturization and low cost. In addition, the pad 26 can be connected to an IF input / output pad having a relatively low frequency.

또한, 패드(26)와 전송선로(16)는 입/출력 포트로서 기능하며, 패드(26)는 볼(ball)을 통해 마더 보드(mother board)와 같은 외부 부품 또는 소자들과 접속되고, 전송선로(16)는 볼 또는 커넥터(connector)를 통해 외부 부품 또는 소자들과 접속될 수 있다. In addition, the pad 26 and the transmission line 16 function as input / output ports, and the pad 26 is connected to external components or elements such as a mother board through a ball, and the transmission line The furnace 16 may be connected with external components or elements through a ball or connector.

이하에서는, 상기에서 설명한 본 발명의 바람직한 실시예에 따른 통신 송수신 모듈의 제작방법을 설명하기로 한다.Hereinafter, a method of manufacturing a communication transceiving module according to a preferred embodiment of the present invention described above will be described.

도 1 내지 도 3을 참조하면, 복수의 비아 및 비아 패드(19a, 19b), 회로 패턴(18, 19) 및 수동소자가 형성되고, 하부에는 접지판(12)이 배치되며, 일측부에는 전송선로(23)가 배치된 LTCC 기판층(13)의 상부 일부층을 국부적으로 패터닝하여 복수의 캐버티(14)를 형성한다. 1 to 3, a plurality of vias and via pads 19a and 19b, circuit patterns 18 and 19, and passive elements are formed, and a ground plate 12 is disposed below and a transmission line on one side thereof. The upper partial layer of the LTCC substrate layer 13 on which the furnace 23 is disposed is locally patterned to form a plurality of cavities 14.

그런 다음, 캐버티(14) 중 칩(15)이 실장되는 캐버티의 저면부와 칩(15)이 범퍼(20)를 통해 접속되는 부위에 도전층(21, 24)을 형성한다. 이때, 도전층(21)은 비아(19b)와 접속되는 도전층(27)을 경유하여 비아(19b)을 통해 패드(26)와 전기적으로 접속되고, 도전층(24)은 비아(19b)을 통해 접지판(12)과 전기적으로 접속된다. Then, conductive layers 21 and 24 are formed in a portion of the cavity 14 where the bottom portion of the cavity in which the chip 15 is mounted and the chip 15 are connected through the bumper 20. At this time, the conductive layer 21 is electrically connected to the pad 26 via the via 19b via the conductive layer 27 connected to the via 19b, and the conductive layer 24 connects the via 19b. It is electrically connected to the ground plate 12 through.

그런 다음, 플립 칩 방식을 이용하여 캐버티(14) 내에 칩(15)을 실장시킨다. 이때, 칩(15)의 상부면이 캐버티(14)의 저면에 이격된 상태로 대향하도록 하여 칩(15)의 상부면과 캐버티(14)의 저면부 간에 단층 또는 다층의 공기층이 형성되도록 한다. Then, the chip 15 is mounted in the cavity 14 using the flip chip method. At this time, the top surface of the chip 15 is opposed to the bottom surface of the cavity 14 so that a single layer or a multilayer air layer is formed between the top surface of the chip 15 and the bottom surface of the cavity 14. do.

예컨대, 플립 칩 방식은 도전층(21)의 상부에 범퍼(20)를 접착시킨 후 그 상부에 칩(15)을 안착시킨 후 언더필 재료(25)를 칩(15)과 도전층(21) 사이에 유입시켜 칩(15)에 의해 형성된 캐버티(14)의 공기층을 밀봉하는 공정으로 이루어진다. 이때, 범퍼(20)를 먼저 칩(15)의 상부면에 접착시킨 후 도전층(21)의 상부면에 접 착시킬 수도 있다. For example, in the flip chip method, the bumper 20 is adhered to the upper portion of the conductive layer 21, the chip 15 is seated thereon, and the underfill material 25 is interposed between the chip 15 and the conductive layer 21. Flows into the air layer of the cavity 14 formed by the chip 15. In this case, the bumper 20 may be first adhered to the upper surface of the chip 15 and then to the upper surface of the conductive layer 21.

그런 다음, 능동 및 수동소자(16)가 실장될 캐버티 내부에 능동 및 수동소자(16)를 실장시킨다. 이때, 능동 및 수동소자(16)의 실장공정은 칩(15) 실장 공정 전에 먼저 실시할 수도 있다. 동Then, the active and passive elements 16 are mounted in the cavity in which the active and passive elements 16 are to be mounted. In this case, the mounting process of the active and passive elements 16 may be performed first before the mounting process of the chip 15. copper

그런 다음, 전도성 에폭시(22)를 이용하여 도전판(11)을 LTCC 기판(138)의 상부면과 칩(15)의 하부면과 접착시킨다. 이때, 도전판(11)은 비아(19b)를 통해 접지판(12)과 접속된다.Then, the conductive plate 11 is bonded to the upper surface of the LTCC substrate 138 and the lower surface of the chip 15 using the conductive epoxy 22. At this time, the conductive plate 11 is connected to the ground plate 12 through the via 19b.

상기에서 설명한 본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 이는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 아울러, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical spirit of the present invention described above has been described in detail in the preferred embodiments, it should be noted that this is for the purpose of description and not of limitation. In addition, it will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.

이상 설명한 바와 같이, 본 발명의 통신 송수신 모듈을 통해서는 다음과 같은 효과 있다. As described above, the communication transmitting and receiving module of the present invention has the following effects.

첫째, 다층으로 적층된 LTCC 기판층에 복수의 캐버티를 형성하고, 그 내부에 능동소자와 MMIC칩과 같은 칩을 실장시킨 후 그 칩의 하부면을 도전판과 접속시킴으로써 칩의 열 방출 효율을 개선시킬 수 있다. First, a plurality of cavities are formed in a multilayered LTCC substrate layer, a chip such as an active element and an MMIC chip is mounted therein, and the bottom surface of the chip is connected to a conductive plate to improve the heat dissipation efficiency of the chip. Can be improved.

둘째, 칩이 캐버티의 내부에 실장된 후 칩의 상부면에 대응되는 부위에 형성되는 캐버티의 공기층에 의해 플립 칩 기술 적용시 사용되는 언더필 재료가 칩의 상부면으로 유입되는 것을 방지함으로써 언더필 재료의 침투에 의해 칩의 상유전율이 변화하는 것을 최소화할 수 있다. Second, the underfill material used in flip chip technology is prevented from entering the upper surface of the chip by the air layer of the cavity formed in the portion corresponding to the upper surface of the chip after the chip is mounted inside the cavity. The change in the dielectric constant of the chip due to the penetration of the material can be minimized.

세째, 다층으로 적층된 LTCC 기판층 내에 복수의 비아를 형성하고, 이 비아 를 통해 외부에서 공급되는 바이어스 전압을 캐버티 내부에 실장된 칩 및/또는 능동 및 수동소자로 각각 공급함으로써 전체 회로 특성에 영향을 최소화하는 동시에 전체 회로의 밀도를 증가시킬 수 있어 통신 송수신 모듈의 소형화, 저가격화에 유리하다. Third, a plurality of vias are formed in the multilayered LTCC substrate layer, and vias are supplied to the chip and / or the active and passive elements mounted in the cavity, respectively, to supply overall external circuit characteristics. Minimize the impact and increase the density of the entire circuit, which is advantageous for miniaturization and low cost of the communication transceiver module.

네째, 칩 간, 또는 칩과 칩이 실장되는 유전체 기판 간의 임피던스 매칭을 위해 형성되는 회로 패턴을 전송 라인(또는 도전층), 복수의 비아 및 비아 패드로 구성함으로써 전체 시스템 패키지의 크기를 감소시킬 수 있다.Fourth, the size of the entire system package can be reduced by constructing a transmission pattern (or conductive layer), a plurality of vias and via pads, which are formed for the impedance matching between the chips or between the chip and the dielectric substrate on which the chips are mounted. have.

Claims (8)

적층된 복수의 유전체 기판;A plurality of stacked dielectric substrates; 상부 일부층의 상기 유전체 기판이 국부적으로 오픈되어 형성된 복수의 캐버티;A plurality of cavities formed by locally opening the dielectric substrate of the upper partial layer; 상기 캐버티 내에 플립 칩 방식으로 실장되며, 상부면이 상기 캐버티의 저면으로 부터 이격된 상태로 대향하여 실장된 칩; 및A chip mounted in the cavity in a flip chip manner, the chip being mounted to face an upper surface spaced apart from a bottom surface of the cavity; And 상기 칩의 하부면에 전도성 접착제를 통해 접속되며, 최상부의 상기 유전체 기판을 덮는 도전판;A conductive plate connected to the lower surface of the chip through a conductive adhesive and covering the dielectric substrate on the top; 을 포함하는 통신 송수신 모듈.Communication transmitting and receiving module comprising a. 제 1 항에 있어서, The method of claim 1, 최하부의 상기 유전체 기판의 후면을 덮는 접지판; 및A ground plate covering a rear surface of the lowermost dielectric substrate; And 상기 접지판과 분리되어 최하부의 상기 유전체 기판의 후면에 형성된 패드를 더 포함하는 통신 송수신 모듈.And a pad formed on a rear surface of the lowermost dielectric substrate separated from the ground plate. 제 1 항에 있어서, The method of claim 1, 상기 칩 간에는 상호 임피던스 매칭을 위해 형성된 회로 패턴을 더 포함하는 통신 송수신 모듈.And a circuit pattern formed between the chips for mutual impedance matching. 제 1 항에 있어서, The method of claim 1, 상기 칩과, 상기 칩과 접속된 범퍼와 접속되는 상기 유전체 기판 간에 발생하는 임피던스 변화를 보상하기 위해 형성된 회로 패턴을 더 포함하는 통신 송수신 모듈.And a circuit pattern formed to compensate for impedance changes occurring between the chip and the dielectric substrate connected to the bumper connected to the chip. 제 3 항 또는 제 4 항에 있어서,The method according to claim 3 or 4, 상기 회로 패턴은 비아 컨택과, 상기 비아 컨택과 접속된 전송라인을 통해 상기 칩과 접속되는 통신 송수신 모듈.And the circuit pattern is connected to the chip through a via contact and a transmission line connected to the via contact. 제 1 항에 있어서, The method of claim 1, 상기 유전체 기판 중 최상부 유전체 기판 상부의 일측부에 상기 칩으로 RF 신호를 전송하기 위하여 상기 도전판과 전기적으로 분리되도록 배치된 전송선로를 더 포함하는 통신 송수신 모듈.And a transmission line arranged to be electrically separated from the conductive plate to transmit an RF signal to the chip on one side of an uppermost dielectric substrate. 제 1 항에 있어서, The method of claim 1, 상기 캐버티의 저면부에는 최하부의 상기 유전체 기판을 덮는 접지판과 접속된 비아 컨택과 접속된 도전층이 형성되는 통신 송수신 모듈.And a conductive layer connected to a via contact connected to a ground plate covering a lowermost dielectric substrate at a bottom portion of the cavity. 제 1 항에 있어서, The method of claim 1, 상기 캐버티는 상측부가 하측부보다 폭이 넓게 형성되고, 그 하측부에 공기층이 형성되도록 상기 칩이 실장되는 통신 송수신 모듈.The cavity is a communication transmitting and receiving module is formed so that the upper portion is wider than the lower portion, the chip is mounted so that the air layer is formed on the lower side.
KR1020040109379A 2004-12-21 2004-12-21 Transmitter/receiver module of communication KR100583239B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040109379A KR100583239B1 (en) 2004-12-21 2004-12-21 Transmitter/receiver module of communication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040109379A KR100583239B1 (en) 2004-12-21 2004-12-21 Transmitter/receiver module of communication

Publications (1)

Publication Number Publication Date
KR100583239B1 true KR100583239B1 (en) 2006-05-25

Family

ID=37181960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040109379A KR100583239B1 (en) 2004-12-21 2004-12-21 Transmitter/receiver module of communication

Country Status (1)

Country Link
KR (1) KR100583239B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825766B1 (en) 2007-04-26 2008-04-29 한국전자통신연구원 Low temperature co-fired ceramic package and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825766B1 (en) 2007-04-26 2008-04-29 한국전자통신연구원 Low temperature co-fired ceramic package and method of manufacturing the same

Similar Documents

Publication Publication Date Title
CN100456468C (en) Package for a high-frequency electronic device
US7089032B2 (en) Radio transmitting/receiving device
US7515879B2 (en) Radio frequency circuit module
KR100839067B1 (en) Electronic circuit module and manufacturing method thereof
KR100993276B1 (en) Semiconductor device and electronic device
KR100723635B1 (en) The planar transmission line to waveguide transition
US20030060172A1 (en) Radio frequency module
US9596750B2 (en) Electronic circuit, method of manufacturing electronic circuit, and mounting member
US8410564B2 (en) Semiconductor device, method of manufacturing the same, and wireless transmission system utilizing the same
US20080019112A1 (en) Electronic Component Module and Radio Communications Equipment
CN108172564A (en) A kind of millimeter wave antenna and the three-dimensionally integrated encapsulation of silicon-based devices
US8981881B2 (en) Stacked module
KR100548244B1 (en) Low cost active smart antenna system amd manufacturing method thereof
KR20080057190A (en) 3d electronic packaging structure with enhanced grounding performance and embedded antenna
US20080084677A1 (en) Electronic apparatus
JP2003060523A (en) Radio communication module
KR100993579B1 (en) Semiconductor device and electronic device
JP2004128288A (en) Semiconductor device and electronic apparatus
JP4527570B2 (en) High frequency module and wireless communication apparatus equipped with the same
JP4010881B2 (en) Semiconductor module structure
KR100583239B1 (en) Transmitter/receiver module of communication
Piloni et al. E-band microwave transceiver using MWgSP technology for PtP radio equipment
KR20230015006A (en) Semiconductor package for high frequency power amplifier, mounting structure thereof, and manufacturing method thereof
WO2004112136A1 (en) Electronic device
CN108269791B (en) Hybrid printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110511

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee