JP2004128288A - Semiconductor device and electronic apparatus - Google Patents
Semiconductor device and electronic apparatus Download PDFInfo
- Publication number
- JP2004128288A JP2004128288A JP2002291771A JP2002291771A JP2004128288A JP 2004128288 A JP2004128288 A JP 2004128288A JP 2002291771 A JP2002291771 A JP 2002291771A JP 2002291771 A JP2002291771 A JP 2002291771A JP 2004128288 A JP2004128288 A JP 2004128288A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- chip
- wiring board
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、パワーアンプモジュールなどのモジュール製品の電磁シールドに適用して有効な技術に関する。
【0002】
【従来の技術】
チップコンデンサやチップ抵抗などのチップ部品と、ベアチップ実装用の半導体チップとが搭載されたモジュール製品(半導体装置)の一例として、パワーアンプモジュールと呼ばれるものが開発されており、このパワーアンプモジュールは、例えば、携帯用電話機などに組み込まれている。
【0003】
なお、モジュール製品であるハイブリッドモジュールについては、例えば、特開2000−58741号公報にその記載がある。
【0004】
すなわち、特開2000−58741号公報には、表面にチップ部品が実装され、裏面に回路部品が実装された回路基板に対して、その表面側に金属ケースが取り付けられた構造が記載されており、チップ部品が金属ケースによって覆われた構造とすることにより、小型でかつ放熱性を良好にするハイブリッドモジュールが記載されている。
【0005】
【発明が解決しようとする課題】
前記したような基板の表裏両面に部品を実装してモジュール製品の小型化を図る技術について、本発明者が検討したところ、表裏面の少なくとも何れかに高い周波数の信号を伝送する部品を実装した場合、表裏面の部品間に電磁シールドが必要になることを見出した。
【0006】
すなわち、高周波信号を伝送する部品から発せられるノイズを他方の部品の信号が拾い、両部品が電気的に接続されていることから高周波信号にもノイズが悪影響を及ぼすという問題が起こる。
【0007】
しかしながら、特開2000−58741号公報に記載されたハイブリッドモジュールでは、表裏面の部品間での電磁シールドについての記載は全くない。
【0008】
さらに、特開2000−58741号公報に記載されたハイブリッドモジュールでは、金属ケースが回路基板に取り付けられており、金属ケースの内周壁と最外周に配置されたチップ部品とのすき間を少なくとも0.5〜0.6mm程度設けなければならないため、ハイブリッドモジュールの小型化をこれ以上図ることができない。
【0009】
すなわち、携帯用電話機などの携帯用電子機器では、これら本体の小型・薄型化により、携帯用電子機器に搭載されるモジュール製品を含む半導体装置や電子装置の更なる小型化が要求されるため、半導体装置や電子装置において更なる小型化を図れないことが問題となる。
【0010】
本発明の目的は、実装部品のシールド効果の向上を図る半導体装置および電子装置を提供することにある。
【0011】
本発明のその他の目的は、小型化を図る半導体装置および電子装置を提供することにある。
【0012】
本発明のその他の目的は、半導体チップの放熱性の向上を図る半導体装置および電子装置を提供することにある。
【0013】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0014】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0015】
すなわち、本発明は、表面およびその反対側の裏面を有した配線基板と、前記配線基板の表面に搭載された第1の半導体チップと、前記配線基板の裏面に搭載された第2の半導体チップと、前記配線基板の裏面に設けられた複数の外部端子とを有し、前記配線基板に、接地電位と電気的に接続された導体パターンが設けられており、前記導体パターンは前記第1の半導体チップと前記第2の半導体チップの間に配置されているものである。
【0016】
また、本発明は、配線基板の凹部に半導体チップが実装されるとともに、前記凹部の内周壁に、接地電位と電気的に接続された導体パターンが設けられた半導体装置と、前記半導体装置に隣接して配置された隣接モジュールと、前記半導体装置および前記隣接モジュールが搭載される実装基板とを有し、前記実装基板の同一面に前記半導体装置と前記隣接モジュールとが隣接して配置されているものである。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0018】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【0019】
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【0020】
さらに、以下の実施の形態において、その構成要素(要素ステップなどを含む)は、特に明示した場合及び原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。
【0021】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値及び範囲についても同様である。
【0022】
また、実施の形態を説明するための全図において同一機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0023】
(実施の形態1)
図1は本発明の実施の形態1の半導体装置の一例であるパワーアンプモジュールの構造を示す平面図、図2は図1に示すパワーアンプモジュールの構造を示す断面図、図3は図1に示すパワーアンプモジュールの構造を示す底面図、図4は図1に示すパワーアンプモジュールの配線基板の表面側に搭載される各実装部品の配置の一例を示す平面配置図、図5は図1に示すパワーアンプモジュールに組み込まれた高周波増幅回路の構成の一例を示す回路ブロック図、図6は図1に示すパワーアンプモジュールにおける各段の素子電力と熱抵抗値の一例を示す比較データ図、図7は図1に示すパワーアンプモジュールに組み込まれた配線基板における内部GND層とキャビティの構造の一例を示す底面図、図8は図1に示すパワーアンプモジュールの実装基板への実装構造の一例を示す部分断面図、図9は本発明の実施の形態1の変形例のパワーアンプモジュールの構造を示す断面図、図10は図9に示すパワーアンプモジュールにおけるワイヤボンディング後の構造を示す底面図、図11は図9に示すパワーアンプモジュールの実装基板への実装構造を示す部分断面図、図12は図9に示すパワーアンプモジュールを搭載した電子装置の構造の一例を示す部分断面図、図13は図12に示す電子装置を搭載した携帯用電子機器の構造の一例を示す構造ブロック図である。
【0024】
図1および図2に示す本実施の形態1の半導体装置は、パワーアンプモジュール1と呼ばれる高周波のモジュール製品であり、モジュール基板4の表面4b上に第1の半導体チップが半田実装され、かつ裏面4c上に第2の半導体チップが半田実装されるとともに、表面4b側の第1の半導体チップが封止用樹脂によって覆われる構造を有しており、主に、携帯用電話機などの小型の携帯用電子機器などに組み込まれるものである。
【0025】
なお、パワーアンプモジュール1は、例えば、携帯用電話機における高周波(例えば、約900MHzと約1800MHz)を複数の段階に亘って増幅するものである。
【0026】
前記パワーアンプモジュール1の詳細構成は、表面4bおよびその反対側の裏面4cを有した配線基板であるモジュール基板4と、モジュール基板4の表面4bに搭載された第1の半導体チップであり、かつ能動部品である制御用チップ2と、制御用チップ2と隣接して表面4bに搭載され、かつ受動素子を有したチップ部品3と、モジュール基板4の裏面4cに搭載された第2の半導体チップであり、かつ能動素子(アンプ素子)を有した出力用チップ13と、モジュール基板4の裏面4cに設けられた複数の外部端子であるランド1aと、封止用樹脂によって形成され、かつ制御用チップ2および複数のチップ部品3を封止する封止部6とからなり、モジュール基板4に、接地(基準)電位(GND)と電気的に接続された第1GNDパターン(導体パターン)4dが設けられており、第1GNDパターン4dは制御用チップ2と出力用チップ13の間に配置されている。
【0027】
なお、出力用チップ13は2段めと3段めの増幅回路を有しており、一方、制御用チップ2は、初段の増幅回路と制御回路とを有しており、この制御回路によって初段、2段めおよび3段めのそれぞれの増幅回路を制御している。
【0028】
したがって、第2の半導体チップである出力用チップ13は、第1の半導体チップである制御用チップ2より発熱量が大きいチップである。
【0029】
そこで、パワーアンプモジュール1では、アンプ素子を有した発熱量が大きな出力用チップ13をモジュール基板4の裏面4c側に配置して、この出力用チップ13を実装基板への実装時に前記実装基板に直接または間接的に半田接続してその放熱性を高めるとともに、発熱量の小さな制御用チップ2やチップ部品3は、モジュール基板4の表面4b側に搭載してこれら表面4b側の実装部品を金属製のケースなどを用いずにシリコーン樹脂などの低弾性で、かつ絶縁性の封止用樹脂のみによって封止してモジュールの小型化を図っている。
【0030】
また、本実施の形態1のパワーアンプモジュール1では、図3に示すように、モジュール基板4の裏面4c側のほぼ中央に凹部であるキャビティ部4aが形成され、このキャビティ部4a内に出力用チップ13が配置されるとともに、出力用チップ13はモジュール基板4に対してフリップチップ接続されており、一方、制御用チップ2がモジュール基板4の表面4b上にフリップチップ接続されている。
【0031】
したがって、制御用チップ2と出力用チップ13は、両者とも半田からなるバンプ電極16を介してモジュール基板4にフリップチップ接続されている。
【0032】
なお、図2に示すように、発熱量の大きな出力用チップ13の主面13aと反対側の背面13bには放熱部材である放熱板9が熱伝導性接着剤10を介して取り付けられている。
【0033】
このように、パワーアンプモジュール1では、出力用チップ13の発熱量の方が制御用チップ2より遥かに大きいため、この出力用チップ13をモジュール基板4の実装基板側に配置することが好ましく、出力用チップ13を実装基板側に実装することにより、出力用チップ13が発する熱を実装基板に逃がすことができる。
【0034】
次に、パワーアンプモジュール1における図5に示す高周波増幅器の回路ブロックについて説明する。
【0035】
前記高周波増幅器の増幅回路では、2つの周波数帯域をそれぞれ2つの増幅回路に分けて増幅しており、各増幅回路は、3段階に亘って増幅され、各段の増幅回路は、制御用チップ2の制御回路によって制御される。前記3段階のうち初段の増幅回路が表面4b側に実装された制御用チップ(第1の半導体チップ)2に形成され、かつ2段めと終段(3段め)の増幅回路が裏面4c側に配置された出力用チップ13に形成されている。
【0036】
ただし、2段めの増幅回路は、表面4b側の制御用チップ2に形成されていてもよいし、裏面4c側の出力用チップ13に形成されていてもよい。
【0037】
また、チップ小型化を図る際などに、初段の増幅回路についても裏面4c側の出力用チップ13に形成されていてもよい。
【0038】
ここで、2種類の周波数帯域について説明すると、一方は、GSM(Global System for Mobile Communication) 方式のものであり、周波数帯域として880〜915MHzを使用している。また、他方は、DCS(Digital Communication System 1800)のものであり、周波数帯域として1710〜1785MHzを使用しており、この両方の方式に対応したモジュールである。
【0039】
そこで、図5に示すように、高周波増幅回路を点線で囲った3つの回路ブロック2e,7e,8eに分割し、パワーアンプモジュール1では、回路ブロック2eに発熱量の小さい制御用チップ2を採用し、回路ブロック7eと回路ブロック8eに発熱量の大きな出力用チップ13を採用して回路を分割している。
【0040】
したがって、本実施の形態1のパワーアンプモジュール1では、3つの回路ブロック2e,7e,8eに含まれる半導体素子のうち、発熱量の小さい回路ブロック2eの制御用チップ2をモジュール基板4の表面4b側に搭載し、発熱量の大きな回路ブロック7e,8eを裏面4c側の出力用チップ13に組み込んで搭載している。さらに、チップ部品3は、発熱量が小さいため、全てモジュール基板4の表面4b側に搭載する。
【0041】
なお、回路ブロック2e、回路ブロック7e、回路ブロック8eにそれぞれ対応して、GSM側とDCS側で、GSM側初段アンプ2cとDCS側初段アンプ2dが制御用チップ2に組み込まれ、また、GSM側2段めアンプ7cとGSM側終段アンプ7d、およびDCS側2段めアンプ8cとDCS側終段アンプ8dが出力用チップ13に組み込まれている。
【0042】
また、図5に示す制御用チップ2は、制御信号Vcontrol を受けて、GSM側初段アンプ2c、GSM側2段めアンプ7cおよびGSM側終段アンプ7dのそれぞれのパワーを制御する(DCS側についても同様)。本実施の形態1の場合には、アンプ素子としてMOSFET(Metal Oxide Semiconductor Field Effect Transistor)が用いられ、この場合には、制御用チップ2は、各MOSFETのゲートに印加されるバイアスを制御することによって、出力であるPout(GSM)、Pout(DCS)のパワーを制御する。
【0043】
次に、GSM側のアンプを用いてモジュール基板4の表面4b側に搭載された制御用チップ2と、裏面4c側に搭載された出力用チップ13とでそれぞれの熱抵抗値をシミュレーションすると、図6に示すような結果が得られた。
【0044】
すなわち、制御用チップ2では、電力を0.2Wとすると、熱抵抗制約が250℃/W以下であるのに対してそのシミュレーション値が70℃/Wとなり、制約内に収まっている。
【0045】
一方、出力用チップ13では、電力を最悪の条件下で8W以下とすると、熱抵抗制約が6℃/W以下であるのに対してそのシミュレーション値が3.9℃/Wとなり、出力用チップ13でも制約内に収まることが分かった。なお、DCS側は、GSM側に比べて発熱量が小さいため、GSM側が制約内であればDCS側も制約内と判断できる。
【0046】
次に、本実施の形態1のような構造のパワーアンプモジュール1では、制御回路および初段の増幅回路と、2段めおよび3段めの増幅回路とが電磁シールドされていないと、所定の周波数帯域と異なる帯域で発振してしまうなどの不具合が発生する場合があり、したがって、前記電磁シールドの強化を図るための種々の対策が施されている。
【0047】
まず、図2に示すように、複数の配線層を有した多層の配線基板であるモジュール基板4の内部に、接地(基準)電位(GND)と電気的に接続されたGNDのベタパターンである第1GNDパターン(導体パターン)4dが設けられており、この第1GNDパターン4dが表面4b側の制御用チップ2と裏面4c側の出力用チップ13の間に配置されている。第1GNDパターン4dは、図7に示すように、モジュール基板4の外形とほぼ同程度の大きな面積のものである。
【0048】
これにより、制御用チップ2と出力用チップ13との間の電磁シールドの強化を図ることができる。
【0049】
さらに、図2に示すように、モジュール基板4のキャビティ部4aの底部4hに、接地(基準)電位(GND)と電気的に接続されたGNDのパターンである第2GNDパターン(導体パターン)4gが設けられている。また、出力用チップ13の表面電極に対応して、底部4hには複数の接続用端子4lが設けられている。そこで、第2GNDパターン4gは、複数の接続用端子4lのうち、出力用チップ13のGNDの電極と接続する図7に示すGNDの接続用端子4l(図7中、向かって右側の列の中央の接続用端子4l)と直接接続してGND電位の導体パターンとなっている。
【0050】
また、キャビティ部4aの内周壁4jに、接地(基準)電位(GND)と電気的に接続されたGNDのパターンである第3GNDパターン(導体パターン)4iが設けられており、この第3GNDパターン4iは第2GNDパターン4gと直接接続してGND電位の導体パターンとなっている。
【0051】
さらに、図7に示すように、キャビティ部4aの周囲には複数のサーマルビアであるビア配線4eが設けられており、図2に示すように、これら複数のビア配線4eは、第2GNDパターン4gと直接接続されている。
【0052】
このように、パワーアンプモジュール1では、キャビティ部4aの底部4hおよび内周壁4jがGND電位の導体パターンによってほぼ覆われているとともに、キャビティ部4aがGND電位の複数のビア配線4eによって囲まれており、加えて、キャビティ部4aと表面4bとの間に基板面積とほぼ同じ面積のGND電位の第1GNDパターン4dが設けられている。
【0053】
したがって、図2に示すように、このキャビティ部4a内に配置された出力用チップ13は、GND電位の第2GNDパターン4gおよび第3GNDパターン4iと、GND電位の複数のビア配線4eと、基板面積とほぼ同じ面積のGND電位の第1GNDパターン4dとによって囲まれ、かつ覆われた状態となる。
【0054】
その結果、出力用チップ13と他の実装部品との間の電磁シールドを強化することができ、図5に示す回路ブロック2eと回路ブロック7e、回路ブロック8eとの電磁シールドの強化を図ることができる。
【0055】
すなわち、制御回路および初段の増幅回路と、2段めおよび3段めの増幅回路との電磁シールドを強化することができ、所定外の周波数帯域での発振などの不具合の発生を阻止することができる。
【0056】
また、本実施の形態1のパワーアンプモジュール1は、その外部端子が、図3に示すように、モジュール基板4の裏面4cに設けられたランド1aであり、複数のランド1aが裏面4cの周縁部に沿って配置されている。
【0057】
さらに、キャビティ部4aの周囲には、リング状の外部GNDパターン4kが配置されており、図2に示すように、この外部GNDパターン4kは複数のビア配線4eおよび内周壁4jの第3GNDパターン4iと接続されている。
【0058】
一方、モジュール基板4の表面4bに搭載された複数のチップ部品3は、それぞれに受動素子を有するとともに、図4に示すように、それぞれの接続端子3aがモジュール基板4の表面4b側の端子4fに半田接続されている。
【0059】
また、出力用チップ13は、キャビティ部4a内で封止用樹脂によってアンダーフィル封止され、アンダーフィル封止部11が形成されている。
【0060】
すなわち、キャビティ部4a内において、出力用チップ13の主面13aとモジュール基板4との間にアンダーフィル封止部11が形成されている。
【0061】
なお、本実施の形態1のパワーアンプモジュール1では、モジュール基板4の表面4b上に搭載した制御用チップ2やチップ部品3などの実装部品を金属製のケースなどを用いずに絶縁性の封止用樹脂によって封止することにより、前記実装部品と前記金属製のケースとの電気的ショートを考慮する必要がなくなり、個片化の際の精度のみを考慮した外観サイズにすることができる。
【0062】
すなわち、搭載部品ぎりぎりの箇所で個片化の際の分割ができるため、基板周囲のデッドスペース(無駄なスペース)を削減でき、パワーアンプモジュール1の小型化を図ることができる。
【0063】
言い換えると、前記実装部品を基板の搭載可能範囲の外周ぎりぎりまで配置できるため、部品の実装密度を向上させることができる。
【0064】
さらに、モジュール基板4の表面4bか裏面4cのうちの何れか一方の面ではなく、表面4bに初段の制御用チップ2を搭載し、裏面4cに2段めと終段の出力用チップ13を搭載することにより、初段と終段とで表裏面に分けて搭載しているため、実装面積を少なくすることができ、パワーアンプモジュール1の小型化を図ることができる。
【0065】
次に、パワーアンプモジュール1のマザーボード(実装基板)12への実装形態について説明する。
【0066】
図2、図8に示すように、マザーボード12にパワーアンプモジュール1を搭載した際に、発熱量の大きな出力用チップ13は、その背面13bが、放熱板9と半田接続部5を介してマザーボード12の導体パターンに半田接続され、その結果、放熱経路19のように熱を拡散して効率良く放熱することができ、放熱性を高めることができる。
【0067】
なお、発熱量の大きな出力用チップ13がモジュール基板4の裏面4c側に搭載されていることにより、出力用チップ13の下方のマザーボード12上に、リング状の外部GNDパターン4kの外形に対応してこれとほぼ同じ大きさで、かつ接地(基準)電位(GND)と電気的に接続された導体のGNDパターンであるGND端子12bを設けておくことで、図8に示すように、半田接続部5を介して大きなGND端子12bと放熱板9および外部GNDパターン4kとを接続することができるため、発熱量の大きな出力用チップ13から発せられる熱を基板に伝えることができ、その結果、出力用チップ13の熱抵抗を十分に低減できる。
【0068】
さらに、外部GNDパターン4kが複数のビア配線4eおよび内周壁4jの第3GNDパターン4iと直接接続されており、かつこの外部GNDパターン4kとマザーボード12のGND端子12bとを半田接続部5を介して接続することにより、電磁シールド効果をさらに強化することができる。
【0069】
なお、放熱板9が金属板であれば、出力用チップ13の熱抵抗をさらに低減できるとともに、電磁シールド効果をさらに強化できる。
【0070】
また、フリップチップ接続であるため、出力用チップ13の背面13bに放熱板9を設けずに、マザーボード12のGND端子12bと出力用チップ13の背面13bとを半田などを介して直接接続してもよい。
【0071】
また、パワーアンプモジュール1の外部端子である各ランド1aは、それぞれ半田接続部5を介してマザーボード12の基板端子12aと接続されている。
【0072】
なお、モジュール基板4の表裏両面ともバンプ電極16によるフリップチップ接続を行うことにより、各チップが発熱の影響を受けにくくすることができる。これは、バンプ電極16は、熱抵抗が大きいため、裏面4c側の出力用チップ13の熱が表面4b側の制御用チップ2に伝わりにくいためである。
【0073】
したがって、発熱量の大きな出力用チップ13の放熱性を高めることができ、パワーアンプモジュール1を高出力動作させることができる。
【0074】
その結果、高温環境下でのパワーアンプモジュール1の動作が可能になる。
【0075】
次に、本実施の形態1の半導体装置(パワーアンプモジュール1)の製造方法について説明する。
【0076】
まず、表面4bおよび裏面4cを有し、かつ裏面4cにキャビティ部4aが形成された図7に示すモジュール基板(配線基板)4を準備する。
【0077】
その後、モジュール基板4の表面4b上に制御用チップ2とチップ部品3を搭載する。
【0078】
その際、モジュール基板4の表面4bに制御用チップ2をその背面2bを上方に向けることにより主面2aとモジュール基板4の表面4bとが対向するように配置し、さらにチップ部品3を端子4f上に配置した後、リフローなどによって制御用チップ2およびチップ部品3を搭載する。なお、制御用チップ2は半田のバンプ電極16によってフリップチップ接続となる。
【0079】
その後、モジュール基板4の表裏を反転し、裏面4cを上方に向けた後、キャビティ部4aに出力用チップ13をその背面13bを上方に向けて配置し、リフローによって両者をフリップチップ接続する。
【0080】
その後、樹脂封止を行う。
【0081】
その際、モジュール基板4の表面4b側の実装部品に対しては、樹脂成形によって封止を行い、裏面4c側に対してはキャビティ部4a内においてアンダーフィル封止を行う。
【0082】
これにより、モジュール基板4の表面4b側に封止部6が形成され、裏面4c側のキャビティ部4aにアンダーフィル封止部11が形成される。
【0083】
なお、アンダーフィル封止部11は、出力用チップ13の主面13aとモジュール基板4の間に封止用樹脂が流し込まれて形成されたものである。
【0084】
その後、出力用チップ13の背面13bに熱伝導性接着剤10を介して放熱板9を取り付ける。
【0085】
これにより、パワーアンプモジュール1の組み立てを完了する。
【0086】
次に、本実施の形態1の変形例のパワーアンプモジュール15について説明する。
【0087】
図9に示す変形例のパワーアンプモジュール15は、キャビティ部4a内に配置する出力用チップ13をフリップチップ接続ではなく金線などのワイヤ14で接続するワイヤボンディング併用タイプのものである。
【0088】
したがって、図10に示すように、モジュール基板4のキャビティ部4aの内周壁4jの段差部4mに、出力用チップ13の表面電極であるボンディングパッド13cに対応して複数の接続用端子4lが設けられており、この接続用端子4lと出力用チップ13のボンディングパッド13cとがワイヤ14によって接続されている。
【0089】
なお、図10に示す複数の接続用端子4lのうち、向かって右側の中央に配置された接続用端子4lは、内周壁4jの第3GNDパターン4iと直接接続されている。
【0090】
パワーアンプモジュール15の場合、出力用チップ13からの熱を直接基板に逃がすことはできないが、図11に示すように、キャビティ部4aの底部4hの第2GNDパターン4gとビア配線4eとを介した放熱経路19、および底部4hの第2GNDパターン4gと内周壁4jの第3GNDパターン4iとを介した放熱経路19でマザーボード12に熱を逃がすことができ、パワーアンプモジュール1の場合と同様に出力用チップ13の熱抵抗の低減を図ることができる。
【0091】
なお、変形例のパワーアンプモジュール15のその他の構造については、パワーアンプモジュール1と同様である。これにより、変形例のパワーアンプモジュール15においても、パワーアンプモジュール1と同様に電磁シールドを強化できる。すなわち、ワイヤ14にノイズがのり易いようなパワーアンプモジュール15であっても電磁シールド対策を十分に行うことができる。
【0092】
次に、図12に示す本実施の形態1の電子装置(モジュール製品)の構成について説明する。
【0093】
前記電子装置は、モジュール基板4のキャビティ部4aに出力用チップ13が実装され、かつキャビティ部4aの内周壁4jに、接地(基準)電位(GND)と電気的に接続された第3GNDパターン(導体パターン)4iが設けられたパワーアンプモジュール15と、パワーアンプモジュール15に隣接して配置された隣接モジュールであるアンテナスイッチモジュール20と、パワーアンプモジュール15およびアンテナスイッチモジュール20が搭載されるマザーボード(実装基板)12とから成り、マザーボード12上にパワーアンプモジュール15とアンテナスイッチモジュール20とが隣接して配置されているものである。
【0094】
すなわち、本実施の形態1の電子装置は、マザーボード12上にパワーアンプモジュール1とアンテナスイッチモジュール20とが隣接して配置されたものである。
【0095】
なお、パワーアンプモジュール15は、図9に示したものと全く同じものであり、ワイヤボンディング併用タイプのモジュール製品である。したがって、パワーアンプモジュール15のモジュール基板4には、キャビティ部4aと表面4bとの間に第1GNDパターン4dが設けられ、さらに、キャビティ部4aを覆うように第2GNDパターン4gと第3GNDパターン4iとが設けられ、加えてキャビティ部4aの周囲にはGND電位と同電位の複数のビア配線4eが設けられており、増幅回路を有した出力用チップ13を第1GNDパターン4d、第2GNDパターン4g、第3GNDパターン4iおよび複数のビア配線4eによって電磁シールドしている。
【0096】
一方、アンテナスイッチモジュール20は、送受信切り換え手段を有しており、フロントエンド部に必要なバンド切り換え、送受信切り換え、送信系高周波の除去および受信系バンドパスなどの機能を備えている。アンテナスイッチモジュール20の構造は、セラミック基板25上に受動素子であるチップ部品3とダイオード23とが搭載され、かつ封止体23dによって樹脂封止され、これらの部品が金属ケース24によって覆われている。また、ダイオード23では、ペレット23aとリード23bとがワイヤ23cで接続されている。
【0097】
したがって、ダイオード23のワイヤ23cから不要な電波21が送信されたり、また不要な電波21を受信したりすることがある。
【0098】
このような構成の電子装置では、パワーアンプモジュール15とアンテナスイッチモジュール20の両者ともワイヤボンディングを行っているため、不要な電波21の送受信が双方で起こり易いが、パワーアンプモジュール15においては、キャビティ部4a内に配置された出力用チップ13が、第1GNDパターン4d、第2GNDパターン4g、第3GNDパターン4iおよびGND電位の複数のビア配線4eによって電磁シールドされているため、パワーアンプモジュール15とアンテナスイッチモジュール20の間での不要な電波21の送受信が起こりにくい。
【0099】
ここで、図13は、パワーアンプモジュール15とアンテナスイッチモジュール20とを有する電子装置の一例である携帯用電話機26のブロック構成を図示したものであり、アンテナスイッチモジュール20にアンテナ26a、低雑音増幅器26bおよびパワーアンプモジュール15が接続され、さらに、低雑音増幅器26bとパワーアンプモジュール15がそれぞれ高周波信号処理IC26cおよび信号処理部26fに接続され、この高周波信号処理IC26cおよび信号処理部26fにスピーカ26dとマイク26eが接続されている。
【0100】
なお、パワーアンプモジュール15とアンテナスイッチモジュール20は、マザーボード12において同一面に搭載されているため、パワーアンプモジュール15のキャビティ部4aの少なくとも内周壁4jにGND電位の導体パターン(ここでは、第3GNDパターン4iのこと)が形成されていれば、パワーアンプモジュール15とアンテナスイッチモジュール20の間の電磁シールドの効果は得られる。
【0101】
(実施の形態2)
図14は本発明の実施の形態2の半導体装置の一例であるパワーアンプモジュールの構造を示す断面図、図15は本発明の実施の形態2の変形例のパワーアンプモジュールにおける配線基板の表面側に搭載される各実装部品の配置を示す平面配置図、図16は図15に示すパワーアンプモジュールの構造を示す底面図、図17は本発明の実施の形態2の変形例のパワーアンプモジュールにおける配線基板の表面側に搭載される各実装部品の配置を示す平面配置図、図18は図17に示すパワーアンプモジュールの構造を示す底面図である。
【0102】
本実施の形態2の半導体装置は、実施の形態1と同様に、前記半導体装置がパワーアンプモジュール22の場合であるが、実施の形態1のパワーアンプモジュール1と異なる点は、モジュール基板4の裏面4c側に凹部であるキャビティ部4aが形成されていないことと、裏面4c側に2つの半導体チップが実装されていることである。
【0103】
したがって、モジュール基板4の裏面4c側には、第2の半導体チップとして第1出力用チップ7が実装され、さらにこれに隣接して第3の半導体チップとして第2出力用チップ8が実装されている。第1出力用チップ7と第2出力用チップ8とでは、それぞれ異なった周波数の高周波増幅回路を有している。
【0104】
例えば、第1出力用チップ7にGSM(周波数帯域として880〜915MHz)側の2段めと終段の増幅回路が組み込まれ、第2出力用チップ8にDCS(周波数帯域として1710〜1785MHz)側の2段めと終段の増幅回路が組み込まれている。
【0105】
また、両チップの実装高さと同等の外部端子の高さが必要になるため、本実施の形態2のパワーアンプモジュール22では、外部端子が半田バンプ18の場合を取り上げて説明する。
【0106】
すなわち、第1出力用チップ7および第2出力用チップ8のそれぞれの背面7b,8bと外部端子との高さをほぼ合わせなければならないため、BGA(BallGrid Array)構造のパワーアンプモジュール22としているが、外部端子は、ピンなどであってもよい。
【0107】
なお、第1出力用チップ7および第2出力用チップ8のそれぞれの背面7b,8bと半田バンプ18の高さを合わせる際に、半田バンプ18の方が僅かに突出している方が望ましい。
【0108】
半田バンプ18を、第1出力用チップ7および第2出力用チップ8のそれぞれの背面7b,8bより僅かに突出させることによって、リフローによって実装基板に実装する際に、半田バンプ18や第1出力用チップ7および第2出力用チップ8の実装基板への接続を確実に行うことができる。
【0109】
また、第1出力用チップ7および第2出力用チップ8は、実施の形態1のパワーアンプモジュール1と同様に、モジュール基板4の裏面4cにそれぞれの主面7a,8aを向けてフリップチップ接続されており、さらに、第1出力用チップ7および第2出力用チップ8それぞれとモジュール基板4の裏面4cとの間に樹脂によって形成されたアンダーフィル封止部11が形成されている。
【0110】
さらに、モジュール基板4の表面4b側には、制御用チップ2がそのほぼ中央部に搭載されており、制御用チップ2の周囲に複数のチップ部品3が半田部17を介して搭載されている。
【0111】
なお、パワーアンプモジュール22のモジュール基板4の内部には、その表面4bもしくは裏面4cに沿うように基板面積とほぼ同等の大きさのGND電位の導体パターンである第1GNDパターン4dが設けられている。第1GNDパターン4dは、ビア配線4eを介してGNDの外部端子であるGNDバンプ18aと接続している。
【0112】
これにより、表面4b側の制御用チップ2と、裏面4c側の第1出力用チップ7および第2出力用チップ8との間での電磁シールド効果を強化することができる。
【0113】
次に、本実施の形態2のパワーアンプモジュール22の変形例について説明する。
【0114】
図15、図16に示すパワーアンプモジュール22は、モジュール基板4の裏面4cに凹部であるキャビティ部4aが形成され、この1つのキャビティ部4a内に第1出力用チップ7と第2出力用チップ8が配置されている構造のモジュールであり、さらに、モジュール基板4の裏面4cのキャビティ部4aの周囲にGND電位の導体パターンである外部GNDパターン4kが形成されている。
【0115】
図15、図16に示すパワーアンプモジュール22では、図8に示すようなマザーボード12に実装した際に、マザーボード12のGND電位の導体パターンであるGND端子12bと外部GNDパターン4kとを半田などを介して直接接続することが可能なため、制御用チップ2と第1出力用チップ7および第2出力用チップ8との間の電磁シールド効果をさらに強化することができる。
【0116】
また、図17、図18に示す変形例のパワーアンプモジュール22は、モジュール基板4の裏面4cのキャビティ部4aを複数個設けて個別化し、キャビティ部4aと半導体チップの関係を1対1とするものであり、隣り合ったチップ相互間の干渉(クロストークまたはクロスバンドアイソレーション)を防止するものである。
【0117】
例えば、図18に示すようにモジュール基板4の裏面4cに2つのキャビティ部4aが形成され、それぞれのキャビティ部4a内に別々に能動チップである第1出力用チップ7と第2出力用チップ8が配置されている。その際、第1出力用チップ7にGSM側の2段めと終段の高周波増幅回路が組み込まれ、第2出力用チップ8にDCS側の2段めと終段の高周波増幅回路が組み込まれている。このような2つの半導体チップに対して、キャビティ部4aが個別化されているとともに、少なくともそれぞれのキャビティ部4aの内周壁4jに導体パターンである第3GNDパターン4iが設けられていることにより、隣り合ったチップ相互間の干渉を防止することができる。
【0118】
さらに、モジュール基板4に第1GNDパターン4dや、各キャビティ部4aの底部4hの第2GNDパターン4gおよび各キャビティ部4aの周囲の複数のビア配線4eが設けられていることにより、表面4b側の制御用チップ2との電磁シールドを強化することもできる。
【0119】
また、モジュール基板4の裏面4cの各キャビティ部4aの周囲にGND電位の導体パターンである外部GNDパターン4kが形成されていることにより、電磁シールド効果をさらに強化することができる。
【0120】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0121】
例えば、前記実施の形態1,2では、半導体装置が、パワーアンプモジュールの場合を説明したが、前記半導体装置は、モジュール基板4に複数の半導体チップが搭載される高周波モジュールであれば、パワーアンプモジュール以外のモジュール製品であってもよい。
【0122】
また、半導体チップはシリコン基板から形成されるものであってもよく、あるいはガリウムヒ素(GaAs)から形成されるものであってもよいが、特に熱伝導性の悪いガリウムヒ素から形成された半導体チップの場合、前記実施の形態1,2の半導体装置では半導体チップの熱抵抗を低減できるため、より有効である。
【0123】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0124】
接地電位と電気的に接続された導体パターンが配線基板の第1の半導体チップと第2の半導体チップの間に配置されていることにより、両チップ間の電磁シールドを強化することができ、実装部品のシールド効果の向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の半導体装置の一例であるパワーアンプモジュールの構造を示す平面図である。
【図2】図1に示すパワーアンプモジュールの構造を示す断面図である。
【図3】図1に示すパワーアンプモジュールの構造を示す底面図である。
【図4】図1に示すパワーアンプモジュールの配線基板の表面側に搭載される各実装部品の配置の一例を示す平面配置図である。
【図5】図1に示すパワーアンプモジュールに組み込まれた高周波増幅回路の構成の一例を示す回路ブロック図である。
【図6】図1に示すパワーアンプモジュールにおける各段の素子電力と熱抵抗値の一例を示す比較データ図である。
【図7】図1に示すパワーアンプモジュールに組み込まれた配線基板における内部GND層とキャビティの構造の一例を示す底面図である。
【図8】図1に示すパワーアンプモジュールの実装基板への実装構造の一例を示す部分断面図である。
【図9】本発明の実施の形態1の変形例のパワーアンプモジュールの構造を示す断面図である。
【図10】図9に示すパワーアンプモジュールにおけるワイヤボンディング後の構造を示す底面図である。
【図11】図9に示すパワーアンプモジュールの実装基板への実装構造を示す部分断面図である。
【図12】図9に示すパワーアンプモジュールを搭載した電子装置の構造の一例を示す部分断面図である。
【図13】図12に示す電子装置を搭載した携帯用電子機器の構造の一例を示す構造ブロック図である。
【図14】本発明の実施の形態2の半導体装置の一例であるパワーアンプモジュールの構造を示す断面図である。
【図15】本発明の実施の形態2の変形例のパワーアンプモジュールにおける配線基板の表面側に搭載される各実装部品の配置を示す平面配置図である。
【図16】図15に示すパワーアンプモジュールの構造を示す底面図である。
【図17】本発明の実施の形態2の変形例のパワーアンプモジュールにおける配線基板の表面側に搭載される各実装部品の配置を示す平面配置図である。
【図18】図17に示すパワーアンプモジュールの構造を示す底面図である。
【符号の説明】
1 パワーアンプモジュール(半導体装置)
1a ランド(外部端子)
2 制御用チップ(第1の半導体チップ)
2a 主面
2b 背面
2c GSM側初段アンプ
2d DCS側初段アンプ
2e 回路ブロック
3 チップ部品
3a 接続端子
4 モジュール基板(配線基板)
4a キャビティ部(凹部)
4b 表面
4c 裏面
4d 第1GNDパターン(導体パターン)
4e ビア配線
4f 端子
4g 第2GNDパターン(導体パターン)
4h 底部
4i 第3GNDパターン(導体パターン)
4j 内周壁
4k 外部GNDパターン
4l 接続用端子
4m 段差部
5 半田接続部
6 封止部
7 第1出力用チップ(第2の半導体チップ)
7a 主面
7b 背面
7c GSM側2段めアンプ
7d GSM側終段アンプ
7e 回路ブロック
8 第2出力用チップ(第3の半導体チップ)
8a 主面
8b 背面
8c DCS側2段めアンプ
8d DCS側終段アンプ
8e 回路ブロック
9 放熱板
10 熱伝導性接着剤
11 アンダーフィル封止部
12 マザーボード(実装基板)
12a 基板端子
12b GND端子(導体パターン)
13 出力用チップ(第2の半導体チップ)
13a 主面
13b 背面
13c ボンディングパッド
14 ワイヤ
15 パワーアンプモジュール(半導体装置)
16 バンプ電極
17 半田部
18 半田バンプ
18a GNDバンプ
19 放熱経路
20 アンテナスイッチモジュール(隣接モジュール)
21 電波
22 パワーアンプモジュール(半導体装置)
23 ダイオード
23a ペレット
23b リード
23c ワイヤ
23d 封止体
24 金属ケース
25 セラミック基板
26 携帯用電話機
26a アンテナ
26b 低雑音増幅器
26c 高周波信号処理IC
26d スピーカ
26e マイク
26f 信号処理部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor manufacturing technique, and particularly to a technique that is effective when applied to an electromagnetic shield of a module product such as a power amplifier module.
[0002]
[Prior art]
As an example of a module product (semiconductor device) on which chip components such as a chip capacitor and a chip resistor and a semiconductor chip for bare chip mounting are mounted, a power amplifier module has been developed. For example, it is incorporated in a portable telephone or the like.
[0003]
The hybrid module, which is a module product, is described in, for example, JP-A-2000-58741.
[0004]
That is, Japanese Patent Application Laid-Open No. 2000-58741 describes a structure in which a chip case is mounted on the front surface, and a metal case is mounted on the front surface side of a circuit board on which circuit components are mounted on the back surface. Also, a hybrid module that is small in size and has good heat radiation by having a structure in which a chip component is covered by a metal case is described.
[0005]
[Problems to be solved by the invention]
The present inventor has studied the technology for mounting the components on the front and back surfaces of the substrate as described above to reduce the size of the module product, and as a result, mounted a component for transmitting a high-frequency signal on at least one of the front and back surfaces. In such a case, it was found that an electromagnetic shield was required between the components on the front and back surfaces.
[0006]
That is, the noise generated from the component transmitting the high-frequency signal is picked up by the signal of the other component, and since the two components are electrically connected, the noise adversely affects the high-frequency signal.
[0007]
However, in the hybrid module described in Japanese Patent Application Laid-Open No. 2000-58741, there is no description about electromagnetic shielding between components on the front and back surfaces.
[0008]
Further, in the hybrid module described in JP-A-2000-58741, a metal case is attached to a circuit board, and a gap between an inner peripheral wall of the metal case and a chip component arranged at the outermost periphery is at least 0.5. Since it is necessary to provide about 0.6 mm, the size of the hybrid module cannot be further reduced.
[0009]
In other words, in portable electronic devices such as portable telephones, the miniaturization and thinning of these main bodies require further miniaturization of semiconductor devices and electronic devices including module products mounted on the portable electronic devices. The problem is that further miniaturization cannot be achieved in semiconductor devices and electronic devices.
[0010]
An object of the present invention is to provide a semiconductor device and an electronic device that improve a shielding effect of a mounted component.
[0011]
Another object of the present invention is to provide a semiconductor device and an electronic device that are reduced in size.
[0012]
Another object of the present invention is to provide a semiconductor device and an electronic device for improving heat dissipation of a semiconductor chip.
[0013]
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0014]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
[0015]
That is, the present invention provides a wiring board having a front surface and a back surface opposite thereto, a first semiconductor chip mounted on the front surface of the wiring substrate, and a second semiconductor chip mounted on the back surface of the wiring substrate And a plurality of external terminals provided on the back surface of the wiring board, wherein the wiring board is provided with a conductor pattern electrically connected to a ground potential, wherein the conductor pattern is the first pattern. It is arranged between a semiconductor chip and the second semiconductor chip.
[0016]
Further, the present invention provides a semiconductor device in which a semiconductor chip is mounted in a concave portion of a wiring board, and a conductor pattern electrically connected to a ground potential is provided on an inner peripheral wall of the concave portion; And a mounting board on which the semiconductor device and the adjacent module are mounted. The semiconductor device and the adjacent module are disposed adjacent to each other on the same surface of the mounting board. Things.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0018]
In the following embodiments, when necessary for the sake of convenience, the description will be made by dividing into a plurality of sections or embodiments, but unless otherwise specified, they are not unrelated to each other and one is the other. Some or all modifications, details, supplementary explanations, etc.
[0019]
Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, amount, range, etc.), a case where it is particularly specified and a case where it is clearly limited to a specific number in principle, etc. Except, the number is not limited to the specific number, and may be more than or less than the specific number.
[0020]
Furthermore, in the following embodiments, the components (including element steps, etc.) are not necessarily essential, unless otherwise specified or considered to be essential in principle. Needless to say.
[0021]
Similarly, in the following embodiments, when referring to the shapes, positional relationships, and the like of the components, the shapes are substantially the same, unless otherwise specified, and in cases where it is considered in principle not to be so. And the like. The same applies to the above numerical values and ranges.
[0022]
In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and the repeated description thereof will be omitted.
[0023]
(Embodiment 1)
FIG. 1 is a plan view showing the structure of a power amplifier module as an example of the semiconductor device according to the first embodiment of the present invention, FIG. 2 is a sectional view showing the structure of the power amplifier module shown in FIG. 1, and FIG. FIG. 4 is a bottom view showing the structure of the power amplifier module shown in FIG. 4, FIG. 4 is a plan view showing an example of the arrangement of each mounted component mounted on the front side of the wiring board of the power amplifier module shown in FIG. 1, and FIG. FIG. 6 is a circuit block diagram showing an example of a configuration of a high-frequency amplifier circuit incorporated in the power amplifier module shown in FIG. 6. FIG. 6 is a comparison data diagram showing an example of element power and thermal resistance of each stage in the power amplifier module shown in FIG. 7 is a bottom view showing an example of the structure of the internal GND layer and the cavity in the wiring board incorporated in the power amplifier module shown in FIG. 1, and FIG. 8 is a power amplifier module shown in FIG. 9 is a partial cross-sectional view showing an example of a mounting structure on a mounting substrate, FIG. 9 is a cross-sectional view showing a structure of a power amplifier module according to a modification of the first embodiment of the present invention, and FIG. FIG. 11 is a bottom view showing a structure after wire bonding, FIG. 11 is a partial sectional view showing a mounting structure of the power amplifier module shown in FIG. 9 on a mounting board, and FIG. 12 is a structure of an electronic device mounted with the power amplifier module shown in FIG. FIG. 13 is a structural block diagram showing an example of the structure of a portable electronic device on which the electronic device shown in FIG. 12 is mounted.
[0024]
The semiconductor device according to the first embodiment shown in FIGS. 1 and 2 is a high-frequency module product called a
[0025]
The
[0026]
The detailed configuration of the
[0027]
The
[0028]
Therefore, the
[0029]
Therefore, in the
[0030]
Further, in the
[0031]
Therefore, the
[0032]
As shown in FIG. 2, a
[0033]
As described above, in the
[0034]
Next, a circuit block of the high-frequency amplifier shown in FIG. 5 in the
[0035]
In the amplifying circuit of the high-frequency amplifier, two frequency bands are divided into two amplifying circuits, respectively, and the amplifying circuits are amplified in three stages. Is controlled by the control circuit. Of the three stages, the first stage amplifier circuit is formed on the control chip (first semiconductor chip) 2 mounted on the
[0036]
However, the second-stage amplifier circuit may be formed on the
[0037]
In order to reduce the size of the chip, for example, the first-stage amplifier circuit may be formed on the
[0038]
Here, two types of frequency bands will be described. One is of the GSM (Global System for Mobile Communication) system, and 880 to 915 MHz is used as the frequency band. The other is a module of DCS (Digital Communication System 1800), which uses 1710 to 1785 MHz as a frequency band, and is a module compatible with both of these systems.
[0039]
Therefore, as shown in FIG. 5, the high-frequency amplifier circuit is divided into three
[0040]
Therefore, in the
[0041]
The GSM-side and DCS-side GSM-side first-
[0042]
The
[0043]
Next, the respective thermal resistance values of the
[0044]
That is, in the
[0045]
On the other hand, in the
[0046]
Next, in the
[0047]
First, as shown in FIG. 2, a solid GND pattern is electrically connected to a ground (reference) potential (GND) inside a
[0048]
Thereby, the electromagnetic shield between the
[0049]
Further, as shown in FIG. 2, a second GND pattern (conductor pattern) 4g, which is a GND pattern electrically connected to a ground (reference) potential (GND), is provided on the bottom 4h of the
[0050]
Further, a third GND pattern (conductor pattern) 4i, which is a GND pattern electrically connected to a ground (reference) potential (GND), is provided on the inner
[0051]
Further, as shown in FIG. 7, a plurality of via wirings 4e as thermal vias are provided around the
[0052]
As described above, in the
[0053]
Therefore, as shown in FIG. 2, the
[0054]
As a result, the electromagnetic shield between the
[0055]
That is, the electromagnetic shield between the control circuit and the first-stage amplifier circuit and the second-stage and third-stage amplifier circuits can be strengthened, and the occurrence of troubles such as oscillation in a frequency band outside the predetermined range can be prevented. it can.
[0056]
In the
[0057]
Further, a ring-shaped
[0058]
On the other hand, the plurality of
[0059]
The
[0060]
That is, the
[0061]
In the
[0062]
In other words, since division can be performed at the very end of the mounted component when individualizing, the dead space (wasteful space) around the substrate can be reduced, and the
[0063]
In other words, since the mounted components can be arranged almost to the outer periphery of the mountable range of the board, the mounting density of the components can be improved.
[0064]
Further, the
[0065]
Next, a mounting mode of the
[0066]
As shown in FIGS. 2 and 8, when the
[0067]
Since the
[0068]
Further, the
[0069]
If the
[0070]
In addition, because of the flip-chip connection, the GND terminal 12b of the
[0071]
Each land 1a, which is an external terminal of the
[0072]
In addition, by performing flip-chip connection with the
[0073]
Therefore, the heat dissipation of the
[0074]
As a result, the operation of the
[0075]
Next, a method for manufacturing the semiconductor device (power amplifier module 1) of the first embodiment will be described.
[0076]
First, a module substrate (wiring substrate) 4 shown in FIG. 7 having a
[0077]
Thereafter, the
[0078]
At this time, the
[0079]
Thereafter, the
[0080]
After that, resin sealing is performed.
[0081]
At that time, the mounted components on the
[0082]
Thereby, the sealing
[0083]
The
[0084]
After that, the
[0085]
Thus, the assembly of the
[0086]
Next, a
[0087]
The
[0088]
Therefore, as shown in FIG. 10, a plurality of
[0089]
In addition, among the plurality of
[0090]
In the case of the
[0091]
Other structures of the
[0092]
Next, the configuration of the electronic device (module product) of the first embodiment shown in FIG. 12 will be described.
[0093]
In the electronic device, the
[0094]
That is, the electronic device according to the first embodiment has the
[0095]
The
[0096]
On the other hand, the
[0097]
Therefore, an
[0098]
In the electronic device having such a configuration, since both the
[0099]
Here, FIG. 13 illustrates a block configuration of a
[0100]
Since the
[0101]
(Embodiment 2)
FIG. 14 is a cross-sectional view showing a structure of a power amplifier module as an example of the semiconductor device according to the second embodiment of the present invention. FIG. 15 is a front view of a wiring board in a power amplifier module according to a modification of the second embodiment of the present invention. FIG. 16 is a plan view showing the arrangement of each mounted component mounted on the power amplifier module, FIG. 16 is a bottom view showing the structure of the power amplifier module shown in FIG. 15, and FIG. 17 shows a power amplifier module according to a modification of the second embodiment of the present invention. FIG. 18 is a plan view showing the arrangement of each mounted component mounted on the front side of the wiring board, and FIG. 18 is a bottom view showing the structure of the power amplifier module shown in FIG.
[0102]
The semiconductor device according to the second embodiment is, like the first embodiment, a case where the semiconductor device is the
[0103]
Therefore, on the
[0104]
For example, the
[0105]
Further, since the height of the external terminals is required to be equal to the mounting height of both chips, the
[0106]
That is, since the heights of the
[0107]
When adjusting the heights of the
[0108]
By making the solder bumps 18 slightly protrude from the
[0109]
The
[0110]
Further, the
[0111]
A
[0112]
Thereby, the electromagnetic shielding effect between the
[0113]
Next, a modified example of the
[0114]
In the
[0115]
In the
[0116]
The
[0117]
For example, as shown in FIG. 18, two
[0118]
Further, since the
[0119]
In addition, since the
[0120]
As described above, the invention made by the inventor has been specifically described based on the embodiment of the invention. However, the invention is not limited to the embodiment of the invention, and various modifications may be made without departing from the gist of the invention. It goes without saying that it is possible.
[0121]
For example, in the first and second embodiments, a case has been described in which the semiconductor device is a power amplifier module. However, the semiconductor device may be a power amplifier if the semiconductor device is a high-frequency module in which a plurality of semiconductor chips are mounted on the
[0122]
Further, the semiconductor chip may be formed from a silicon substrate or may be formed from gallium arsenide (GaAs). Particularly, the semiconductor chip formed from gallium arsenide having poor heat conductivity. In the case of (1), the semiconductor devices of the first and second embodiments are more effective because the thermal resistance of the semiconductor chip can be reduced.
[0123]
【The invention's effect】
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.
[0124]
Since the conductor pattern electrically connected to the ground potential is arranged between the first semiconductor chip and the second semiconductor chip of the wiring board, the electromagnetic shield between both chips can be strengthened, and the mounting can be performed. It is possible to improve the shielding effect of the component.
[Brief description of the drawings]
FIG. 1 is a plan view illustrating a structure of a power amplifier module as an example of a semiconductor device according to a first embodiment of the present invention;
FIG. 2 is a sectional view showing a structure of the power amplifier module shown in FIG.
FIG. 3 is a bottom view showing the structure of the power amplifier module shown in FIG.
FIG. 4 is a plan view showing an example of an arrangement of each mounted component mounted on a front surface side of a wiring board of the power amplifier module shown in FIG. 1;
FIG. 5 is a circuit block diagram showing an example of a configuration of a high-frequency amplifier circuit incorporated in the power amplifier module shown in FIG.
6 is a comparative data diagram showing an example of element power and thermal resistance of each stage in the power amplifier module shown in FIG.
FIG. 7 is a bottom view showing an example of a structure of an internal GND layer and a cavity in a wiring board incorporated in the power amplifier module shown in FIG. 1;
8 is a partial cross-sectional view showing one example of a mounting structure of the power amplifier module shown in FIG. 1 on a mounting board.
FIG. 9 is a cross-sectional view illustrating a structure of a power amplifier module according to a modification of the first embodiment of the present invention.
FIG. 10 is a bottom view showing a structure after wire bonding in the power amplifier module shown in FIG. 9;
11 is a partial cross-sectional view showing a mounting structure of the power amplifier module shown in FIG. 9 on a mounting board.
12 is a partial cross-sectional view illustrating an example of a structure of an electronic device equipped with the power amplifier module illustrated in FIG.
13 is a structural block diagram illustrating an example of a structure of a portable electronic device on which the electronic device illustrated in FIG. 12 is mounted.
FIG. 14 is a cross-sectional view illustrating a structure of a power amplifier module as an example of the semiconductor device according to the second embodiment of the present invention;
FIG. 15 is a plan view showing an arrangement of each mounted component mounted on a front surface side of a wiring board in a power amplifier module according to a modification of the second embodiment of the present invention.
FIG. 16 is a bottom view showing the structure of the power amplifier module shown in FIG.
FIG. 17 is a plan view showing an arrangement of each mounted component mounted on a front surface side of a wiring board in a power amplifier module according to a modification of the second embodiment of the present invention.
18 is a bottom view showing the structure of the power amplifier module shown in FIG.
[Explanation of symbols]
1 Power amplifier module (semiconductor device)
1a Land (external terminal)
2 Control chip (first semiconductor chip)
2a Main surface
2b back
2c GSM first stage amplifier
2d DCS side first stage amplifier
2e circuit block
3 Chip components
3a connection terminal
4 Module board (wiring board)
4a Cavity (recess)
4b surface
4c back side
4d 1st GND pattern (conductor pattern)
4e Via wiring
4f terminal
4g 2nd GND pattern (conductor pattern)
4h bottom
4i Third GND pattern (conductor pattern)
4j Inner wall
4k external GND pattern
4l connection terminal
4m step
5 Solder connection
6 Sealing part
7 First output chip (second semiconductor chip)
7a Main surface
7b back
7c Second stage amplifier on GSM side
7d GSM side final stage amplifier
7e Circuit block
8 Second output chip (third semiconductor chip)
8a Main surface
8b back
8c DCS side second stage amplifier
8d DCS side final stage amplifier
8e circuit block
9 Heat sink
10. Thermal conductive adhesive
11 Underfill sealing part
12 Motherboard (mounting board)
12a Board terminal
12b GND terminal (conductor pattern)
13. Output chip (second semiconductor chip)
13a Main surface
13b back
13c bonding pad
14 wires
15 Power amplifier module (semiconductor device)
16 Bump electrode
17 Solder part
18 Solder bump
18a GND bump
19 Heat dissipation path
20 Antenna switch module (adjacent module)
21 radio waves
22 Power amplifier module (semiconductor device)
23 Diode
23a pellet
23b lead
23c wire
23d sealed body
24 metal case
25 ceramic substrate
26 Portable Telephone
26a antenna
26b low noise amplifier
26c high frequency signal processing IC
26d speaker
26e microphone
26f signal processing unit
Claims (18)
前記配線基板の表面に搭載された第1の半導体チップと、
前記配線基板の裏面に搭載された第2の半導体チップと、
前記配線基板の裏面に設けられた複数の外部端子とを有し、
前記配線基板に、接地電位と電気的に接続された導体パターンが設けられており、前記導体パターンは前記第1の半導体チップと前記第2の半導体チップの間に配置されていることを特徴とする半導体装置。A wiring board having a front surface and a back surface opposite thereto,
A first semiconductor chip mounted on a surface of the wiring board;
A second semiconductor chip mounted on the back surface of the wiring board;
A plurality of external terminals provided on the back surface of the wiring board,
The wiring board is provided with a conductor pattern electrically connected to a ground potential, and the conductor pattern is disposed between the first semiconductor chip and the second semiconductor chip. Semiconductor device.
前記配線基板の表面に搭載された第1の半導体チップと、
前記配線基板の裏面に搭載された第2の半導体チップと、
前記配線基板の裏面に設けられた複数の外部端子と、
前記第2の半導体チップの背面に接続された金属板とを有し、
接地電位と電気的に接続された前記導体パターンが形成された実装基板に実装される半導体装置であって、
前記配線基板に、接地電位と電気的に接続された導体パターンが設けられており、前記導体パターンは前記第1の半導体チップと前記第2の半導体チップの間に配置されているとともに、前記半導体装置は、前記金属板が前記実装基板の導体パターンに接続されて前記実装基板に実装されることを特徴とする半導体装置。A wiring board having a front surface and a back surface opposite thereto,
A first semiconductor chip mounted on a surface of the wiring board;
A second semiconductor chip mounted on the back surface of the wiring board;
A plurality of external terminals provided on the back surface of the wiring board,
A metal plate connected to a back surface of the second semiconductor chip,
A semiconductor device mounted on a mounting board on which the conductor pattern electrically connected to a ground potential is formed,
The wiring board is provided with a conductor pattern electrically connected to a ground potential. The conductor pattern is disposed between the first semiconductor chip and the second semiconductor chip, and the conductor pattern is provided between the first semiconductor chip and the second semiconductor chip. The device is characterized in that the metal plate is connected to a conductor pattern of the mounting board and mounted on the mounting board.
前記配線基板の表面に搭載された第1の半導体チップと、
前記配線基板の裏面に搭載された第2の半導体チップと、
前記配線基板の裏面に設けられた複数の外部端子とを有し、
接地電位と電気的に接続された導体パターンが形成された実装基板に実装される半導体装置であって、
前記配線基板に、接地電位と電気的に接続された前記導体パターンが設けられており、前記導体パターンは前記第1の半導体チップと前記第2の半導体チップの間に配置されているとともに、前記半導体装置は、前記第2の半導体チップの背面が前記実装基板の導体パターンに接続されて前記実装基板に実装されることを特徴とする半導体装置。A wiring board having a front surface and a back surface opposite thereto,
A first semiconductor chip mounted on a surface of the wiring board;
A second semiconductor chip mounted on the back surface of the wiring board;
A plurality of external terminals provided on the back surface of the wiring board,
A semiconductor device mounted on a mounting board on which a conductor pattern electrically connected to a ground potential is formed,
The wiring board is provided with the conductor pattern electrically connected to a ground potential, and the conductor pattern is disposed between the first semiconductor chip and the second semiconductor chip, The semiconductor device is characterized in that a back surface of the second semiconductor chip is connected to a conductor pattern of the mounting board and mounted on the mounting board.
それぞれの前記凹部に実装された複数の能動チップと、
前記配線基板の裏面に設けられた複数の外部端子とを有し、
前記凹部の内周壁に、接地電位と電気的に接続された導体パターンが設けられていることを特徴とする半導体装置。A wiring board having a front surface and a back surface on the opposite side, and a plurality of recesses formed on at least one of the front and back surfaces,
A plurality of active chips mounted in each of the recesses;
A plurality of external terminals provided on the back surface of the wiring board,
A semiconductor device, wherein a conductor pattern electrically connected to a ground potential is provided on an inner peripheral wall of the concave portion.
前記半導体装置に隣接して配置された隣接モジュールと、
前記半導体装置および前記隣接モジュールが搭載される実装基板とを有し、
前記実装基板に前記半導体装置と前記隣接モジュールとが隣接して配置されていることを特徴とする電子装置。A semiconductor device in which a semiconductor chip is mounted in a concave portion of a wiring board and a conductor pattern electrically connected to a ground potential is provided on an inner peripheral wall of the concave portion;
An adjacent module arranged adjacent to the semiconductor device;
A mounting board on which the semiconductor device and the adjacent module are mounted,
The electronic device, wherein the semiconductor device and the adjacent module are arranged adjacent to each other on the mounting board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002291771A JP2004128288A (en) | 2002-10-04 | 2002-10-04 | Semiconductor device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002291771A JP2004128288A (en) | 2002-10-04 | 2002-10-04 | Semiconductor device and electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004128288A true JP2004128288A (en) | 2004-04-22 |
Family
ID=32283232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002291771A Pending JP2004128288A (en) | 2002-10-04 | 2002-10-04 | Semiconductor device and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004128288A (en) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006093554A (en) * | 2004-09-27 | 2006-04-06 | Sanyo Electric Co Ltd | Semiconductor integrated circuit device |
WO2006048932A1 (en) * | 2004-11-04 | 2006-05-11 | Renesas Technology Corp. | Electronic device and electronic device manufacturing method |
JP2007088179A (en) * | 2005-09-21 | 2007-04-05 | Murata Mfg Co Ltd | High frequency device |
JP2007103839A (en) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | Semiconductor device |
US7301775B2 (en) | 2005-09-26 | 2007-11-27 | Sharp Kabushiki Kaisha | Receiving device |
JP2008016785A (en) * | 2006-06-30 | 2008-01-24 | Taiyo Yuden Co Ltd | Resin sealing circuit apparatus |
KR100839067B1 (en) | 2005-09-08 | 2008-06-19 | 샤프 가부시키가이샤 | Electronic circuit module and manufacturing method thereof |
US7706756B2 (en) | 2006-02-28 | 2010-04-27 | Renesas Technology Corp. | RF power module |
US7723837B2 (en) | 2005-01-31 | 2010-05-25 | Nec Electronics Corporation | Semiconductor device |
JP2012089590A (en) * | 2010-10-18 | 2012-05-10 | Hitachi Metals Ltd | Electronic component |
JP2012222491A (en) * | 2011-04-06 | 2012-11-12 | Hitachi Metals Ltd | Module |
WO2022071010A1 (en) * | 2020-09-30 | 2022-04-07 | 株式会社村田製作所 | High-frequency module and communication device |
US11309925B2 (en) | 2018-11-02 | 2022-04-19 | Murata Manufacturing Co., Ltd. | Radio-frequency module, transmission power amplifier, and communication apparatus |
WO2022113820A1 (en) * | 2020-11-25 | 2022-06-02 | 株式会社村田製作所 | High-frequency module and communication device |
US11646257B2 (en) | 2020-08-12 | 2023-05-09 | Samsung Electro-Mechanics Co., Ltd. | Electronic device module and manufacturing method thereof |
-
2002
- 2002-10-04 JP JP2002291771A patent/JP2004128288A/en active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006093554A (en) * | 2004-09-27 | 2006-04-06 | Sanyo Electric Co Ltd | Semiconductor integrated circuit device |
WO2006048932A1 (en) * | 2004-11-04 | 2006-05-11 | Renesas Technology Corp. | Electronic device and electronic device manufacturing method |
US7723837B2 (en) | 2005-01-31 | 2010-05-25 | Nec Electronics Corporation | Semiconductor device |
KR100839067B1 (en) | 2005-09-08 | 2008-06-19 | 샤프 가부시키가이샤 | Electronic circuit module and manufacturing method thereof |
JP2007088179A (en) * | 2005-09-21 | 2007-04-05 | Murata Mfg Co Ltd | High frequency device |
US7301775B2 (en) | 2005-09-26 | 2007-11-27 | Sharp Kabushiki Kaisha | Receiving device |
JP2007103839A (en) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | Semiconductor device |
US8039969B2 (en) | 2005-10-07 | 2011-10-18 | Nec Electronics Corporation | Semiconductor device |
US7706756B2 (en) | 2006-02-28 | 2010-04-27 | Renesas Technology Corp. | RF power module |
US7962105B2 (en) | 2006-02-28 | 2011-06-14 | Renesas Electronics Corporation | RF power module |
JP2008016785A (en) * | 2006-06-30 | 2008-01-24 | Taiyo Yuden Co Ltd | Resin sealing circuit apparatus |
JP2012089590A (en) * | 2010-10-18 | 2012-05-10 | Hitachi Metals Ltd | Electronic component |
JP2012222491A (en) * | 2011-04-06 | 2012-11-12 | Hitachi Metals Ltd | Module |
US11309925B2 (en) | 2018-11-02 | 2022-04-19 | Murata Manufacturing Co., Ltd. | Radio-frequency module, transmission power amplifier, and communication apparatus |
US11646257B2 (en) | 2020-08-12 | 2023-05-09 | Samsung Electro-Mechanics Co., Ltd. | Electronic device module and manufacturing method thereof |
WO2022071010A1 (en) * | 2020-09-30 | 2022-04-07 | 株式会社村田製作所 | High-frequency module and communication device |
WO2022113820A1 (en) * | 2020-11-25 | 2022-06-02 | 株式会社村田製作所 | High-frequency module and communication device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7268426B2 (en) | High-frequency chip packages | |
US7089032B2 (en) | Radio transmitting/receiving device | |
JP2003258192A (en) | Semiconductor device and method for manufacturing the same | |
US20090230541A1 (en) | Semiconductor device and manufacturing method of the same | |
US7176506B2 (en) | High frequency chip packages with connecting elements | |
US20210233865A1 (en) | Microwave device and antenna | |
US8115295B2 (en) | Semiconductor device | |
US20040179344A1 (en) | Electronic device capable of preventing electromagnetic wave from being radiated | |
KR20080102270A (en) | A single package wireless communication device | |
JP2004128288A (en) | Semiconductor device and electronic apparatus | |
KR20120035394A (en) | Apparatus for system-on-package using vertical transmission line transition and land grid array connection | |
US20030197250A1 (en) | Semiconductor device and method of fabricating the same | |
JP2004296613A (en) | Semiconductor device | |
KR20070029081A (en) | Electronic circuit module and manufacturing method thereof | |
JP2003060523A (en) | Radio communication module | |
JP2002100698A (en) | Semiconductor device package and semiconductor device | |
US6483186B1 (en) | High power monolithic microwave integrated circuit package | |
JP4284744B2 (en) | High frequency integrated circuit device | |
US7763960B2 (en) | Semiconductor device, method for manufacturing semiconductor device, and electric equipment system | |
JP2003179181A (en) | Resin wiring board | |
KR20150076816A (en) | Electronic device module | |
JP2004071597A (en) | Semiconductor module | |
JP2004296719A (en) | Semiconductor device | |
KR20040063784A (en) | Semiconductor apparatus | |
JP2004071772A (en) | High-frequency package |