KR100337927B1 - Bit line formation method of semiconductor device - Google Patents
Bit line formation method of semiconductor device Download PDFInfo
- Publication number
- KR100337927B1 KR100337927B1 KR1019980061905A KR19980061905A KR100337927B1 KR 100337927 B1 KR100337927 B1 KR 100337927B1 KR 1019980061905 A KR1019980061905 A KR 1019980061905A KR 19980061905 A KR19980061905 A KR 19980061905A KR 100337927 B1 KR100337927 B1 KR 100337927B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- forming
- contact hole
- film
- line contact
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
Abstract
본 발명은 반도체소자의 비트라인 형성방법에 관한 것으로, 비트라인의 고속화에 따른 금속 비트라인의 형성방법에 있어서, 비트라인 콘택홀 저부 또는 표면에 실리콘층을 형성하고 티타늄막과 티타늄질화막을 형성한 다음, 열처리공정을 실시하여 티타늄질화막을 형성하되, 단결정인 반도체기판의 손실을 최소화함으로써 반도체소자의 특성 열화를 방지할 수 있어 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키고 반도체소자의 고집적화를 가능하게 하는 기술이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a bit line of a semiconductor device. The method of forming a metal bit line according to a higher speed of a bit line includes forming a silicon layer on a bottom or surface of a bit line contact hole and forming a titanium film and a titanium nitride film. Next, a titanium nitride film is formed by performing a heat treatment process, thereby minimizing the loss of a single crystal semiconductor substrate, thereby preventing deterioration of characteristics of the semiconductor device, thereby improving characteristics and reliability of the semiconductor device and enabling high integration of the semiconductor device. It is a technique to do.
Description
본 발명은 반도체소자의 비트라인 형성방법에 관한 것으로, 특히 녹는점이 높고 비저항이 낮은 텅스텐을 비트라인으로 사용하는 기술에 관한 것이다.The present invention relates to a method for forming a bit line of a semiconductor device, and more particularly, to a technique of using tungsten having a high melting point and low specific resistance as a bit line.
일반적으로, 텅스텐은 박막의 비저항이 10 ∼ 20μΩcm 로 매우 낮으며 모서리 도포성이 매우 우수하여 기존의 비트라인 물질인 다결정실리콘과 텅스텐 실리사이드의 2중 박막에 비해 소자의 성능을 월등히 향상시킬 수 있다.In general, tungsten had the specific resistance of the thin films is very low as 10 ~ 20 μ Ωcm edge coatability can be excellent by far improve the performance of the device than the second of the thin film of the conventional bit line material, the polysilicon and tungsten silicide have.
이때, 텅스텐을 비트라인으로 사용하기 위해서는 텅스텐의 접착층으로 티타늄질화막을, 그리고 접착층과 접촉저항을 낮추기 위해 티타늄막을 사용하는 것이 일반적이다.In this case, in order to use tungsten as a bit line, it is common to use a titanium nitride film as an adhesive layer of tungsten and a titanium film to lower contact resistance with the adhesive layer.
즉, 비트라인 콘택의 형성 후 티타늄막, 티타늄질화막 및 텅스텐의 적층구조로 금속 비트라인을 형성시키는 것이다.That is, after the formation of the bit line contact, the metal bit line is formed with a stacked structure of titanium film, titanium nitride film and tungsten.
이때, 상기 티타늄막은 접합층의 단결정실리콘과 접하게 되며 따라서 뒤따르는 공정에서 공정온도가 고온으로 올라감에 따라 티타늄 실리사이드로 변환된다.At this time, the titanium film is in contact with the single crystal silicon of the bonding layer and thus is converted into titanium silicide as the process temperature rises to a high temperature in the following process.
더욱이, 이물질은 750 ℃ 이상의 온도에서 상변이와 함께 응집되는 특성을 나타내어 접착층의 깊이를 크게 감소시킨다. 또한, 접착층에 도핑된 도펀트를 흡수하기까지 한다. 이에 따라 금속 비트라인과 접착층과의 접촉저항 및 누설전류를 크게 증가시켜 소자의 오동작을 초래한다.Moreover, the foreign material exhibits the property of coagulation with phase transition at a temperature of 750 ° C. or more, thereby greatly reducing the depth of the adhesive layer. It also absorbs dopants doped into the adhesive layer. As a result, contact resistance and leakage current between the metal bit line and the adhesive layer are greatly increased, resulting in malfunction of the device.
상기한 바와 같이 종래기술에 따른 반도체소자의 비트라인 형성방법은, 금속 비트라인과 접착층과의 접촉저항 및 누설전류를 크게 증가시켜 소자의 오동작을 초래하여 소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.As described above, the method of forming a bit line of a semiconductor device according to the related art has a problem in that the contact resistance and leakage current between a metal bit line and an adhesive layer are greatly increased, resulting in malfunction of the device, thereby degrading the characteristics and reliability of the device. .
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 티타늄 실리사이드가 유발되는 부분에 완충층을 형성하여 후속공정 시 반도체소자의 특성 열화를 방지할 수 있는 반도체소자의 비트라인 형성방법을 제공하는데 그 목적이 있다.The present invention provides a method for forming a bit line of a semiconductor device that can prevent the deterioration of characteristics of the semiconductor device in the subsequent process by forming a buffer layer in the titanium silicide-induced portion to solve the above problems of the prior art. There is this.
도 1a 내지 도 1e는 본 발명의 제1실시예에 반도체소자의 비트라인 형성방법을 도시한 단면도.1A to 1E are cross-sectional views showing a bit line forming method of a semiconductor device in accordance with a first embodiment of the present invention.
도 2a 및 도 2b 는 본 발명의 제2실시예에 반도체소자의 비트라인 형성방법을 도시한 단면도.2A and 2B are cross-sectional views showing a bit line forming method of a semiconductor device in a second embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
1 : 반도체기판 2 : 하부절연층1: semiconductor substrate 2: lower insulating layer
3 : 티타늄막 4 : 실리콘층3: titanium film 4: silicon layer
5 : 티타늄질화막 6 : 텅스텐5: titanium nitride film 6: tungsten
8 : 티타늄 실리사이드 10 : 감광막패턴8: titanium silicide 10: photosensitive film pattern
20 : 비트라인 콘택홀20: bit line contact hole
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 비트라인 형성방법은,In order to achieve the above object, a method of forming a bit line of a semiconductor device according to the present invention,
반도체기판 상부에 비트라인 콘택홀이 구비되는 하부절연층을 형성하는 공정과,Forming a lower insulating layer having a bit line contact hole on the semiconductor substrate;
상기 비트라인 콘택홀을 포함한 전체표면 상부에 티타늄막을 형성하는 공정과,Forming a titanium film on the entire surface including the bit line contact hole;
상기 비트라인 콘택홀 저부의 티타늄막 상부에 실리콘층을 형성하는 공정과,Forming a silicon layer over the titanium film at the bottom of the bit line contact hole;
상기 비트라인 콘택홀을 포함한 전체표면 상부에 티타늄질화막을 형성하는 공정과,Forming a titanium nitride film on the entire surface including the bit line contact hole;
상기 반도체기판을 RTA(rapid thermal annealing) 처리함으로써 상기 비트라인 콘택홀 저부에 티타늄 실리사이드막을 형성하는 공정과,Forming a titanium silicide film on the bottom of the bit line contact hole by treating the semiconductor substrate with a rapid thermal annealing (RTA) process;
상기 비트라인 콘택홀을 매립하는 텅스텐막을 전체표면 상부에 형성하는 공정을 포함하는 것과,Forming a tungsten film on the entire surface of the bit line contact hole;
상기 티타늄막은 50 ∼ 1000 Å 두께로 형성하는 것과,The titanium film is formed to a thickness of 50 ~ 1000 mm,
상기 실리콘층은 단결정실리콘이나 다결정실리콘으로 형성하는 것과, 상기 티타늄질화막은 유기금속 화학기상증착 ( metal organic chemical vapor deposition. 이하에서 MOCVD 라 함 ) TiN 과 플라즈마처리시킨 MOCVD TiN 의 적층구조로 형성하되, 각각 50 ∼ 1000 Å 두께로 형성하는 것과,The silicon layer is formed of monocrystalline silicon or polycrystalline silicon, and the titanium nitride film is formed of a laminated structure of TiN and MOCVD TiN plasma-treated TiN, metal organic chemical vapor deposition (hereinafter referred to as MOCVD), Each having a thickness of 50 to 1000 mm,
상기 MOCVD TiN 은 티.디.엠.에이.티. ( tetrakisdimethylaminotitanium, 이하에서 TDMAT 라 함 ) 나 티.디.이.에이.티. ( tetrakisdiethylaminotitanium, 이하에서 TDEAT 라 함 ) 를 원료로 하여 MOCVD 방법으로 형성하는 것과,The MOCVD TiN was formed by T.M.A.T. (tetrakisdimethylaminotitanium, hereinafter referred to as TDMAT) or T.A.T. (tetrakisdiethylaminotitanium, hereinafter referred to as TDEAT) as a raw material to form by MOCVD method,
상기 RTA 공정을 400 ∼ 750 ℃ 의 온도에서 실시하는 것과,Performing the said RTA process at the temperature of 400-750 degreeC,
상기 RTA 는 상기 티타늄막의 형성공정 후 실시하는 것을 제1특징으로 한다.The first feature is that the RTA is performed after the forming process of the titanium film.
그리고, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 비트라인 형성방법은,In order to achieve the above object, the method of forming a bit line of a semiconductor device according to the present invention,
반도체기판 상부에 비트라인 콘택홀이 형성된 하부절연층을 형성하는 공정과,Forming a lower insulating layer having a bit line contact hole formed on the semiconductor substrate;
상기 비트라인 콘택홀을 포함한 전체표면 상부에 실리콘층을 형성하는 공정과,Forming a silicon layer on the entire surface including the bit line contact hole;
상기 하부절연층 상의 실리콘층을 식각하여 상기 콘택홀 내부의 실리콘층만을 남기는 공정과,Etching the silicon layer on the lower insulating layer to leave only the silicon layer inside the contact hole;
전체표면 상부에 티타늄막, 티타늄질화막을 적층하는 공정과,Stacking a titanium film and a titanium nitride film on the entire surface;
상기 반도체기판을 어닐링하여 상기 반도체기판과 비트라인 콘택홀의 경계부에 티타늄 실리사이드막을 형성하는 공정과,Annealing the semiconductor substrate to form a titanium silicide layer at a boundary between the semiconductor substrate and the bit line contact hole;
상기 비트라인 콘택홀을 매립하는 텅스텐막을 형성하는 공정을 포함하는 것과,Forming a tungsten film to fill the bit line contact holes;
상기 감광막패턴은 네가티브형 감광막을 도포하고 비트라인 콘택마스크를 이용하여 노광 및 현상공정을 실시해 형성하는 것과,The photoresist pattern may be formed by applying a negative photoresist and subjecting it to exposure and development using a bit line contact mask,
상기 어닐링공정은 상기 티타늄막의 증착공정후 실시하는 것과,The annealing process is performed after the deposition process of the titanium film,
상기 감광막패턴을 이용한 실리콘층의 식각공정 대신에 CMP 공정을 실시하는 것을 제2특징으로 한다.A second feature is to perform a CMP process instead of the etching process of the silicon layer using the photosensitive film pattern.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 접합층의 단결정실리콘과 티타늄과의 반응을 최대한 억제하기 위하여 접합층과 티타늄 사이에 실리콘층을 삽입함으로써 금속 비트라인의 구조를 텅스텐/티타늄질화막 실리콘층 티타늄막 적층구조로 형성하여 티타늄 실리사이드의 성장시 단결정의 반도체기판이 소모량을 최소화시킴으로써 소자의 특성 열화를 방지하는 것이다.On the other hand, the principle of the present invention for achieving the above object is to tungsten / titanium nitride film structure of the metal bit line by inserting a silicon layer between the bonding layer and titanium in order to suppress the reaction of the single crystal silicon and titanium of the bonding layer to the maximum The silicon layer is formed of a titanium film laminated structure to prevent deterioration of device characteristics by minimizing the consumption of a single crystal semiconductor substrate during the growth of titanium silicide.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1e 는 본 발명의 제1실시예에 따른 반도체소자의 비트라인 형성방법을 도시한 단면도이다.1A to 1E are cross-sectional views illustrating a method of forming a bit line of a semiconductor device in accordance with a first embodiment of the present invention.
먼저, 반도체기판(1) 상부에 소자분리막 및 워드라인을 형성하고 그 상부를 평탄화시키는 하부절연층(2)을 형성한다.First, a device isolation layer and a word line are formed on the semiconductor substrate 1, and a lower insulating layer 2 is formed to planarize the upper portion of the semiconductor substrate 1.
이때, 상기 하부절연층(2)은 비.피.에스.지. ( boro phospho silicate glass. 이하에서 BPSG 라 함 ) 와 같이 유동성이 우수한 절연물질로 형성한다.In this case, the lower insulating layer 2 is made of B.S.G. It is formed of an insulating material with excellent fluidity, such as boro phospho silicate glass.
그 다음에, 상기 하부절연층(2)을 식각하여 상기 반도체기판(1)을 노출시키는 비트라인 콘택홀(20)을 형성한다. (도 1a)Next, the lower insulating layer 2 is etched to form a bit line contact hole 20 exposing the semiconductor substrate 1. (FIG. 1A)
그리고, 상기 콘택홀(20)을 포함한 전체표면 상부에 티타늄막(3)을 50 ∼ 1000 Å 두께로 형성한다. (도 1b)Then, the titanium film 3 is formed on the entire surface including the contact hole 20 to a thickness of 50 to 1000 mm 3. (FIG. 1B)
그 다음, 상기 비트라인 콘택홀(20) 저부의 티타늄막(3) 상부에 실리콘층(4)을 형성한다. 이때, 상기 실리콘층(4)은 50 ∼ 1000 Å 두께로 형성한다. 그리고,상기 실리콘층(4)은 단결정실리콘층이나 다결정실리콘층이 사용된다.Next, a silicon layer 4 is formed on the titanium film 3 at the bottom of the bit line contact hole 20. At this time, the silicon layer 4 is formed to a thickness of 50 to 1000 mm 3. As the silicon layer 4, a single crystal silicon layer or a polycrystalline silicon layer is used.
여기서, 상기 실리콘층(4)은 상기 티타늄막(3)의 상부 전체에 형성할 수도 있다.The silicon layer 4 may be formed over the entirety of the titanium film 3.
그 다음, 상기 비트라인 콘택홀(20)을 포함한 전체표면상부에 티타늄질화막(5)을 형성한다. 이때, 상기 티타늄질화막(5)은 MOCVD-TiN 과 플라즈마처리시킨 MOCVD-TiN 의 적층구조로 형성하되 각각 50 ∼ 1000 Å 두께로 형성한다.Next, a titanium nitride film 5 is formed on the entire surface including the bit line contact hole 20. At this time, the titanium nitride film 5 is formed in a laminated structure of MOCVD-TiN and MOCVD-TiN plasma-treated, each 50 to 1000 Å thickness.
그리고, 상기 MOCVD TiN 은 TDMAT 나 TDEAT 를 원료로 하여 MOCVD 방법으로 형성한다. (도 1d)The MOCVD TiN is formed by the MOCVD method using TDMAT or TDEAT as a raw material. (FIG. 1D)
그 다음, RTA 공정을 400 ∼ 750 ℃ 의 온도에서 실시하여 비트라인 콘택홀(20)의 저부에 티타늄 실리사이드막(8)을 형성한다. 여기서, 상기 RTA 공정은 상기 티타늄막(3)의 증착공정후에 실시할 수도 있다.Then, the RTA process is performed at a temperature of 400 to 750 ° C. to form a titanium silicide film 8 at the bottom of the bit line contact hole 20. Here, the RTA process may be performed after the deposition process of the titanium film (3).
이때, 상기 실리콘층(4)이 완충역할을 하여 상기 반도체기판(1)인 단결정실리콘층의 손실이 적게 된다.At this time, the silicon layer 4 acts as a buffer so that the loss of the single crystal silicon layer of the semiconductor substrate 1 is reduced.
그 다음, 상기 비트라인 콘택홀(20)을 매립하는 텅스텐막(6)을 형성한다. (도 1e)Next, a tungsten film 6 filling the bit line contact hole 20 is formed. (FIG. 1E)
도 2a 및 도 2b 는 본 발명의 제2실시예에 따른 반도체소자의 비트라인 형성방법을 도시한 단면도이다.2A and 2B are cross-sectional views illustrating a method of forming a bit line of a semiconductor device in accordance with a second embodiment of the present invention.
먼저, 반도체기판(1) 상부에 소자분리막 및 워드라인을 형성하고 그 상부를 평탄화시키는 하부절연층(2)을 형성한다.First, a device isolation layer and a word line are formed on the semiconductor substrate 1, and a lower insulating layer 2 is formed to planarize the upper portion of the semiconductor substrate 1.
이때, 상기 하부절연층(2)은 비.피.에스.지. ( boro phospho silicate glass. 이하에서 BPSG 라 함 ) 와 같이 유동성이 우수한 절연물질로 형성한다.In this case, the lower insulating layer 2 is made of B.S.G. It is formed of an insulating material with excellent fluidity, such as boro phospho silicate glass.
그 다음에, 상기 하부절연층(2)을 식각하여 상기 반도체기판(1)을 노출시키는 비트라인 콘택홀(20)을 형성한다.Next, the lower insulating layer 2 is etched to form a bit line contact hole 20 exposing the semiconductor substrate 1.
그리고, 상기 콘택홀(20)을 포함한 전 표면에 실리콘층(4)을 형성한다. 이때, 상기 실리콘층(4)은 단결정실리콘 또는 다결정실리콘으로 형성할 수 있다.The silicon layer 4 is formed on the entire surface including the contact hole 20. In this case, the silicon layer 4 may be formed of single crystal silicon or polycrystalline silicon.
그 다음, 상기 실리콘층(4) 상부에 감광막패턴(10)을 형성한다.Next, the photoresist pattern 10 is formed on the silicon layer 4.
이때, 상기 감광막패턴(10)은 네가티브형 감광막을 비트라인 콘택마스크(도시 안됨)를 이용한 노광 및 현상공정으로 형성한 것이다.In this case, the photoresist pattern 10 is formed by exposing and developing a negative photoresist using a bit line contact mask (not shown).
그리고, 상기 감광막패턴(10)을 마스크로하여 상기 실리콘층(4)을 식각하여 상기 비트라인 콘택홀(20)의 내측에만 실리콘층(4)을 형성한다.The silicon layer 4 is etched using the photoresist pattern 10 as a mask to form the silicon layer 4 only inside the bit line contact hole 20.
그리고, 전체표면상부에 티타늄막(3)과 티타늄질화막(5)을 형성한다. 그리고, 어닐링공정을 실시하여 상기 반도체기판(1)과 비트라인 콘택홀(20)의 경계부에 티타늄 실리사이드막(8)을 형성한다. 이때, 상기 어닐링공정은 상기 티타늄막(3)의 형성 공정 후나 티타늄질화막(5)의 형성공정 후에 실시한다.Then, a titanium film 3 and a titanium nitride film 5 are formed on the entire surface. Then, an annealing process is performed to form a titanium silicide film 8 at the boundary between the semiconductor substrate 1 and the bit line contact hole 20. In this case, the annealing process is performed after the process of forming the titanium film 3 or after the process of forming the titanium nitride film 5.
그 다음, 상기 비트라인 콘택홀(20)을 매립하는 텅스텐(6)을 형성한다. (도 2b)Next, tungsten 6 is formed to fill the bit line contact hole 20. (FIG. 2B)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 비트라인 형성방법은, 티타늄막과 반도체기판의 경계부에 완충층으로 실리콘층을 형성함으로써 티타늄 실리사이드의 유발 시 반도체기판의 손실을 최소화시킬 수 있어 반도체소자의 특성열화를 방지할 수 있는 효과가 있다.As described above, in the method of forming a bit line of a semiconductor device according to the present invention, by forming a silicon layer as a buffer layer at a boundary between the titanium film and the semiconductor substrate, loss of the semiconductor substrate can be minimized when titanium silicide is induced. There is an effect that can prevent the deterioration of characteristics.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061905A KR100337927B1 (en) | 1998-12-30 | 1998-12-30 | Bit line formation method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061905A KR100337927B1 (en) | 1998-12-30 | 1998-12-30 | Bit line formation method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000045347A KR20000045347A (en) | 2000-07-15 |
| KR100337927B1 true KR100337927B1 (en) | 2002-11-27 |
Family
ID=19568602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980061905A KR100337927B1 (en) | 1998-12-30 | 1998-12-30 | Bit line formation method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100337927B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200130944A (en) | 2019-05-13 | 2020-11-23 | (주)아이쿱 | Device and method that pain monitoring |
-
1998
- 1998-12-30 KR KR1019980061905A patent/KR100337927B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200130944A (en) | 2019-05-13 | 2020-11-23 | (주)아이쿱 | Device and method that pain monitoring |
| KR20210066780A (en) | 2019-05-13 | 2021-06-07 | (주)아이쿱 | Device and method that pain monitoring |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000045347A (en) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7704892B2 (en) | Semiconductor device having local interconnection layer and etch stopper pattern for preventing leakage of current | |
| KR100337927B1 (en) | Bit line formation method of semiconductor device | |
| KR960011859B1 (en) | Manufacturing method of field oxide of semiconductor device | |
| KR20050064787A (en) | A method for forming a metal line of semiconductor device | |
| KR100596899B1 (en) | Method for manufacturing semiconductor device | |
| KR20070002517A (en) | Method for fabricating mosfet | |
| KR101032115B1 (en) | Method for forming plug of semiconductor device | |
| KR100564426B1 (en) | Method of forming metal line in semiconductor device | |
| KR20040007949A (en) | Method of manufacture semiconductor device | |
| KR100420406B1 (en) | Oxygen stuffing method for titanium nitride layer | |
| US6673719B2 (en) | Method for etching using a multilevel hard mask | |
| KR100321693B1 (en) | Method for forming gate electrode and bit line of semicondu ctor device by titanium silicide | |
| JPH09162392A (en) | Semiconductor device | |
| KR100438665B1 (en) | Method for manufacturing embedded memory device using dual insulating spacer with different etching selectivity | |
| KR20020002644A (en) | Method for forming semiconductor device capable of preventing damage of interlayer insulating layer during additional ion implantation process for stbilizing bit line contact | |
| KR100408713B1 (en) | Method for forming dual gate electrode of semiconductor device | |
| CN114156255A (en) | Semiconductor structure and forming method thereof | |
| KR20030050595A (en) | Method of fabricating semiconductor device with dual gate oxide | |
| KR20050002985A (en) | Method of manufacturing semiconductor device | |
| KR100905790B1 (en) | Method for fabricating semiconductor device | |
| KR100458465B1 (en) | Bit line formation method of semiconductor device | |
| KR20010063460A (en) | Method of forming a gate electrode in a semiconductor device | |
| KR19990081395A (en) | Method for forming self-aligned contacts in semiconductor memory | |
| KR20040059980A (en) | Method of forming bit line for semiconductor device | |
| KR20050002995A (en) | Method for forming cobalt silicide and method for semiconductor device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100423 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |