KR100333649B1 - 반도체 소자의 트렌치형 소자분리막 형성방법 - Google Patents

반도체 소자의 트렌치형 소자분리막 형성방법 Download PDF

Info

Publication number
KR100333649B1
KR100333649B1 KR1019990025024A KR19990025024A KR100333649B1 KR 100333649 B1 KR100333649 B1 KR 100333649B1 KR 1019990025024 A KR1019990025024 A KR 1019990025024A KR 19990025024 A KR19990025024 A KR 19990025024A KR 100333649 B1 KR100333649 B1 KR 100333649B1
Authority
KR
South Korea
Prior art keywords
gas
trench
forming
etching
trench type
Prior art date
Application number
KR1019990025024A
Other languages
English (en)
Other versions
KR20010004393A (ko
Inventor
김재영
박계순
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990025024A priority Critical patent/KR100333649B1/ko
Publication of KR20010004393A publication Critical patent/KR20010004393A/ko
Application granted granted Critical
Publication of KR100333649B1 publication Critical patent/KR100333649B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 트렌치형 소자분리막 형성 공정에 관한 것이며, 트렌치 식각시 웨이퍼 부위별 식각 균일도를 확보하고 양호한 트렌치 측벽 프로파일을 얻을 수 있는 반도체 소자의 트렌치형 소자분리막 형성방법을 제공하는데 그 목적이 있다. 본 발명은 트렌치 식각시 Cl2가스를 기반으로 하여 식각을 수행함으로써 웨이퍼 전체적인 식각 균일도를 확보하였으며, Cl2가스의 사용에 의한 측벽 프로파일의 열화를 방지하기 위하여 식각 초기에 Cl2가스에 N2, O2, HBr 가스와 같은 폴리머 유발 가스를 첨가 사용하여 측벽 패시베이션 효과를 얻고 이후 폴리머 유발 가스의 첨가 없이 원하는 깊이의 트렌치 식각을 수행한다.

Description

반도체 소자의 트렌치형 소자분리막 형성방법{A method for forming trench type isolation layer in semiconductor device}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 트렌치형 소자분리막 형성 공정에 관한 것이다.
트렌치 소자분리(shallow trench isolation, STI) 공정은 반도체 소자의 디자인 룰(design rule)의 감소에 따른 필드 산화막의 열화와 같은 공정의 불안정 요인과, 버즈비크(bird's beak)에 따른 활성 영역의 감소와 같은 문제를 근본적으로 해결할 수 있는 소자분리 공정으로 부각되고 있으며, 1G DRAM급 이상의 초고집적 반도체 소자 제조 공정에의 적용이 유망한 기술이다.
STI 공정을 진행함에 있어서, 화학·기계적 평탄화(CMP) 공정의 적용이 필수적이기 때문에 활성 영역으로 사용될 지역은 질화막으로 보호되도록 하여야 한다. 이에 따라, 트렌치 형성을 위해 질화막과 실리콘 기판의 식각이 동일 챔버 내에서 이루어지고 있다.
즉, 종래에는 트렌치 식각시 우선 질화막을 식각한 다음 동일 장비에서 연속적으로 실리콘 기판을 식각하였다. 이처럼 질화막 식각 장비에서 실리콘 기판을 식각하기 때문에 CHF3, CF4, NF3등과 같은 불소 함유 가스를 사용할 수 밖에 없었다. 불소 함유 가스는 실리콘 기판 식각시 식각 균일도(uniformity)가 떨어지기 때문에 트렌치 깊이가 웨이퍼 부위별로 많은 차이를 보인다. 트렌치 깊이가 불균일한 경우, 공정 마진 확보에 어려움이 있다.
첨부된 도면 도 1a 및 도 1b는 각각 종래기술에 따라 불소계 가스를 사용하여 트렌치 식각한 후의 프로파일을 나타낸 주사전자현미경(SEM) 사진으로, 트렌치 측벽의 프로파일 및 트렌치 저부 모서리의 라운딩 상태는 양호하나 하기의 표 1과 같이 웨이퍼 부위별로 트렌치 깊이가 많은 차이를 보이고 있다.
포인트 1 2 3 4 5 6 7 8 9 평균 3σ
깊이(Å) 4303 3903 3682 3764 4390 3831 4137 3765 4256 4003.4 806.5
이러한 트렌치 깊이의 균일도 문제를 해결하기 위하여 실리콘 기판 식각을 질화막 식각 장비 내에서 행하지 않고 Cl2가스를 베이스로 하는 식각 장비에서 수행하려는 시도가 있었다.
첨부된 도면 도 2a 및 도 2b는 종래기술에 따라 Cl2가스를 사용하여 트렌치 식각한 후의 프로파일을 나타낸 주사전자현미경(SEM) 사진으로, 불소계 가스 사용시에 비해 식각 균일도는 향상되었으나(표 2 참조), 트렌치 측벽 프로파일이 양호한 경사를 갖지 못하고 바우잉(Bowing)(A)이 나타나고 있다. 바우잉(A)은 트렌치 상부 모서리 부분에서 나타나는데, 이는 질화막 식각시 측벽에 형성되어 있던 C-Si-O-Fx 계열의 폴리머가 단단하지 못하여 Cl2가스를 이용하여 실리콘 기판을 식각하는 초반기에 모두 제거되기 때문이다. Cl2가스를 사용하여 실리콘 기판을 어느 정도 식각하게되면 다시 단단한 특성을 갖는 C-Si-Clx 계열의 폴리머가 형성되면서 트렌치 하부에서는 경사진 프로파일을 갖게 된다. 이러한 바우잉(A)은 산화막 매립시 보이드(Void)를 유발하는 요인이 되며, 활성영역이 좁아지는 관계로 트랜지스터의 특성의 제어가 어려운 문제점을 유발한다.
포인트 1 2 3 4 5 6 7 8 9 평균 3σ
깊이(Å) 4102 3903 3888 4055 4001 3938 4137 3897 4023 3993.8 278.2
본 발명은 트렌치 식각시 웨이퍼 부위별 식각 균일도를 확보하고 양호한 트렌치 측벽 프로파일을 얻을 수 있는 반도체 소자의 트렌치형 소자분리막 형성방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b는 각각 종래기술에 따라 불소계 가스를 사용하여 트렌치 식각한 후의 프로파일을 나타낸 주사전자현미경(SEM) 사진.
도 2a 및 도 2b는 종래기술에 따라 Cl2가스를 사용하여 트렌치 식각한 후의 프로파일을 나타낸 주사전자현미경(SEM) 사진.
* 도면의 주요 부분에 대한 부호의 설명
A : 바우잉(bowing)
상기의 기술적 과제를 해결하기 위한 본 발명은, 반도체 소자의 트렌치형 소자분리막 형성방법에 있어서, 실리콘 기판 상에 질화막을 포함하는 트렌치 마스크 패턴을 형성하는 제1 단계; 상기 제1 단계 수행 후 노출된 상기 실리콘 기판을 식각하되, 염소 가스에 폴리머 유발 가스가 첨가된 혼합가스를 사용하여 측벽 패시베이션이 일어나도록 하는 제2 단계; 상기 제2 단계 수행 후, 상기 폴리머 유발 가스의 첨가 없이 염소 가스를 사용하여 상기 실리콘 기판을 식각하여 트렌치를 형성하는 제3 단계; 및 상기 트렌치에 산화물을 매립하는 제4 단계를 포함하여 이루어진다.
본 발명은 트렌치 식각시 Cl2가스를 기반으로 하여 식각을 수행함으로써 웨이퍼 전체적인 식각 균일도를 확보하였으며, Cl2가스의 사용에 의한 측벽 프로파일의 열화를 방지하기 위하여 식각 초기에 Cl2가스에 N2, O2, HBr 가스와 같은 폴리머 유발 가스를 첨가 사용하여 측벽 패시베이션 효과를 얻고 이후 폴리머 유발 가스의 첨가 없이 원하는 깊이의 트렌치 식각을 수행한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
본 발명의 일 실시예에 따른 트렌치 소자분리 공정은 다음과 같이 수행된다.
우선, 실리콘 기판 상에 패드 산화막 및 질화막을 증착하고, 소자분리 영역의 질화막 및 패드 산화막을 선택 식각한다. 이때, 질화막 및 패드 산화막은 기존과 동일하게 CHF3, CF4, NF3가스와 같은 불소계 가스를 사용하여 선택 식각을 행한다.
다음으로, 노출된 실리콘 기판을 선택 식각하되, 다음과 같이 2 단계로 나누어 식각을 진행한다. 먼저, Cl2가스에 N2가스를 첨가하여 실리콘 기판의 식각을 진행함으로써 측벽 패시베이션(Passivation) 효과를 증대시킨다. 이때, 첨가하는 N2가스를 대신하여 HBr, O2가스 등을 사용할 수 있으며, 이들을 혼합하여 첨가할 수 있다. 그리고 측벽 식각을 최대한 억제하기 위하여 낮은 압력(1∼500mTorr)에서 식각을 행하여 플라즈마 내의 이온들이 산란(Sacttering)을 일으키는 것을 최대한 억제하여야 한다. 또한, Cl2가스의 유량비는 10∼200sccm, N2가스의 유량비는 Cl2가스의 5∼100% 사이의 범위에서 결정하며, 경우에 따라서 Ar, He 등과 같은 비활성 가스를 10∼500sccm 정도 첨가하여 사용할 수 있다. 또한, 파워는 100∼3000W 범위의 값을 사용하며, 불소를 포함하는 가스를 첨가하지 않아야 한다.
다음으로, N2가스와 같은 첨가 가스를 사용하지 않고 Cl2가스를 사용하여상기한 바와 같은 초기 패시베이션 식각 단계에서 이미 형성된 측벽 경사가 일정하게 유지되고 트렌치 하부 모서리 부분에서 라운딩 효과를 갖도록 한다. 이를 위해서 초기 패시베이션 식각 단계에 비하여 상대적으로 낮은 파워(20∼500W)와 높은 압력(5∼1000mT)을 갖도록 조절하는 것이 중요하다. 이때, Cl2가스의 유량비는 10∼200sccm로 조절하며, 경우에 따라서 Ar, He 등과 같은 비활성 가스를 10∼500sccm 정도 첨가하여 사용할 수 있다.
초기 패시베이션 식각 단계의 실리콘 기판 식각 타겟과 후속 식각 단계의 실리콘 기판 식각 타겟의 비율은 1:4∼2:1 범위를 넘지 않아야 원하는 형태의 측벽 프로파일을 얻을 수 있다. 그리고, 전극 온도는 공히 -20℃∼+60℃ 범위로 조절하는 바람직하다.
이후, 일련의 트렌치 측벽 희생산화 공정, 측벽 산화 공정, 산화물 매립 공정, CMP 공정 및 질화막 제거 공정 등을 수행하여 트렌치형 소자분리막을 형성한다.
상기와 같은 공정을 수행하여 트렌치 식각을 수행하는 경우, 초기 패시베이션 식각 단계에서 트렌치 측벽의 패시베이션을 통해 트렌치 상부 모서리 부분에서 바우잉 현상이 유발되는 것을 방지할 수 있으며, 후속 식각 단계에서 웨이퍼 전체적인 트렌치 깊이의 균일도(표 3 참조) 및 적절한 측벽 경사도를 확보할 수 있다.
포인트 1 2 3 4 5 6 7 8 9 평균 3σ
깊이(Å) 4057 3896 3907 4066 4029 3945 4159 3859 4043 3995.7 295.8
상기 표 3을 참조하면, 본 발명을 실시하는 경우 상기 표 1과 관련한 종래기술(염소계 가스 사용시)에 비해 우수한 트렌치 깊이의 균일도를 확보할 수 있음을확인할 수 있다. 또한, 상기 표 2와 관련한 종래기술(불소계 가스 사용시)과는 비슷한 균일도를 보이나, 염소계 가스를 베이스로 하기 때문에 측벽 프로파일 면에서 더 우수하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 트렌치 깊이 균일도를 확보하여 공정 마진을 증대시키는 효과가 있으며, 트렌치 상부 모서리 부분에서 바우잉 현상이 유발되는 것을 방지함으로써 후속 산화막을 매립시 보이드가 발생하는 것을 방지하고 활성영역의 감소를 방지할 수 있어 반도체 소자의 신뢰도를 향상시키는 효과가 있다.

Claims (11)

  1. 반도체 소자의 트렌치형 소자분리막 형성방법에 있어서,
    실리콘 기판 상에 질화막을 포함하는 트렌치 마스크 패턴을 형성하는 제1 단계;
    상기 제1 단계 수행 후 노출된 상기 실리콘 기판을 식각하되, 염소 가스에 폴리머 유발 가스가 첨가된 혼합가스를 사용하여 측벽 패시베이션이 일어나도록 하는 제2 단계;
    상기 제2 단계 수행 후, 상기 폴리머 유발 가스의 첨가 없이 염소 가스를 사용하여 상기 실리콘 기판을 식각하여 트렌치를 형성하는 제3 단계; 및
    상기 트렌치에 산화물을 매립하는 제4 단계
    를 포함하여 이루어진 반도체 소자의 트렌치형 소자분리막 형성방법.
  2. 제1항에 있어서,
    상기 폴리머 유발 가스가,
    N2, O2, HBr 가스 중 적어도 어느 하나인 것을 특징으로 하는 반도체 소자의 트렌치형 소자분리막 형성방법.
  3. 제2항에 있어서,
    상기 제2 단계가,
    상기 1∼500mTorr의 압력하에서 수행되는 것을 특징으로 하는 반도체 소자의 트렌치형 소자분리막 형성방법.
  4. 제2항 또는 제3항에 있어서,
    상기 제2 단계에서,
    상기 염소 가스의 유량비는 10∼200sccm, 상기 폴리머 유발 가스의 유량비는 Cl2가스의 5∼100%인 것을 특징으로 하는 반도체 소자의 트렌치형 소자분리막 형성방법.
  5. 제4항에 있어서
    상기 제2 단계에서,
    상기 혼합가스는 10∼500sccm의 비활성 가스를 더 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 트렌치형 소자분리막 형성방법.
  6. 제3항에 있어서,
    상기 제2 단계에서,
    100∼3000W의 파워 및 -20℃∼+60℃의 전극 온도를 사용하는 것을 특징으로 하는 반도체 소자의 트렌치형 소자분리막 형성방법.
  7. 제1항에 있어서,
    상기 제3 단계가,
    5∼1000mT의 압력하에서 수행되는 것을 특징으로 하는 반도체 소자의 트렌치형 소자분리막 형성방법.
  8. 제7항에 있어서,
    상기 제3 단계에서,
    20∼500W의 파워 및 -20℃∼+60℃의 전극 온도를 사용하는 것을 특징으로 하는 반도체 소자의 트렌치형 소자분리막 형성방법.
  9. 제7항에 있어서,
    상기 제3 단계에서,
    염소 가스의 유량비는 10∼200sccm인 것을 특징으로 하는 반도체 소자의 트렌치형 소자분리막 형성방법.
  10. 제9항에 있어서,
    상기 제3 단계가,
    염소 가스에 10∼500sccm의 비활성 가스를 더 사용하여 이루어진 것을 특징으로 하는 반도체 소자의 트렌치형 소자분리막 형성방법.
  11. 제1항 또는 제2항에 있어서,
    상기 제2 단계의 식각 타겟과 상기 제3 단계의 식각 타겟의 비율이 1:4∼2:1인 것을 특징으로 하는 반도체 소자의 트렌치형 소자분리막 형성방법.
KR1019990025024A 1999-06-28 1999-06-28 반도체 소자의 트렌치형 소자분리막 형성방법 KR100333649B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025024A KR100333649B1 (ko) 1999-06-28 1999-06-28 반도체 소자의 트렌치형 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025024A KR100333649B1 (ko) 1999-06-28 1999-06-28 반도체 소자의 트렌치형 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR20010004393A KR20010004393A (ko) 2001-01-15
KR100333649B1 true KR100333649B1 (ko) 2002-04-24

Family

ID=19596518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025024A KR100333649B1 (ko) 1999-06-28 1999-06-28 반도체 소자의 트렌치형 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR100333649B1 (ko)

Also Published As

Publication number Publication date
KR20010004393A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US5843226A (en) Etch process for single crystal silicon
US7553767B2 (en) Method for fabricating semiconductor device having taper type trench
KR100753083B1 (ko) 반도체소자의 리세스채널 형성 방법
CN100550339C (zh) 具有沟道隔离的半导体器件的制造方法
US6372634B1 (en) Plasma etch chemistry and method of improving etch control
US6828248B1 (en) Method of pull back for forming shallow trench isolation
KR100513799B1 (ko) 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법
US7256129B2 (en) Method for fabricating semiconductor device
KR100333649B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
JP2000353688A (ja) 半導体装置の製造方法
KR100656281B1 (ko) 디이이디 방식을 이용한 반도체소자의 갭필 방법
KR100381018B1 (ko) 반도체 소자의 트렌치 소자분리막 형성방법
KR100894791B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100733429B1 (ko) 반도체 장치의 제조방법
KR101032893B1 (ko) 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법
KR100512007B1 (ko) 셀로우 트렌치 소자분리 방법
CN115206870A (zh) 一种浅沟槽隔离区域和dram及其制造方法
KR20050003021A (ko) 반도체 소자의 제조방법
KR20040050112A (ko) 반도체 소자 제조 방법
KR20060074693A (ko) 반도체 소자의 트렌치 형성 방법
KR20040008693A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20050022169A (ko) 반도체 소자의 소자 분리막 형성방법
KR20060074577A (ko) 반도체 소자의 제조 방법
KR20050002440A (ko) 반도체소자의 제조방법
KR20050001755A (ko) 반도체 소자의 트렌치형 소자분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee