KR100331555B1 - 복수의 통공이 형성된 배플 및 그를 구비한 반도체소자 제조장비 - Google Patents
복수의 통공이 형성된 배플 및 그를 구비한 반도체소자 제조장비 Download PDFInfo
- Publication number
- KR100331555B1 KR100331555B1 KR1019990042034A KR19990042034A KR100331555B1 KR 100331555 B1 KR100331555 B1 KR 100331555B1 KR 1019990042034 A KR1019990042034 A KR 1019990042034A KR 19990042034 A KR19990042034 A KR 19990042034A KR 100331555 B1 KR100331555 B1 KR 100331555B1
- Authority
- KR
- South Korea
- Prior art keywords
- plasma
- radius
- center
- per unit
- opening area
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 92
- 230000008569 process Effects 0.000 claims abstract description 87
- 238000004380 ashing Methods 0.000 claims abstract description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 44
- 239000010703 silicon Substances 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 35
- 238000012545 processing Methods 0.000 claims abstract description 26
- 239000007789 gas Substances 0.000 claims description 43
- 230000002093 peripheral effect Effects 0.000 claims description 25
- 239000012495 reaction gas Substances 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 239000011148 porous material Substances 0.000 claims 1
- 238000003672 processing method Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 230000036470 plasma concentration Effects 0.000 description 2
- 230000008092 positive effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
복수의 통공이 형성된 배플 및 그를 구비한 반도체소자 제조장비가 개시된다. 이 배플은 복수의 통공을 가지며, 그 복수의 통공은 반경이 증가함에 따라 상기 주변부에서의 소정반경에서의 단위면적당 개구면적이 중심부의 단위면적당 평균 개구면적을 기준으로 하여 반경이 증가함에 따라 점점 더 커지도록 형성된 레이아웃을 가진다. 이 배플을 구비한 반도체소자 제조장비에 의하면, 플라즈마 생성챔버에서 생성된 플라즈마가 소정의 반경을 가지는 플라즈마 유입구를 통하여 유입될 때, 배플에 형성된 특별한 레이아웃의 복수의 통공을 통과하면서 중심부에 집중되는 것이 방지되고 웨이퍼의 전면에 골고루 분배될 수 있게 된다. 따라서, 애싱공정 또는 실리콘처리 공정시 웨이퍼의 중심부로부터 주변부 까지 전면에 걸쳐 애싱균일도 또는 실리콘 식각 균일도가 매우 향상되고 애싱률 또는 실리콘 식각률도 크게 증가하게 된다.
Description
본 발명은 반도체소자 제조장비에 관한 것으로, 특히 복수의 통공이 형성된 배플 (baffle, 샤워헤드 또는 가스분배기 라고도 한다) 및 그를 구비한 반도체소자 제조장비에 관한 것이다.
반도체소자는 점점 고집적화됨에 따라 디자인룰이 감소하고 있다. 그러나 디자인룰이 미세화된다 하더라도 칩 크기는 필연적으로 증가하고 있는 실정이다. 예를 들면, DRAM의 경우 메모리용량이 4배로 커지는 경우 이에 이용되는 최소패턴은 설계기준에서 1/2의 크기로 축소하는 것이 어려우므로 칩 크기를 크게 함으로써 설계기준을 달성하고자 한다. 따라서 웨이퍼의 대구경화가 필요하다.
한편, 이러한 대구경화된 웨이퍼는 소정의 하나 이상의 챔버 내에서 반도체 소자 제조에 필요한 여러가지 공정을 거치게 된다. 이러한 공정 중에는 챔버 상부로 증착 또는 식각을 위한 반응가스가 유입되어 웨이퍼 상에 물질막을 형성하거나, 웨이퍼 상에 형성된 물질막을 소정의 패턴에 따라 식각하는 공정이 포함된다.
예를 들면, 웨이퍼 상에 산화막, 질화막 등과 같은 소정의 물질막을 화학기상증착법, 플라즈마 화학기상증착법 등에 의하여 증착하는 공정, 반도체 기판과 금속배선 간의 전기적 접촉을 위하여 콘택홀을 식각하는 공정, 이 콘택홀의 패터닝을위하여 사용된 포토레지스트 패턴을 애싱(ashing)하여 제거하는 공정, 상기 콘택홀 식각시 손상된 기판 실리콘층을 식각하여 제거하는 실리콘처리(Si treatment) 공정 등을 거치게 된다.
이렇게 챔버 상부로부터 다운스트림 방식으로 증착 또는 식각 등을 위한 반응가스가 유입되어 증착 또는 식각공정을 진행하는 경우, 반응가스가 웨이퍼 전면에 골고루 분포될 수 있도록 하기 위하여 웨이퍼 상부에 복수의 통공이 형성된 배플이 설치된다. 그러나 이러한 종래의 배플의 경우 웨이퍼가 대구경화되어짐에 다라 유입된 반응가스에 의하여 공정을 진행하고자 할 때 균일성에 큰 문제가 발생하게 된다.
이하에, 특히 상기한 포토레지스트 패턴에 대한 애싱공정 또는 실리콘 처리공정을 수행하기 위하여 사용되는 플라즈마를 이용한 반도체소자 제조장비의 구성 및 그 문제점에 관하여 도 1을 참조하여 설명하겠다.
도 1은 종래의 플라즈마를 이용한 반도체소자 제조장비의 개략도이다. 이 플라즈마를 이용한 반도체소자 제조장비의 플라즈마 생성 챔버(10)는 플라즈마를 생성하기 위한 내부공간을 형성하는 원통형 하우징(12)을 가진다. 이 하우징(12)의 내벽은 플라즈마 점화를 위하여 크리스탈 재질로 형성된다.
상기 플라즈마 생성 챔버(10) 내로 소스가스를 공급하기 위하여, 상기 하우징(12)에 가스관(14)이 연결된다. 이 가스관(14)으로부터 하우징(12)의 내부로 O2, N2, CF4등과 같은 소스가스가 유입된다.
상기 플라즈마 생성 챔버(10) 내로 마이크로파를 유입하기 위하여, 상기 하우징(12)에 도파관(16)이 연결된다. 이 도파관(16)을 통하여 상기 하우징(12) 내로 유입된 마이크로파에 의하여, 상부로부터 내려오는 O2함유 가스가 플라즈마화된다.
상기 원통형 하우징(12)의 하단부에는 플라즈마 유입부(24)가 연결된다.
상기의 플라즈마 유입부(24)의 하부에는 상기 플라즈마 공정 챔버(20)가 연결된다. 플라즈마 생성챔버(10)에서 생성된 플라즈마는 상기 유입부(24)를 통하여 상기 플라즈마 공정 챔버(20) 내로 유입된다.
상기 플라즈마 공정챔버(20)는 웨이퍼에 플라즈마 처리를 하기 위한 내부의 공간을 형성하는 하우징(22)을 가진다. 이 하우징(22)의 내벽은 양극 산화된 알루미늄(Anodizied Al) 재질로 형성된다.
하우징(22)의 상측중앙부에는 상기 플라즈마 유입부(24)가 연결되어 상부로부터 플라즈마가 유입될 수 있게 구성된다.
하우징(22) 내의 하부에는 웨이퍼(W)를 안착시킬 수 있는 서셉터(26)가 설치된다. 상기 서셉터(26)에는 웨이퍼(W)를 가열시킬 수 있도록 히터(28)가 구비된다.
플라즈마 유입부(24)와 서셉터(26)의 사이에는 알루미늄 등과 같은 금속으로 구성된 배플(30)이 형성된다. 상기 배플(30)은 복수의 통공을 가지는 금속기판이다. 상기 플라즈마 유입부(24)로부터 유입된 플라즈마는 상기 배플(30)을 통하여 웨이퍼로 향한다. 이 때, 전자 또는 이온 등과 같은 하전입자는 금속 재료로 형성된 상기 배플(30)에 의하여 갇히게 되고, O2라디칼 등과 같은 전하를 띠지 않는 중성의 입자들만 서셉터(26) 상의 웨이퍼(W)에 도달함으로써, 웨이퍼 상에 물질막을 식각하는 공정을 수행하게 된다.
그런데, 상기한 바와 같은 종래의 플라즈마 처리장치에 의하면, 플라즈마 반응챔버(20) 내에서 플라즈마가 유입되는 유입부(24) 근처에 플라즈마가 집중하게 되고, 이 플라즈마는 중력의 작용에 의하여 아래 방향으로 흘러 배플(30)의 복수의 통공을 통과하여 웨이퍼 상에 도달하게 된다. 이 때 배플(30)의 복수의 통공을 통과하면서 플라즈마가 웨이퍼 전면으로 분배되기는 하나, 역시 플라즈마 유입부의 위치에 대응하는 웨이퍼 중앙부에 플라즈마가 집중하는 현상이 계속 발생한다.
이렇게 플라즈마가 중앙부에 집중하여 유입되는 종래의 플라즈마 공정장치를 이용하여 포토레지스트 패턴에 대한 애싱공정 또는 콘택 식각후의 실리콘 처리공정을 수행할 경우 웨이퍼가 대구경화됨에 따라 식각 균일성에 대한 문제가 대두된다.
즉, 웨이퍼의 중앙부에서 플라즈마가 집중하게 되므로, 웨이퍼가 대구경화됨에 따라 실리콘처리 공정시 웨이퍼의 중앙부분에서의 식각공정이 주변부분에서의 공정보다 더욱 빠르게 진행되게 되어, 주변부의 손상층이 제대로 처리되지 않게 된다. 이러한 기판 실리콘 손상은 접합 누설전류 (junction leakage current)를 발생시켜 리프레쉬(refresh) 특성의 저하를 초래하는 문제점을 발생시킨다.
또한, 애싱공정시 웨이퍼의 중앙부에 플라즈마가 집중하게 되는 경우, 플라즈마에서 전하를 가진 입자들, 즉 이온들이 웨이퍼 표면에 축적되거나 불균일한 플라즈마 이온의 분포로 인하여 전하가 축적되게 된다. 이러한 전하의 축적은 트랜지스트에서 문턱전압 쉬프트(threshhold voltage shifts)의 원인이 되어 절연파괴(dielectric breakdown) 등과 같은 문제점을 발생시킨다.
본 발명이 이루고자 하는 기술적 과제는 웨이퍼 전면에 균일한 유량으로 반응가스를 분배할 수 있는 복수의 통공을 가지는 배플을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 웨이퍼 전면에 균일한 유량으로 반응가스를 분배함으로써 웨이퍼 위치에 무관하게 균일한 공정을 수행할 수 있는 반도체소자 제조장비를 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 웨이퍼 전면에 균일한 유량으로 플라즈마를 분배함으로써 웨이퍼 위치에 무관하게 균일한 공정을 실행할 수 있는 플라즈마를 이용한 반도체소자 제조장비를 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는, 상기한 본 발명에 따른 배플 또는 반도체소자 제조장비를 사용하여 포토레지스트막의 애싱공정 또는 실리콘처리공정을 수행하느 경우 우수한 애싱 또는 식각공정과 우수한 애싱률 또는 식각률을 얻기 위한 최적의 공정조건을 제공하는 데 있다.
도 1은 종래의 복수의 통공을 가지는 배플을 구비한 반도체소자 제조장비를 도시한 개략단면도이다.
도 2는 본 발명에 따른 복수의 통공을 가지는 배플의 통공 레이아웃의 일예를 도시한 예시도이다.
도 3은 도 2의 배플을 구비한 반도체소자 제조장비를 도시한 개략단면도이다.
도 4의 (a)는 도 2의 통공 레이아웃을 가지는 배플의 사진이고, (b), (c) 및 (d)는 본 발명의 배플과 다른 통공 레이아웃의 배플들의 사진이다.
도 5는 도 4의 각각의 배플 (a), (b), (c) 및 (d)의 반경의 변화에 따른 단위면적당 개구면적 비율을 도시한 그래프이다.
도 6는 도 4의 각각의 배플 (a), (b), (c) 및 (d)를 장착한 반도체소자 제조장비를 이용하여 플라즈마 애싱 공정을 실행하는 경우 각 배플의 웨이퍼 상의 에싱률을 측정한 그래프이다.
도 7는 도 4의 각각의 배플 (a), (b), (c) 및 (d)를 장착한 반도체소자 제조장비를 이용하여 플라즈마에 의한 콘택홀 식각시 실리콘처리공정을 실행하는 경우 각 배플의 웨이퍼 상의 실리콘 식각률을 측정한 그래프이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은,
중심을 포함한 소정의 반경 이내의 범위로 한정되는 중심부; 및
상기 소정의 반경 이상의 범위로 한정되는 주변부를 포함하며,
상기 중심부 및 주변부에는 복수의 통공을 형성하며,
여기서 상기 복수의 통공은, 상기 주변부에서의 소정반경에서의 단위면적당개구면적이 중심부의 단위면적당 평균 개구면적을 기준으로 하여 반경이 증가함에 따라 점점 더 커지도록 형성된 반도체 소자 제조장비용 배플을 제공한다.
상기 복수의 통공은, 상기 중심으로부터의 반경이 증가함에 따라 단위면적당 개구면적의 증가율이 더 커지도록 형성한다.
상기 중심부에는 중심으로부터 상기 가스유입구의 반경보다 작은 반경 범위 내에는 통공을 형성하지 않는다.
상기 복수의 통공은, 동일한 반경에서의 단위면적당 개구면적이 동일하도록 형성된다.
상기 복수의 통공의 개구면적은 상기 통공의 위치, 수량 및 크기를 적절히 결정함으로써 제어된다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 또한,
중심에서 소정의 공정을 실행하기 위한 내부공간을 한정하는 하우징;
반응가스를 상부로부터 하우징의 내부로 유입시키기 위하여, 하우징의 상면에서 하우징과 연통되도록 형성되는 가스유입구;
상기 하우징의 내측 하부에 설치되며, 상기 가스유입구의 폭보다 더 큰 폭을 가지는 웨이퍼를 안착시키기 위하여 설치되는 웨이퍼지지부; 및
상기 가스유입구로부터 상기 하우징 내로 유입된 가스를 상기 웨이퍼 지지부 상의 웨이퍼 전면에 균일하게 분배하기 위하여, 상기 가스유입구와 상기 웨이퍼 지지부 사이에 설치되며, 그 중심이 가스유입구의 중심과 동축 상에 있도록 설치되며, 상기 중심을 포함한 소정 반경 영역 범위로 한정되는 중심부와 상기 소정 반경이상의 범위의 중심부 외부로 한정되는 주변부를 포함하며, 여기서 상기 중심부 및 주변부는 복수의 통공을 가지며, 상기 복수의 통공은, 상기 주변부에서의 소정반경에서의 단위면적당 개구면적이 중심부의 단위면적당 평균 개구면적을 기준으로 하여 반경이 증가함에 따라 점점 더 커지도록 형성된 배플;
을 포함하는 반도체소자 제조장비를 제공한다.
상기 복수의 통공은, 상기 중심으로부터의 반경이 증가함에 따라 단위면적당 개구면적의 증가율이 더 커지도록 형성한다.
상기 중심부에서의 단위면적당 평균 개구면적은 전체 개구면적의 2~5% 정도인 것이 바람직하다.
상기 복수의 통공은, 동일한 반경에서의 단위면적당 개구면적이 동일하도록 형성된다.
상기 복수의 통공의 개구면적은 상기 통공의 위치, 수량 및 크기를 적절히 결정함으로써 제어된다.
상기 중심부는 상기 가스유입구와 동축으로 형성되며, 중심부의 직경이 상기 가스유입구의 직경보다 크도록 형성된다.
상기 중심부에는 중심으로부터 상기 가스유입구의 반경보다 작은 반경 범위 내에는 통공을 형성하지 않는다.
상기 가스 유입구의 반경이 10~20mm의 범위로 형성된 경우, 반경 0~30mm 사이 범위의 상기 중심부에서의 평균 단위면적당 개구면적에 비하여 반경 60~90mm 사이 범위에서의 단위면적당 평균 개구면적은 1.5~2.5배 증가하도록, 그리고 반경30~60mm 사이 범위에서의 단위면적당 평균 개구면적에 비하여 반경 120~150mm 사이 범위에서의 단위면적당 평균 개구면적은 1.5~2.5배 증가하도록 통공의 위치, 수량 및 크기를 조절한다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 또한,
플라즈마를 생성하기 위한 플라즈마 생성 챔버 및 이 플라즈마 생성챔버에 의해 생성된 플라즈마에 의하여 플라즈마처리를 수행하는 플라즈마 공정 챔버로 구성된 반도체소자 제조장비에 있어서,
상기 플라즈마 생성 챔버는,
플라즈마를 생성하기 위한 내부공간을 한정하는 제 1 하우징;
상기 제 1 하우징과 연결되어 소스가스를 하우징 내로 도입하기 위한 소스가스유입부; 및
상기 소스가스를 플라즈마화하기 위하여 상기 제 1 하우징과 연결되어 마이크로파를 제 1 하우징 내로 도입하기 위한 도파관을 포함하고,
상기 플라즈마 공정 챔버는,
소정의 식각공정을 실행하기 위한 내부공간을 한정하는 제 2 하우징;
상기 플라즈마 생성챔버에서 생성된 플라즈마를 제 2 하우징의 내부로 도입하기 위하여, 상기 제 2 하우징의 상부에 제 2 하우징과 연통되도록 설치되는 플라즈마 유입구;
상기 제 2 하우징의 내측 하부에 설치되며, 상기 플라즈마 유입구의 폭보다 더 큰 폭을 가지는 웨이퍼를 안착시키기 위하여 설치되는 웨이퍼지지부; 및
상기 플라즈마 유입구로부터 상기 제 2 하우징 내로 유입된 플라즈마를 상기 웨이퍼 지지부 상의 웨이퍼 전면에 균일하게 분배하기 위하여, 상기 플라즈마 유입구와 상기 웨이퍼 지지부 사이에 설치되며, 그 중심이 플라즈마 유입구의 중심과 동축 상에 있도록 설치되며, 상기 중심을 포함한 소정 반경 영역 범위로 한정되는 중심부와 상기 소정 반경 이상의 범위의 중심부 외부로 한정되는 주변부를 포함하며, 여기서 상기 중심부 및 주변부는 복수의 통공을 가지며, 상기 복수의 통공은, 상기 주변부에서의 소정반경에서의 단위면적당 개구면적이 중심부의 단위면적당 평균 개구면적을 기준으로 하여 반경이 증가함에 따라 점점 더 커지도록 형성된 배플;을 포함하는 반도체소자 제조장비를 제공한다.
상기 플라즈마 유입구의 반경이 10~20mm의 범위로 형성된 경우, 반경 0~30mm 사이 범위의 중심부에서의 단위면적당 개구면적에 비하여 반경 60~90mm 사이 범위에서의 단위면적당 개구면적은 1.5~2.5배 증가하도록, 그리고 반경 30~60mm 사이 범위에서의 단위면적당 개구면적에 비하여 반경 120~150mm 사이 범위에서의 단위면적당 개구면적은 1.5~2.5배 증가하도록 통공의 위치, 수량 및 크기를 조절한다.
상기 기술적과제를 달성하기 위하여, 본 발명의 플라즈마에 의한 반도체소자 제조장비를 이용한 포토레지스트막의 애싱(ashing)방법은, 우수한 애싱 균일성과 우수한 애싱률을 획득하기 위한 공정조건으로서, 압력 0.6~2Torr, 소스파워 1500~3000W, O2유량 3000~8000sccm, N2유량 100~800sccm, 및 N2:O2의 부피비 1:5~6에서 실행하는 것이 바람직하다.
또한, 상기 플라즈마에 의한 반도체소자 제조장비를 이용한 실리콘처리(Si treatment) 방법은, 우수한 실리콘식각 균일성과 우수한 실리콘식각률을 획득하기 위한 공정조건으로서, 압력 200~400mTorr, 소스파워 200~300W, O2유량 200~400sccm, CF4유량 150~250sccm, 및 CF4:O2의 부피비 1:1.2~1.8에서 실행하는 것이 바람직하다.
본 발명에 따르면, 배플이, 반경이 증가함에 따라 상기 주변부에서의 소정반경에서의 단위면적당 개구면적이 중심부의 단위면적당 평균 개구면적을 기준으로 하여 반경이 증가함에 따라 점점 더 커지도록 형성되므로, 유입된 플라즈마가 중심부에 집중되는 것을 방지하고 웨이퍼의 전면에 골고루 분배될 수 있도록 할 수 있다.
따라서, 애싱공정시 웨이퍼의 중심부로부터 주변부까지 전면에 걸쳐 애싱 균일도가 매우 향상되고 애싱률도 크게 증가하게 된다.
또한, 실리콘처리 공정시에도 웨이퍼의 중심부로부터 주변부까지 전면에 걸쳐 실리콘 식각 균일도가 매우 향상되고 분당 실리콘 식각률도 크게 증가하게 된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 배플 및 그를 구비한 반도체소자 제조장비의 구성 및 작용과 이를 이용한 애싱 및 실리콘처리공정의 최적조건에 관하여 상세히 설명한다.
Ⅰ. 본 발명에 따른 배플 및 그를 구비한 반도체소자 제조장비
도 2는 본 발명에 따른 복수의 통공을 가지는 배플의 통공 레이아웃의 일예를 도시한 개략도이다. 도 3은 도 2의 배플을 구비한 반도체소자 제조장비를 도시한 개략단면도이다.
먼저, 본 발명에 따른 배플에 관하여 설명하겠다.
반도체소자 제조장비용 배플(130)은 반응가스를 통과시키기 위한 복수의 통공을 가지는 알루미늄(Al) 등과 같은 금속기판으로 형성된다.
배플(130)은 중심을 포함한 소정 반경 이내의 범위로 한정되는 중심부(132)와, 상기 소정 반경 이상의 범위의 중심부 외부로 한정되는 주변부(134)를 포함한다. 여기서 상기 중심부(132) 및 주변부(134)에는 복수의 통공(136)을 가지며, 상기 복수의 통공(136)은, 상기 중심부(132)에서의 단위면적당 평균 개구면적에 비하여 중심부 외측의 주변부(134)로 갈수록 단위면적당 평균 개구면적이 더 크도록 형성된다.
이리하여, 배플(130)의 중심부(132) 근처에서 높은 밀도로 유입되는 반응가스가 상기 배플(130)에 형성된 복수의 통공(136)을 통과하면서 배플의 전 표면에 걸쳐 균일한 밀도로 분배된 상태로 통과할 수 있게 된다.
상기 배플(130)은, 더욱 바람직하게는, 상기 복수의 통공(136)은, 상기 중심부 외측의 주변부(134)에서의 단위면적당 개구면적은 반경이 커질수록 점점 더 커지도록 형성한다. 상기 복수의 통공(136)은, 상기 중심으로부터의 반경이 증가함에 따라 단위면적당 개구면적의 증가율이 더 커지도록 형성한다. 상기 복수의 통공(136)의 개구면적은 상기 통공(136)의 수량 및/또는 크기를 적절히 결정함으로써 제어된다. 상기 복수의 통공은, 중심으로부터 동일한 반경의 위치에서 통공의 크기 및 수량을 균일하게 설정함으로써 동일 반경에서의 단위면적당 개구면적이 동일하도록 통공 레이아웃을 적절히 형성한다.
예를 들면, 상기 배플의 반경이 6인치인 경우, 반경 0~30mm 사이 범위의 중심부에서의 단위면적당 개구면적에 비하여 반경 60~90mm 사이 범위에서의 단위면적당 개구면적은 1.5~2.5배 증가하도록, 그리고 반경 30~60mm 사이 범위에서의 단위면적당 개구면적에 비하여 반경 120~150mm 사이 범위에서의 단위면적당 개구면적은 1.5~2.5배 증가하도록 통공의 위치, 수량 및 크기를 조절한다.
또한, 배플(130)은, 중심부에서의 단위면적당 평균 개구면적은 전체 개구면적의 2~5% 정도로 형성하는 것이 바람직하다.
참고로, 도 2에서 제시된 본 발명에 따른 배플의 통공 레이아웃의 일 예의 통공의 위치, 수량 및 크기를 아래의 표 1에서 정리하였다.
| 원 번호 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 |
| 원 직경(mm) | 29 | 49 | 75 | 109 | 147 | 191 | 213 | 235 | 257 | 279 | 301 |
| 통공의 직경(mm) | 2.0 | 2.5 | 3.0 | 3.8 | 3.8 | 3.7 | 3.7 | 3.8 | 3.8 | 4.0 | 4.0 |
| 통공의 수 | 12 | 12 | 16 | 36 | 40 | 48 | 48 | 48 | 48 | 48 | 48 |
이하에, 상기의 배플(130)을 장착한 반도체소자 제조장비에 관하여 도 2 및 도 3을 참조로 하여 설명하겠다.
플라즈마 생성 챔버(110)는 플라즈마를 생성하기 위한 내부공간을 형성하는 원통형 하우징(112)을 가진다. 이 하우징(112)의 내벽은 플라즈마 점화를 위하여 크리스탈 재질로 형성된다.
상기 플라즈마 생성 챔버(110) 내로 소스가스를 공급하기 위하여, 상기 하우징(112)에 가스관(114)이 연결된다. 이 가스관(114)으로부터 하우징(112)의 내부로 O2, N2등의 소스가스가 유입된다.
상기 플라즈마 생성 챔버(110) 내로 마이크로파를 유입하기 위하여, 상기 하우징(112)에 도파관(116)이 연결된다. 이 도파관(116)을 통하여 상기 하우징(112) 내로 유입된 마이크로파에 의하여, 상부로부터 내려오는 O2함유 가스가 플라즈마화된다.
상기 원통형 하우징(112)의 하단부에는 플라즈마 유입부(124)가 연결된다.
상기의 플라즈마 유입부(124)의 하부에는 상기 플라즈마 공정 챔버(120)가 연결된다. 플라즈마 생성챔버(110)에서 생성된 플라즈마는 상기 유입부(124)를 통하여 상기 플라즈마 공정 챔버(120) 내로 유입된다.
상기 플라즈마 공정챔버(120)는 웨이퍼에 플라즈마 처리를 하기 위한 내부의 공간을 형성하는 하우징(122)을 가진다. 이 하우징(122)의 내벽은 양극 산화된 알루미늄(Anodizied Al) 재질로 형성된다.
하우징(122)의 상측중앙부에는 상기 플라즈마 유입부(124)가 연결되어 상부로부터 플라즈마가 유입될 수 있게 구성된다. 여기서, 플라즈마 유입구(124)의 직경은, 예를 들면, 10~20mm의 범위로 형성한다.
하우징(122) 내의 하부에는 웨이퍼(W)를 안착시킬 수 있는 서셉터(126)가 설치된다. 상기 서셉터(126)에는 웨이퍼(W)를 가열시킬 수 있도록 히터(128)가 구비된다.
플라즈마 유입부(124)와 서셉터(126)의 사이에는 알루미늄 등과 같은 금속으로 구성된 배플(130)이 설치된다. 배플(130)의 통공 레이아웃의 구성은 상기에 설명된 바와 동일하다.
즉, 배플(130)의 중심부(132) 근처에서 높은 밀도로 유입되는 플라즈마 가스가 상기 배플(130)에 형성된 복수의 통공(136)을 통과하면서 배플의 전 표면에 걸쳐 균일한 밀도로 분배된 상태로 통과할 수 있도록 상술된 적절한 구성을 가진다.
배플(130)은, 플라즈마 유입구(124)로부터 하우징(122) 내로 유입된 플라즈마를 서셉터(126) 상의 웨이퍼 전면에 균일하게 분배하기 위하여, 플라즈마 유입구(124)와 서셉터(126) 사이에 설치되며, 그 중심이 플라즈마 유입구(124)의 중심과 동축 상에 있도록 설치된다. 또한, 배플(130)은, 상기 중심을 포함한 소정 반경 영역 범위로 한정되는 중심부(132)와 상기 소정 반경 이상의 범위의 중심부 외부로 한정되는 주변부(134)를 포함한다. 여기서 상기 중심부(132) 및 주변부(134)는 복수의 통공(136)을 가지며, 상기 복수의 통공(136)은, 상기 주변부(134)에서의 소정반경에서의 단위면적당 개구면적이 중심부의 단위면적당 평균 개구면적을 기준으로 하여 반경이 증가함에 따라 점점 더 커지도록 형성된다.
더욱 바람직하게는, 상기 복수의 통공(136)은, 상기 중심부 외측의 주변부(134)에서의 단위면적당 개구면적은 반경이 커질수록 점점 더 커지도록 형성한다. 상기 복수의 통공(136)은, 상기 중심으로부터의 반경이 증가함에 따라 단위면적당 개구면적의 증가율이 더 커지도록 형성한다. 상기 복수의 통공(136)의 개구면적은 상기 통공(136)의 수량 및/또는 크기를 적절히 결정함으로써 제어된다. 상기 복수의 통공은, 중심으로부터 동일한 반경의 위치에서 통공의 크기 및 수량을 균일하게 설정함으로써 동일 반경에서의 단위면적당 개구면적이 동일하도록 통공 레이아웃을 적절히 형성한다.
상기 표 1에 개시된 레이아웃과 동일한 배플이 장착될 수도 있다.
본 발명에 따른 복수의 통공을 가지는 배플을 구비한 반도체소자 제조장치의 작용효과는, 이하에 설명되는 본발명의 반도체소자 제조장비를 이용한 애싱 및 실리콘 처리공정을 수행한 결과로부터 더욱 쉽게 이해될 것이다.
Ⅱ. 본 발명의 반도체소자 제조장비를 이용한 포토레지스트막 애싱공정
이하에서는 본 발명에 따른 복수의 통공을 가지는 배플 및 본 발명에 비교되는 세 개의 배플을 각각 구비한 반도체소자 제조장치를 이용하여 플라즈마 애싱 공정을 수행하고 그 실험결과를 비교하여 개시한다.
도 4의 (a)는 도 2의 통공 레이아웃을 가지는 배플의 사진이고, (b), (c) 및 (d)는 본 발명의 배플와 다른 통공 레이아웃의 배플들의 사진이다. 도 5는 도 4의 각각의 배플 (a), (b), (c) 및 (d)의 반경의 변화에 따른 단위면적당 개구면적을 도시한 그래프이다.
도 6는 도 4의 각각의 배플 (a), (b), (c) 및 (d)를 장착한 반도체소자 제조장비를 이용하여 플라즈마 애싱 공정을 실행하는 경우 각 배플의 웨이퍼 상의 에싱률을 측정한 그래프이다.
애싱공정은 웨이퍼 상에 형성된 포토레지스트막을 제거하는 공정이다.
본 발명의 배플 및 반도체소자 제조장비를 이용하여 플라즈마에 의하여 애싱공정을 실행하는 경우, 우수한 애싱 균일성과 우수한 애싱률을 획득하기 위한 공정조건으로서, 상기 애싱공정은, 압력 0.6~2Torr, 소스파워 1500~3000W, O2유량 3000~8000sccm, N2유량 100~800sccm, 및 N2:O2의 부피비 1:5~6에서 실행하는 것이 바람직하다.
애싱공정시, 플라즈마 유입부(124)로부터 유입된 플라즈마는 상기 배플(130)을 통하여 웨이퍼로 향한다. 이 때, 전자 또는 이온 등과 같은 하전입자는 금속 재료로 형성된 상기 배플(130)에 의하여 갇히게 되고, O2라디칼 등과 같은 전하를 띠지 않는 중성의 입자들만 서셉터(126) 상의 웨이퍼(W)에 도달함으로써, 웨이퍼 상에 형성된 포토레지스트 패턴 등과 같은 물질막을 식각하는 애싱공정을 수행하게 된다.
이하에, 도 4 내지 도 6, 표 2 내지 표 4를 참조로 하여, 서로 다른 4가지 레이아웃의 배플(a), (b), (c), (d)를 적용한 반도체소자 제조장비에 의한 애싱공정의 비교실험에 관하여 살펴보기로 한다.
도 4의 (a)는 도 2에서 제시된 본 발명에 따른 소정의 통공 레이아웃을 가지는 배플이고, (b), (c) 및 (d)는 본 발명의 배플과 다른 통공 레이아웃의 배플들의 사진들로서, 각각은 반경에 따른 단위면적당 개구면적을 각각 다르게 형성하였다.
아래의 표 2에는 상기 각각의 배플의 통공의 수량 및 크기를 정리하였다.
| 배플 | 중심부에서의 통공의수량 및 크기 | 중간부에서의 통공의수량 및 크기 | 외곽부에서의 통공의수량 및 크기 |
| (a) | 직경 1 mm 원형공 12개직경 2.4mm 원형공 12개 | 직경 4 mm 원형공 50개 | 직경 4 mm 원형공 120개 |
| (b) | 직경 2 mm 원형공 42개직경 1 mm 원형공 4개 | 직경 2 mm 원형공 28개직경 2.6mm 원형공 32개직경 3 mm 원형공 32개 | 직경 5 mm 원형공 132개 |
| (c) | 직경 2.8mm 원형공 54개직경 1.5mm 원형공 19개 | 직경 4 mm 원형공 128개 | 직경 4 mm 원형공 123개 |
| (d) | 직경 5 mm 원형공 1개직경 2 mm 원형공 36개직경 1 mm 원형공 4개 | 직경 2 mm 원형공 100개 | 직경 5 mm 원형공 135개 |
ㆍ 플라즈마 유입구의 공정챔버와 연결부 직경이 30mm인 경우:
중심부 : 중심으로부터 반경 0~30mm의 범위
중간부 : 중심으로부터 반경 60~90mm의 범위
외곽부 : 중심으로부터 반경 120~150mm의 범위
아래의 표 3에는 상기의 표 1로부터 각 반경에서의 단위면적당 개구면적을 계산하여 정리하였다.
| 배플 | O/Acenter | O/Amiddle | O/Aedge |
| (a) | 2.67% | 4.44% | 9.26% |
| (b) | 4.75% | 3.42% | 10.20% |
| (c) | 12.95% | 11.38% | 9.49% |
| (d) | 4.80% | 2.22% | 10.40% |
ㆍ 중심부에서의 단위면적당 개구면적 비율 : O/Acenter
ㆍ 중간부에서의 단위면적당 개구면적 비율 : O/Amiddle
ㆍ 외곽부에서의 단위면적당 개구면적 비율 : O/Aedge
도 5는 상기의 도 4에 제시된 서로 다른 4가지 레이아웃의 배플 (a), (b), (c), (d)의 반경에 따른 단위면적당 개구면적의 비율을 나타낸 그래프이다.
(a)의 경우에서만 반경이 증가함에 따라 단위면적당 개구면적 비율이 점차로 증가하는 형태의 레이아웃을 가진다. (b) 및 (d)의 경우에는 감소 후 증가하고, (c)의 경우에는 반경이 증가함에 따라 계속 감소하는 형태의 레이아웃을 가진다. 상부의 반경 15mm인 플라즈마 유입구(124)로부터의 플라즈마 집중현상을 피하기 위하여 (a), (b) 및 (c)의 경우에 중심에서 반경 0~10mm 이내에는 통공이 형성되어 있지 않고, (d)의 경우 중심에 5mm의 통공을 형성하고 있다.
도 6은 도 4에 제시된 서로 다른 4가지 레이아웃의 배플 (a), (b), (c), (d)를 장착한 반도체소자 제조장비를 이용하여 플라즈마 애싱 공정을 실행하는 경우 각 배플의 웨이퍼 상의 에싱률을 측정한 그래프이다.
이 플라즈마 에싱공정은 (a), (b), (c)의 경우 최적의 애싱률 및 애싱 균일성을 획득할 수 있도록 하기 위하여 공정조건을 챔버 내부 압력 1 Torr, 소스파워 2000W, O2유량 4000sccm, N2유량 400sccm, O2:N2의 몰비 85:15로 하여 실행하였다.(d)의 경우 N2가스를 사용하지 않은 것을 제외하고는 (a), (b), (c)의 애싱공정과 동일한 공정조건으로 실행하였다.
아래의 표 4에는 각 배플의 애싱률 및 애싱 균일도를 측정하여 정리하였다.
| 배플 | 애싱률 및 애싱 균일도 |
| (a) | 50,000Å/min. ± 3% |
| (b) | 32,000Å/min. ±13% |
| (c) | 57,300Å/min. ±22% |
| (d) | 14,800Å/min. ±24% |
도 6 및 표 4를 참조하면, (a)의 경우 웨이퍼의 중심부에서 주변부로 가는 전 범위에서 균일한 애싱률을 나타내었다. 이는 중심부에서 주변부로 갈수록 단위면적당 개구면적의 비율이 높아지기 때문으로 판단된다.
(b)의 경우 단위면적당 개구면적 비율이 감소하는 중심부 및 중간부 사이의 반경범위에서 애싱률이 감소하였고, 단위면적당 개구면적 비율이 증가하는 중간부 및 주변부 사이의 반경범위에서 애싱률이 증가하였다.
(c)의 경우 중심부에서 주변부로 갈수록 애싱율이 점차 감소하였다. 이는 중심부에서 주변부로 갈수록 단위면적당 개구면적이 감소하기 때문인 것으로 판단된다.
(d)의 경우 중심부에서 주변부로 갈수록 애싱율이 점차 감소하는 것으로 나타났다. 주변부에서 단위면적당 개구면적 비율이 높음에도 불구하고 애싱율이 점차 감소한 것은 중심에서의 5mm 직경의 통공으로 인하여 플라즈마가 중심부에 집중되었기 때문으로 해석된다. 또한, 애싱율이 다른 시료에 비하여 상대적으로 낮게 나타났는데, 이는 N2가스를 사용하지 않아서 플라즈마의 생성량 자체가 매우 작았기 때문으로 해석된다.
따라서, 애싱공정시 (a)의 경우에서 처럼 반경이 증가함에 따라 상기 주변부에서의 소정반경에서의 단위면적당 개구면적이 중심부의 단위면적당 평균 개구면적을 기준으로 하여 반경이 증가함에 따라 점점 더 커지도록 형성된 경우, 웨이퍼의 중심부로부터 주변부까지 전면에 걸쳐 애싱 균일성이 우수하다는 것을 알 수 있다.
더욱 바람직하게는, 배플의 중심으로부터 플라즈마 유입구의 직경에 대응하는 소정의 반경 범위 내에는 통공을 형성하지 않도록 하는 것이 애싱균일성에 더욱 긍정적인 결과를 나타낸다는 것을 알 수 있다.
또한, (a)의 경우에서 처럼 플라즈마 유입구의 직경은 10~20mm의 범위로 형성된 경우, 반경 0~30mm 사이 범위의 중심부에서의 단위면적당 개구면적에 비하여 반경 60~90mm 사이 범위에서의 단위면적당 개구면적은 1.5~2.5배 증가하도록, 그리고 반경 30~60mm 사이 범위에서의 단위면적당 개구면적에 비하여 반경 120~150mm 사이 범위에서의 단위면적당 개구면적은 1.5~2.5배 증가하도록 통공의 위치, 수량 및 크기를 조절하는 경우, 웨이퍼의 중심부로부터 주변부까지 전면에 걸쳐 애싱 균일성이 더욱 우수하게 나타난다는 것을 알 수 있다.
또한, (a), (b), (c)의 경우와 (d)의 경우를 비교하여 보면, 애싱공정시, 압력 0.6~2 Torr, 소스파워 1500~3000 W, O2유량 3000~8000 sccm, N2유량 100~800 sccm, 및 N2:O2의 부피비 1:5~6의 공정조건에서 실행하는 경우 상대적으로 높은 애싱률을 얻을 수 있으며 또한 애싱 균일성도 우수해 진다는 것을 알 수 있다.
Ⅲ. 본 발명의 반도체소자 제조장비를 이용한 실리콘처리 공정
이하에서는 본 발명에 따른 복수의 통공을 가지는 배플 및 본 발명에 비교되는 세 개의 배플을 각각 구비한 반도체소자 제조장치를 이용하여 실리콘처리 공정을 수행하고 그 실험결과를 비교하여 개시한다.
본 공정에 사용되는 배플 및 그를 구비한 반도체소자 제조장비의 각 구성은 상술한 애싱공정에서와 동일하므로, 그 구성에 대한 설명은 생략한다.
실리콘 처리(Si treatment) 공정은, 콘택홀 식각시 손상된 기판 실리콘층을 식각하여 제거하는 공정이다.
본 발명의 배플 및 반도체소자 제조장비를 이용하여 플라즈마에 의하여 실리콘처리 공정을 실행하는 경우, 우수한 실리콘처리 균일성과 우수한 실리콘 식각률을 획득하기 위한 공정조건으로서, 상기 실리콘처리 공정은, 압력 200~400 mTorr, 소스파워 200~300W, O2유량 200~400 sccm, CF4유량 150~250 sccm, 및 CF4:O2의 부피비 1:1.2~1.8에서 실행하는 것이 바람직하다.
이하에, 상기한 애싱공정의 비교실험에 사용된 서로 다른 4가지 레이아웃의 배플(a), (b), (c), (d)를 적용한 반도체소자 제조장비에 의한 실리콘처리 공정의 비교실험을 기술한다.
도 4를 참조하면, (a)는 본 발명에 따른 소정의 통공 레이아웃을 가지는 배플의 사진이고, (b), (c) 및 (d)는 본 발명의 배플과 다른 통공 레이아웃의 배플들의 사진들로서, 각각은 반경에 따른 단위면적당 개구면적을 각각 다르게 형성하였다.
상기 각각의 배플의 통공의 수량 및 크기, 및 각 배플의 반경에 따른 단위면적당 개구면적 비율은 상기한 애싱공정의 경우와 동일하며, 표 2, 표 3, 및 도 5에 정리되어 있다.
도 7은 도 4에 제시된 서로 다른 4가지 레이아웃의 배플 (a), (b), (c), (d)를 장착한 반도체소자 제조장비를 이용하여 플라즈마를 이용한 실리콘 처리 공정을 실행하는 경우 각 배플의 웨이퍼 상의 분당 실리콘 식각률을 측정한 그래프이다.
이 실리콘처리 공정은 최적의 실리콘 식각률 및 식각 균일성을 획득할 수 있도록 하기 위하여 공정조건을 챔버 내부 압력 300 mTorr, 소스파워 250 W, O2유량 300 sccm, CF4유량 200 sccm, O2:CF4의 몰비 3:2로 하여 실행하였다.
아래의 표 5에 각 배플의 경우에 대한 분당 실리콘 식각률 및 식각 균일도를 측정하여 정리하였다.
| 배플 | 분당 실리콘 식각률 및 식각 균일도 |
| (a) | 232 Å/min. ± 5.2% |
| (b) | 195 Å/min. ±20.5% |
| (c) | 197 Å/min. ±10.0% |
| (d) | 89 Å/min. ±29.3% |
도 7 및 표 5를 참조하면, (a)의 경우 가장 높은 실리콘 식각률을 나타내었고, 중심부에서 주변부까지 전 범위에 걸쳐 식각균일도도 매우 안정적인 것으로 나타났다.
(b), (c)의 경우 (a)에 비하여 식각률이 떨어졌고, 식각균일도도 매우 불안정한 것으로 나타났다.
(d)의 경우 식각률이 크게 떨어졌고, 식각균일도도 크게 떨어졌다. 이는 중심에서의 5mm 직경의 통공으로 인하여 플라즈마가 중심부에 집중되었기 때문으로 해석된다.
따라서, 실리콘처리 공정시, (a)의 경우에서 처럼 반경이 증가함에 따라 상기 주변부에서의 소정반경에서의 단위면적당 개구면적이 중심부의 단위면적당 평균 개구면적을 기준으로 하여 반경이 증가함에 따라 점점 더 커지도록 형성된 경우, 실리콘 처리공정시 웨이퍼의 중심부로부터 주변부 까지 전면에 걸쳐 식각 균일도가 우수하다는 것을 알 수 있다.
더욱 바람직하게는, 배플의 중심으로부터 플라즈마 유입구의 직경에 대응하는 소정의 반경 범위 내에는 통공을 형성하지 않도록 하는 것이 실리콘 처리공정시 식각 균일성에 더욱 긍정적인 결과를 나타낸다는 것을 알 수 있다.
또한, (a)의 경우에서 처럼 플라즈마 유입구의 직경은 10~20mm의 범위로 형성된 경우, 반경 0~30mm 사이 범위의 중심부에서의 단위면적당 개구면적에 비하여 반경 60~90mm 사이 범위에서의 단위면적당 개구면적은 1.5~2.5배 증가하도록, 그리고 반경 30~60mm 사이 범위에서의 단위면적당 개구면적에 비하여 반경 120~150mm 사이 범위에서의 단위면적당 개구면적은 1.5~2.5배 증가하도록 통공의 수량 및 크기를 조절하는 경우, 웨이퍼의 중심부로부터 주변부까지 전면에 걸쳐 식각 균일성이 더욱 우수하게 나타난다는 것을 알 수 있다.
또한, 실리콘처리 공정시, 압력 200~400 mTorr, 소스파워 200~300W, O2유량 200~400 sccm, CF4유량 150~250 sccm, 및 CF4:O2의 부피비 1:1.2~1.8의 공정조건에서 실행하는 경우 상대적으로 높은 실리콘 식각률을 얻을 수 있으며 또한 식각 균일성도 우수해 진다는 것을 알 수 있다.
본 발명은 상기 실시예들에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.
상술한 바와 같이, 본 발명에 따르면, 배플을 반경이 증가함에 따라 상기 주변부에서의 소정반경에서의 단위면적당 개구면적이 중심부의 단위면적당 평균 개구면적을 기준으로 하여 반경이 증가함에 따라 점점 더 커지도록 형성한 경우, 유입된 플라즈마가 중심부에 집중되는 것을 방지하고 웨이퍼의 전면에 골고루 분배될 수 있도록 할 수 있다.
따라서, 애싱공정시 웨이퍼의 중심부로부터 주변부 까지 전면에 걸쳐 애싱 균일도가 매우 향상되고 애싱률도 크게 증가하게 된다.
또한, 실리콘 처리 공정시에도 웨이퍼의 중심부로부터 주변부 까지 전면에 걸쳐 실리콘 식각 균일도가 매우 향상되고 분당 실리콘 식각률도 크게 증가하게 된다.
Claims (19)
- 중심을 포함한 소정의 반경 이내의 범위로 한정되는 중심부; 및상기 소정의 반경 이상의 범위로 한정되는 주변부를 포함하며,상기 중심부 및 주변부에는 복수의 통공을 형성하며,여기서 상기 복수의 통공은, 상기 중심부에는 중심으로부터 상기 가스유입구의 반경보다 작은 반경 범위 내에는 형성되지 않고, 상기 주변부에서의 소정반경에서의 단위면적당 개구면적이 중심부의 단위면적당 평균 개구면적을 기준으로 하여 반경이 증가함에 따라 점점 더 커지도록 형성됨을 특징으로 하는 반도체소자 제조장비용 배플.
- 삭제
- 삭제
- 삭제
- 제 1항에 있어서, 상기 복수의 통공의 개구면적은 상기 통공의 위치, 수량 및 크기를 적절히 결정함으로써 제어됨을 특징으로 하는 반도체소자 제조장비용 배플.
- 소정의 공정을 실행하기 위한 내부공간을 한정하는 하우징;반응가스를 상부로부터 하우징의 내부로 유입시키기 위하여, 하우징의 상면에서 하우징과 연통되도록 형성되는 가스유입구;상기 하우징의 내측 하부에 설치되며, 상기 가스유입구의 폭보다 더 큰 폭을 가지는 웨이퍼를 안착시키기 위하여 설치되는 웨이퍼지지부; 및상기 가스유입구로부터 상기 하우징 내로 유입된 가스를 상기 웨이퍼 지지부 상의 웨이퍼 전면에 균일하게 분배하기 위하여, 상기 가스유입구와 상기 웨이퍼 지지부 사이에 설치되며, 그 중심이 가스유입구의 중심과 동축 상에 있도록 설치되며, 상기 중심을 포함한 소정 반경 영역 범위로 한정되는 중심부와 상기 소정 반경 이상의 범위의 중심부 외부로 한정되는 주변부를 포함하며, 여기서 상기 중심부 및 주변부는 복수의 통공을 가지며, 상기 복수의 통공은, 상기 주변부에서의 소정반경에서의 단위면적당 개구면적이 중심부의 단위면적당 평균 개구면적을 기준으로 하여 반경이 증가함에 따라 점점 더 커지도록 형성된 통공 레이아웃을 가지는 배플;을 포함함을 특징으로 하는 반도체소자 제조장비.
- 제 6항에 있어서, 상기 복수의 통공은, 상기 중심으로부터의 반경이 증가함에 따라 단위면적당 개구면적의 증가율이 더 커지도록 형성함을 특징으로 하는 반도체소자 제조장비.
- 제 6항에 있어서, 상기 중심부에서의 단위면적당 평균 개구면적은 전체 개구면적의 2~5% 임을 특징으로 하는 반도체소자 제조장비.
- 제 6항에 있어서, 상기 복수의 통공은, 동일한 반경에서의 단위면적당 개구면적이 동일하도록 형성됨을 특징으로 하는 반도체소자 제조장비.
- 제 6항에 있어서, 상기 복수의 통공의 개구면적은 상기 통공의 위치, 수량 및 크기를 적절히 결정함으로써 제어됨을 특징으로 하는 반도체소자 제조장비.
- 제 6항에 있어서, 상기 중심부는 상기 가스유입구와 동축으로 형성되며, 중심부의 직경이 상기 가스유입구의 직경보다 크도록 형성됨을 특징으로 하는 반도체소자 제조장비.
- 제 6항에 있어서, 상기 중심부에는 중심으로부터 상기 가스유입구의 반경보다 작은 반경 범위 내에는 통공을 형성하지 않음을 특징으로 하는 반도체소자 제조장비.
- 제 6항에 있어서, 상기 가스 유입구의 반경이 10~20mm의 범위로 형성된 경우, 반경 0~30mm 사이 범위의 상기 중심부에서의 평균 단위면적당 개구면적에 비하여 반경 60~90mm 사이 범위에서의 단위면적당 평균 개구면적은 1.5~2.5배 증가하도록, 그리고 반경 30~60mm 사이 범위에서의 단위면적당 평균 개구면적에 비하여 반경 120~150mm 사이 범위에서의 단위면적당 평균 개구면적은 1.5~2.5배 증가하도록 통공의 위치, 수량 및 크기를 조절함을 특징으로 하는 반도체소자 제조장비.
- 플라즈마를 생성하기 위한 플라즈마 생성 챔버 및 이 플라즈마 생성챔버에 의해 생성된 플라즈마에 의하여 플라즈마처리를 수행하는 플라즈마 공정 챔버로 구성된 반도체소자 제조장비에 있어서,상기 플라즈마 생성 챔버는,플라즈마를 생성하기 위한 내부공간을 한정하는 제 1 하우징;상기 제 1 하우징과 연결되어 소스가스를 하우징 내로 도입하기 위한 소스가스유입부; 및상기 소스가스를 플라즈마화하기 위하여 상기 제 1 하우징과 연결되어 마이크로파를 제 1 하우징 내로 도입하기 위한 도파관을 포함하고,상기 플라즈마 공정 챔버는,소정의 식각공정을 실행하기 위한 내부공간을 한정하는 제 2 하우징;상기 플라즈마 생성챔버에서 생성된 플라즈마를 제 2 하우징의 내부로 도입하기 위하여, 상기 제 2 하우징의 상부에 제 2 하우징과 연통되도록 설치되는 플라즈마 유입구;상기 제 2 하우징의 내측 하부에 설치되며, 상기 플라즈마 유입구의 폭보다더 큰 폭을 가지는 웨이퍼를 안착시키기 위하여 설치되는 웨이퍼지지부; 및상기 플라즈마 유입구로부터 상기 제 2 하우징 내로 유입된 플라즈마를 상기 웨이퍼 지지부 상의 웨이퍼 전면에 균일하게 분배하기 위하여, 상기 플라즈마 유입구와 상기 웨이퍼 지지부 사이에 설치되며, 그 중심이 플라즈마 유입구의 중심과 동축 상에 있도록 설치되며, 상기 중심을 포함한 소정 반경 영역 범위로 한정되는 중심부와 상기 소정 반경 이상의 범위의 중심부 외부로 한정되는 주변부를 포함하며, 여기서 상기 중심부 및 주변부는 복수의 통공을 가지며, 상기 복수의 통공은, 상기 주변부에서의 소정반경에서의 단위면적당 개구면적이 중심부의 단위면적당 평균 개구면적을 기준으로 하여 반경이 증가함에 따라 점점 더 커지도록 형성된 배플을 포함함을 특징으로 하는 반도체소자 제조장비.
- 제 14항에 있어서, 상기 중심부에서의 단위면적당 평균 개구면적은 전체 개구면적의 2~5% 임을 특징으로 하는 반도체소자 제조장비.
- 제 14항에 있어서, 상기 중심부에는 중심으로부터 상기 가스유입구의 반경보다 작은 반경 범위 내에는 통공을 형성하지 않음을 특징으로 하는 반도체소자 제조장비.
- 제 14항에 있어서, 상기 플라즈마 유입구의 반경이 10~20mm의 범위로 형성된 경우, 반경 0~30mm 사이 범위의 중심부에서의 단위면적당 개구면적에 비하여 반경60~90mm 사이 범위에서의 단위면적당 개구면적은 1.5~2.5배 증가하도록, 그리고 반경 30~60mm 사이 범위에서의 단위면적당 개구면적에 비하여 반경 120~150mm 사이 범위에서의 단위면적당 개구면적은 1.5~2.5배 증가하도록 통공의 위치, 수량 및 크기를 조절함을 특징으로 하는 반도체소자 제조장비.
- 제 14항에 기재된 반도체소자 제조장비를 이용한 포토레지스트막의 애싱방법에 있어서, 우수한 애싱 균일성과 우수한 애싱률을 획득하기 위하여, 압력 0.6~2Torr, 소스파워 1500~3000W, O2유량 3000~8000sccm, N2유량 100~800sccm, 및 N2:O2의 부피비 1:5~6의 공정조건에서 실행함을 특징으로 하는 애싱방법.
- 제 14항에 기재된 반도체소자 제조장비를 이용한 실리콘 처리 방법에 있어서, 우수한 실리콘식각 균일성과 우수한 실리콘 식각률을 획득하기 위하여, 압력 200~400mTorr, 소스파워 200~300W, O2유량 200~400sccm, CF4유량 150~250sccm, 및 CF4:O2의 부피비 1:1.2~1.8의 공정조건에서 실행함을 특징으로 하는 실리콘 처리 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990042034A KR100331555B1 (ko) | 1999-09-30 | 1999-09-30 | 복수의 통공이 형성된 배플 및 그를 구비한 반도체소자 제조장비 |
| JP2000295925A JP2001148376A (ja) | 1999-09-30 | 2000-09-28 | 半導体素子製造装置用バッフル及び半導体素子製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990042034A KR100331555B1 (ko) | 1999-09-30 | 1999-09-30 | 복수의 통공이 형성된 배플 및 그를 구비한 반도체소자 제조장비 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010029285A KR20010029285A (ko) | 2001-04-06 |
| KR100331555B1 true KR100331555B1 (ko) | 2002-04-06 |
Family
ID=19613400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990042034A KR100331555B1 (ko) | 1999-09-30 | 1999-09-30 | 복수의 통공이 형성된 배플 및 그를 구비한 반도체소자 제조장비 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2001148376A (ko) |
| KR (1) | KR100331555B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101094723B1 (ko) | 2009-09-02 | 2011-12-16 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 장치 |
| KR101562192B1 (ko) * | 2013-02-15 | 2015-10-22 | 최대규 | 플라즈마 반응기 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100404956B1 (ko) * | 2001-01-08 | 2003-11-10 | (주)에이피엘 | 반도체 집적소자 제조공정 및 장치 |
| US7942969B2 (en) * | 2007-05-30 | 2011-05-17 | Applied Materials, Inc. | Substrate cleaning chamber and components |
| GB201021870D0 (en) | 2010-12-23 | 2011-02-02 | Element Six Ltd | A microwave plasma reactor for manufacturing synthetic diamond material |
| CA2821621C (en) | 2010-12-23 | 2018-03-27 | Element Six Limited | Controlling doping of synthetic diamond material |
| KR101234596B1 (ko) * | 2010-12-28 | 2013-02-19 | 피에스케이 주식회사 | 배플, 기판 처리 장치 및 그 처리 방법 |
| KR101234594B1 (ko) | 2011-07-25 | 2013-02-19 | 피에스케이 주식회사 | 배플 및 이를 포함하는 기판 처리 장치 |
| CN104658944A (zh) * | 2013-11-20 | 2015-05-27 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 反应腔室及半导体加工设备 |
| CN106702350B (zh) * | 2015-11-13 | 2019-05-31 | 北京北方华创微电子装备有限公司 | 进气组件及反应腔室 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980043755A (ko) * | 1996-12-04 | 1998-09-05 | 구자홍 | 와이드 티브이의 편향전력 절감회로 |
-
1999
- 1999-09-30 KR KR1019990042034A patent/KR100331555B1/ko not_active IP Right Cessation
-
2000
- 2000-09-28 JP JP2000295925A patent/JP2001148376A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980043755A (ko) * | 1996-12-04 | 1998-09-05 | 구자홍 | 와이드 티브이의 편향전력 절감회로 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101094723B1 (ko) | 2009-09-02 | 2011-12-16 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 장치 |
| KR101562192B1 (ko) * | 2013-02-15 | 2015-10-22 | 최대규 | 플라즈마 반응기 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010029285A (ko) | 2001-04-06 |
| JP2001148376A (ja) | 2001-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7179752B2 (en) | Dry etching method | |
| US6824627B2 (en) | Stepped upper electrode for plasma processing uniformity | |
| KR100726381B1 (ko) | 반도체 처리용 가스 분배 장치 | |
| KR100810773B1 (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| KR101223819B1 (ko) | 플라즈마 에칭 방법 및 플라즈마 에칭 장치 | |
| KR100859313B1 (ko) | 안정된 플라즈마 처리를 위한 방법 및 장치 | |
| US20090218317A1 (en) | Method to control uniformity using tri-zone showerhead | |
| JP2002518842A (ja) | 半導体処理室用電極及びその製造方法 | |
| KR100876010B1 (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| US11075057B2 (en) | Device for treating an object with plasma | |
| KR100331543B1 (ko) | 고주파(rf)플라즈마에의한챔버내부세정방법 | |
| TW200947172A (en) | Etching chamber having flow equalizer and lower liner | |
| KR100331555B1 (ko) | 복수의 통공이 형성된 배플 및 그를 구비한 반도체소자 제조장비 | |
| US8404596B2 (en) | Plasma ashing method | |
| US5451435A (en) | Method for forming dielectric | |
| KR102638568B1 (ko) | 조정 가능한 원격 해리 | |
| JP4123428B2 (ja) | エッチング方法 | |
| KR20040035596A (ko) | 드라이 에칭 방법 | |
| US10170336B1 (en) | Methods for anisotropic control of selective silicon removal | |
| JP3986808B2 (ja) | ドライエッチング方法 | |
| US20030153193A1 (en) | Etching method | |
| KR20050001831A (ko) | 플라즈마 처리 장치 | |
| JP7418632B2 (ja) | プラズマ処理装置 | |
| JP3752468B2 (ja) | 半導体装置の製造方法 | |
| KR20230024701A (ko) | 기판 처리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080303 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |