KR100331397B1 - Ｉｍｔ-2000 제어국 시스템에서의 액티브/스탠드바이ａｃｐａ 보드간 이중화 통신장치 및 그 방법 - Google Patents

Ｉｍｔ-2000 제어국 시스템에서의 액티브/스탠드바이ａｃｐａ 보드간 이중화 통신장치 및 그 방법 Download PDF

Info

Publication number
KR100331397B1
KR100331397B1 KR1020000022167A KR20000022167A KR100331397B1 KR 100331397 B1 KR100331397 B1 KR 100331397B1 KR 1020000022167 A KR1020000022167 A KR 1020000022167A KR 20000022167 A KR20000022167 A KR 20000022167A KR 100331397 B1 KR100331397 B1 KR 100331397B1
Authority
KR
South Korea
Prior art keywords
controller
acpa
redundant
state
transmission
Prior art date
Application number
KR1020000022167A
Other languages
English (en)
Other versions
KR20010097789A (ko
Inventor
문태현
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000022167A priority Critical patent/KR100331397B1/ko
Publication of KR20010097789A publication Critical patent/KR20010097789A/ko
Application granted granted Critical
Publication of KR100331397B1 publication Critical patent/KR100331397B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/12—Access point controller devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
    • H04W4/16—Communication-related supplementary services, e.g. call-transfer or call-hold
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices
    • H04W88/10—Access point devices adapted for operation in multiple networks, e.g. multi-mode access points
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W92/00—Interfaces specially adapted for wireless communication networks
    • H04W92/16—Interfaces between hierarchically similar devices
    • H04W92/22—Interfaces between hierarchically similar devices between access point controllers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Hardware Redundancy (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치 및 그 방법, 더욱 상세하게는 액티브/스탠드 바이 ACPA 보드간 상호 이중화 통신을 각 ACPA 제어부의 I2C 기능을 이용하여 구현시켜 주는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치 및 그 방법에 관한 것으로서, 본 발명에 의한 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치 및 그 방법에 의하면, 액티브/스탠드 바이 ACPA 보드간 이중화 통신을 각 ACPA 제어부의 I2C 기능을 이용하여 구현해 줌으로써, 이중화 통신을 위한 별도의 하드웨어를 추가시키지 않아도 되어 이중화 구현에 따른 비용을 절감시켜 준다는 뛰어난 효과가 있다.

Description

ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치 및 그 방법{DEVICE AND METHOD FOR COMMUNICATING DUPLICATION BETWEEN ACTIVE ACPA BOARD AND STAND-BY ACPA BOARD IN IMT-2000 BSC SYSTEM}
본 발명은 ＩＭＴ(International Mobile Telecommunication; 이하 IMT라 칭함.)-2000 제어국 시스템에서의 액티브/스탠드바이(Active/Standby) ＡＣＰＡ(Access Control Processor Board Assembly; 이하 ACPA라 칭함.) 보드간 이중화 통신장치 및 그 방법에 관한 것으로, 더욱 상세하게는 액티브/스탠드 바이 ACPA 보드간 상호 이중화 통신을 각 ACPA 제어부의 I2C(Inter IC; 이하 I2C라 칭함.) 기능을 이용하여 구현시켜 주는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치 및 그 방법에 관한 것이다.
주지하다시피, 상술한 액티브/스탠드 바이 ACPA 보드내에 장착된 각 ACPA 제어부는 MPC860 칩으로 구현된 CPU(Central Process Unit)로써, 그 내부에는 I2C 제어기능이 내장되어 있다.
종래 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치는 도 1에 도시한 바와 같이, 호처리 동작 및 이중화 처리동작을 수행하는 액티브 ACPA 제어부(11), 이중화 통신을 위한 제 1 이중화 제어부(12), 및 제 1 이중화 버퍼(13)를 구비한 액티브 ACPA 보드; 및
상기 액티브 ACPA 제어부(11)의 이중화 처리동작에 상응하는 이중화 대기동작을 수행하는 스탠드 바이 ACPA 제어부(21), 이중화 통신을 위한 제 2 이중화 제어부(22), 및 제 1 이중화 버퍼(23)를 구비한 스탠드 바이 ACPA 보드로 구성되어 있었다.
따라서, 종래에는 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신을 구현하기 위해 각 ACPA 보드내에 별도의 이중화 제어부 및 이중화 버퍼를 장착하여 사용하였기 때문에, 이중화 구현에 따른 별도의 하드웨어 추가비용이 발생하고, 이로인해 시스템 전체의 제작비용이 상승하게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 액티브/스탠드 바이 ACPA 보드간 이중화 통신을 각 ACPA 제어부의 I2C 기능을 이용하여 구현해 줌으로써, 이중화 통신을 위한 별도의 하드웨어를 추가시키지 않아도 되어 이중화 구현에 따른 비용을 절감시켜 주기 위한 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치 및 그 방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치는, IMT-2000 제어국 시스템내에 장착되어 호처리 기능 및 타 서브 블록들의 제어관리 기능을 수행하는 액티브/스탠드 바이 ACPA 보드간 이중화 통신장치에 있어서,
상기 액티브 ACPA 보드는, 송신용 이중화 데이터를 저장하는 제 1 I2C 송신버퍼; 상기 스탠드 바이 ACPA 보드로부터 수신받은 이중화 응답 데이터를 저장하는 제 1 I2C 수신버퍼; 상기 스탠드 바이 ACPA 보드의 신호 입/출력단에 I2C 데이터/클럭 라인으로 접속됨과 동시에 제 1 송신용 레지스터 및 제 1 수신용 레지스터를 내장하고 있으며, 상기 제 1 I2C 송신버퍼에 저장된 이중화 데이터를 리드한 후 I2C 통신방식을 통해 상기 스탠드 바이 ACPA 보드로 전송하는 한편, 상기 스탠드 바이 ACPA 보드로부터 수신받은 이중화 응답 데이터를 상기 제 1 I2C 수신버퍼에 저장한 후 수신완료 인터럽트를 발생시키는 제 1 I2C 제어기; 및 상기 스탠드 바이 ACPA 보드로 이중화 데이터를 전송하고자 할 때 그 이중화 데이터를 상기 제 1 I2C송신버퍼에 저장한 후 그 사실을 상기 제 1 I2C 제어기에 통보하는 한편, 상기 제 1 I2C 제어기로부터 수신완료 인터럽트가 발생되면 상기 제 1 I2C 수신버퍼에 저장된 이중화 응답 데이터를 리드한 후 그 응답 데이터에 상응하는 이중화 처리동작을 수행하는 제 1 코어로 이루어진 액티브 ACPA 제어부를 구비하고,
상기 스탠드 바이 ACPA 보드는, 상기 액티브 ACPA 보드로부터 수신받은 이중화 데이터를 저장하는 제 2 I2C 수신버퍼; 송신용 이중화 응답 데이터를 저장하는 제 2 I2C 송신버퍼; 상기 액티브 ACPA 제어부의 신호 입/출력단에 I2C 데이터/클럭 라인으로 접속됨과 동시에 제 2 수신용 레지스터 및 제 2 송신용 레지스터를 내장하고 있으며, 상기 액티브 ACPA 보드로부터 수신받은 이중화 데이터를 상기 제 2 I2C 수신버퍼에 저장한 후 수신완료 인터럽트를 발생시키는 한편, 상기 제 2 I2C 송신버퍼에 저장된 이중화 응답 데이터를 리드한 후 I2C 통신방식을 통해 상기 액티브 ACPA 보드로 전송하는 제 2 I2C 제어기; 및 상기 제 2 I2C 제어기로부터 수신완료 인터럽트가 발생되면 상기 제 2 I2C 수신버퍼에 저장된 이중화 데이터를 리드함과 동시에 그 데이터에 상응하는 이중화 처리동작을 수행한 후 이중화 응답 데이터를 생성하고, 그 이중화 응답 데이터를 상기 제 2 I2C 송신버퍼에 저장한 후 그 사실을 상기 제 2 I2C 제어기에 통보하는 제 2 코어로 이루어진 스탠드 바이 ACPA 제어부를 구비함을 특징으로 한다.
또한, 본 발명 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법은, 액티브 ACPA 제어부내 제 1 코어가 스탠드 바이ACPA 보드로 전송하고자 하는 이중화 데이터를 생성한 후 제 1 I2C 송신버퍼에 저장함과 동시에 그 사실을 제 1 I2C 제어기에 통보하는 제 1 단계;
상기 액티브 ACPA 제어부내 제 1 I2C 제어기가 상기 제 1 I2C 송신버퍼에 저장된 이중화 데이터를 리드한 후 I2C 통신방식을 통해 상기 스탠드 바이 ACPA 보드내 스탠드 바이 ACPA 제어부로 전송하는 제 2 단계;
상기 스탠드 바이 ACPA 제어부내 제 2 I2C 제어기가 상기 액티브 ACPA 제어부로부터 이중화 데이터를 수신받은 후 제 2 I2C 수신버퍼에 저장하는 제 3 단계;
상기 스탠드 바이 ACPA 제어부내 제 2 코어가 상기 제 2 I2C 수신버퍼에 저장된 이중화 데이터를 리드함과 동시에 그 데이터에 상응하는 이중화 처리동작을 수행하는 제 4 단계;
상기 제 2 코어가 그 이중화 데이터에 대응되는 응답 데이터를 생성함과 동시에 그 이중화 응답 데이터를 상기 제 2 I2C 송신버퍼에 저장한 후 그 사실을 상기 제 2 I2C 제어기에 통보하는 제 5 단계;
상기 스탠드 바이 ACPA 제어부내 제 2 I2C 제어기가 상기 제 2 I2C 송신버퍼에 저장된 이중화 응답 데이터를 리드한 후 I2C 통신방식을 통해 상기 액티브 ACPA 보드내 액티브 ACPA 제어부로 전송하는 제 6 단계;
상기 액티브 ACPA 제어부내 제 1 I2C 제어기가 상기 스탠드 바이 ACPA 제어부로부터 이중화 응답 데이터를 수신받은 후 상기 제 1 I2C 수신버퍼에 저장하는 제 7 단계; 및
상기 액티브 ACPA 제어부내 제 1 코어가 상기 제 1 I2C 수신버퍼에 저장된이중화 응답 데이터를 리드함과 동시에 그 이중화 응답 데이터에 상응하는 이중화 처리동작을 수행하는 제 8 단계로 이루어진 것을 특징으로 한다.
도 1은 종래 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치의 구성을 나타낸 기능블록도,
도 2는 본 발명의 일 실시예에 따른 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치의 구성을 나타낸 기능블록도,
도 3은 도 2에 따른 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치에서 액티브 ACPA 제어부내에 장착된 제 1 송신용 레지스터의 구성을 나타낸 도면,
도 4는 도 2에 따른 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치에서 액티브 ACPA 제어부내에 장착된 제 1 수신용 레지스터의 구성을 나타낸 도면,
도 5는 도 2에 따른 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치에서 스탠드 바이 ACPA 제어부내에 장착된 제 2 송신용 레지스터의 구성을 나타낸 도면,
도 6은 도 2에 따른 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치에서 스탠드 바이 ACPA 제어부내에 장착된 제 2 수신용 레지스터의 구성을 나타낸 도면,
도 7은 본 발명의 일 실시예에 따른 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법을 나타낸 동작플로우챠트,
도 8은 도 7에 따른 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법에서 제 1 단계(S1)의 세부 동작과정을 나타낸 동작플로우챠트,
도 9는 도 7에 따른 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법에서 제 2 단계(S2)의 세부 동작과정을 나타낸 동작플로우챠트,
도 10은 도 7에 따른 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법에서 제 3 단계(S3)의 세부 동작과정을 나타낸 동작플로우챠트,
도 11은 도 7에 따른 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법에서 제 4 단계(S4)의 세부 동작과정을 나타낸 동작플로우챠트,
도 12는 도 7에 따른 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법에서 제 5 단계(S5)의 세부 동작과정을 나타낸 동작플로우챠트,
도 13은 도 7에 따른 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법에서 제 6 단계(S6)의 세부 동작과정을 나타낸 동작플로우챠트,
도 14는 도 7에 따른 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법에서 제 7 단계(S7)의 세부 동작과정을 나타낸 동작플로우챠트,
도 15는 도 7에 따른 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법에서 제 8 단계(S8)의 세부 동작과정을 나타낸 동작플로우챠트,
도 16은 도 2에 따른 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치에서 액티브 ACPA 제어부가 이중화 데이터를 스탠드 바이 ACPA 제어부로 전송하는 I2C 전송형식을 나타낸 참조도면,
도 17은 도 2에 따른 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치에서 스탠드 바이 ACPA 제어부가 이중화 응답 데이터를 액티브 ACPA 제어부로 전송하는 I2C 전송형식을 나타낸 참조도면이다.
<도면의 주요 부분에 대한 부호의 설명>
1000 : 액티브 ACPA 제어부 1100 : 제 1 I2C 송신버퍼
1200 : 제 1 I2C 수신버퍼 1300 : 제 1 I2C 제어기
1310 : 제 1 송신용 레지스터 1311 : 제 1 송신버퍼 포인터 필드
1312 : 제 1 송신데이터 길이 필드 1313 : 제 1 송신상태 필드
1320 : 제 1 수신용 레지스터 1321 : 제 1 수신버퍼 포인터 필드
1322 : 제 1 수신데이터 길이 필드 1323 : 제 1 수신상태 필드
1400 : 제 1 코어 2000 : 스탠드 바이 ACPA 제어부
2100 : 제 2 I2C 수신버퍼 2200 : 제 2 I2C 송신버퍼
2300 : 제 2 I2C 제어기 2310 : 제 2 수신용 레지스터
2311 : 제 2 수신버퍼 포인터 필드 2312 : 제 2 수신데이터 길이 필드
2313 : 제 2 수신상태 필드 2320 : 제 2 송신용 레지스터
2321 : 제 2 송신버퍼 포인터 필드 2322 : 제 2 송신데이터 길이 필드
2323 : 제 2 송신상태 필드 2400 : 제 2 코어
이하, 본 발명의 일 실시예에 의한 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치 및 그 방법에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 의한 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치의 기능블록도로서, 본 발명의 일 실시예에 의한 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치는 상기 액티브 ACPA 보드내에 장착된 액티브 ACPA 제어부(1000)와; 상기 스탠드 바이 ACPA 보드내에 장착된 스탠드 바이 ACPA 제어부(2000)로 구성되어 있다.
상기 액티브 ACPA 보드내에 장착된 액티브 ACPA 제어부(1000)는 MPC860 칩으로 구현된 CPU(Central Process Unit)로써 호 처리와 관련된 모든 동작을 수행하는 역할을 하며, 제 1 I2C 송신버퍼(1100), 제 1 I2C 수신버퍼(1200), 제 1 I2C 제어기(1300), 및 제 1 코어(Core)(1400)로 구성되어 있다.
이때, 상기 액티브 ACPA 제어부(1000)내에 장착된 제 1 I2C 송신버퍼(1100)는 상기 스탠드 바이 ACPA 제어부(2000)로 전송하고자 하는 이중화 데이터를 저장하는 메모리(Memory)이다.
또한, 상기 액티브 ACPA 제어부(1000)내에 장착된 제 1 I2C 수신버퍼(1200)는 상기 스탠드 바이 ACPA 제어부(2000)로부터 수신받은 이중화 응답 데이터를 저장하는 메모리이다.
한편, 상기 액티브 ACPA 제어부(1000)내에 장착된 제 1 I2C 제어기(1300)는 상기 스탠드 바이 ACPA 제어부(2000)의 신호 입/출력단에 I2C 데이터/클럭 라인(Data/Clock Line)으로 접속됨과 동시에 제 1 송신용 레지스터(1310) 및 제 1 수신용 레지스터(1320)를 내장하고 있으며, 상기 제 1 I2C 송신버퍼(1100)에 저장된 이중화 데이터를 리드한 후 I2C 통신방식을 통해 상기 스탠드 바이 ACPA 제어부(2000)로 전송하는 한편, 상기 스탠드 바이 ACPA 제어부(2000)로부터 수신받은 이중화 응답 데이터를 상기 제 1 I2C 수신버퍼(1200)에 저장한 후 상기 제 1 코어(1400)로 수신완료 인터럽트를 발생시키는 역할을 한다.
이때, 상기 제 1 I2C 제어기(1300)내에 장착된 제 1 송신용 레지스터(1310)는 도 3에 도시한 바와 같이, 제 1 송신버퍼 포인터 필드(1311), 제 1 송신데이터 길이 필드(1312), 및 제 1 송신상태 필드(1313)로 구성되어 있다.
상기 제 1 송신용 레지스터(1310)내 제 1 송신버퍼 포인터 필드(1311)는 상기 제 1 I2C 송신버퍼(1100)에 저장된 이중화 데이터의 위치정보인 송신버퍼 포인터값을 저장하는 필드이다.
또한, 상기 제 1 송신용 레지스터(1310)내 제 1 송신데이터 길이 필드(1312)는 상기 제 1 I2C 송신버퍼(1100)에 저장된 이중화 데이터의 길이값을 저장하는 필드이다.
그리고, 상기 제 1 송신용 레지스터(1310)내 제 1 송신상태 필드(1313)는 상기 제 1 I2C 송신버퍼(1100)에 저장된 이중화 데이터가 송신대기 상태, 즉 엠프티 상태인지 아니면 송신가능 상태인지의 정보를 저장하는 필드이다.
한편, 상기 제 1 I2C 제어기(1300)내에 장착된 제 1 수신용 레지스터(1320)는 도 4에 도시한 바와 같이, 제 1 수신버퍼 포인터 필드(1321), 제 1 수신데이터 길이 필드(1322), 및 제 1 수신상태 필드(1323)로 구성되어 있다.
상기 제 1 수신용 레지스터(1320)내 제 1 수신버퍼 포인터 필드(1321)는 상기 제 1 I2C 수신버퍼(1200)에 저장된 이중화 응답 데이터의 위치정보인 수신버퍼 포인터값을 저장하는 필드이다.
또한, 상기 제 1 수신용 레지스터(1320)내 제 1 수신데이터 길이 필드(1322)는 상기 제 1 I2C 수신버퍼(1200)에 저장된 이중화 응답 데이터의 길이값을 저장하는 필드이다.
그리고, 상기 제 1 수신용 레지스터(1320)내 제 1 수신상태 필드(1323)는 상기 제 1 I2C 수신버퍼(1200)에 저장된 이중화 응답 데이터가 수신대기 상태, 즉 엠프티 상태인지 아니면 수신가능 상태인지의 정보를 저장하는 필드이다.
또한, 상기 액티브 ACPA 제어부(1000)내에 장착된 제 1 코어(1400)는 상기 스탠드 바이 ACPA 제어부(2000)로 이중화 데이터를 전송하고자 할 때 그 이중화 데이터를 상기 제 1 I2C 송신버퍼(1100)에 저장한 후 그 사실을 상기 제 1 I2C 제어기(1300)에 통보하는 한편, 상기 제 1 I2C 제어기(1300)로부터 수신완료 인터럽트가 발생되면 상기 제 1 I2C 수신버퍼(1200)에 저장된 이중화 응답 데이터를 리드한후 그 응답 데이터에 상응하는 이중화 처리동작을 수행하는 역할을 한다.
한편, 상기 스탠드 바이 ACPA 보드내에 장착된 스탠드 바이 ACPA 제어부(2000)는 MPC860 칩으로 구현된 CPU(Central Process Unit)로써 호 처리와 관련된 모든 동작을 수행하는 역할을 하며, 제 2 I2C 수신버퍼(2100), 제 2 I2C 송신버퍼(2200), 제 2 I2C 제어기(2300), 및 제 2 코어(2400)로 구성되어 있다.
이때, 상기 스탠드 바이 ACPA 제어부(2000)내에 장착된 제 2 I2C 수신버퍼(2100)는 상기 액티브 ACPA 제어부(1000)로부터 수신받은 이중화 데이터를 저장하는 메모리이다.
또한, 상기 스탠드 바이 ACPA 제어부(2000)내에 장착된 제 2 I2C 송신버퍼(2200)는 상기 액티브 ACPA 제어부(2000)로 전송하고자 하는 이중화 응답 데이터를 저장하는 메모리이다.
한편, 상기 스탠드 바이 ACPA 제어부(2000)내에 장착된 제 2 I2C 제어기(2300)는 상기 액티브 ACPA 제어부(1000)의 신호 입/출력단에 I2C 데이터/클럭 라인으로 접속됨과 동시에 제 2 수신용 레지스터(2310) 및 제 2 송신용 레지스터(2320)가 내장되어 있으며, 상기 액티브 ACPA 제어부(1000)로부터 수신받은 이중화 데이터를 상기 제 2 I2C 수신버퍼(2100)에 저장한 후 상기 제 2 코어(2400)로 수신완료 인터럽트를 발생시키는 한편, 상기 제 2 I2C 송신버퍼(2200)에 저장된 이중화 응답 데이터를 리드한 후 I2C 통신방식을 통해 상기 액티브 ACPA 제어부(1000)로 전송하는 역할을 한다.
이때, 상기 제 2 I2C 제어기(2300)내에 장착된 제 2 수신용 레지스터(2310)는 도 5에 도시한 바와 같이, 제 2 수신버퍼 포인터 필드(2311), 제 2 수신데이터 길이 필드(2312), 및 제 2 수신상태 필드(2313)로 구성되어 있다.
상기 제 2 수신용 레지스터(2310)내 제 2 수신버퍼 포인터 필드(2311)는 상기 제 2 I2C 수신버퍼(2100)에 저장된 이중화 데이터의 위치정보인 수신버퍼 포인터값을 저장하는 필드이다.
또한, 상기 제 2 수신용 레지스터(2310)내 제 2 수신데이터 길이 필드(2312)는 상기 제 2 I2C 수신버퍼(2100)에 저장된 이중화 데이터의 길이값을 저장하는 필드이다.
그리고, 상기 제 2 수신용 레지스터(2310)내 제 2 수신상태 필드(2313)는 상기 제 2 I2C 수신버퍼(2100)에 저장된 이중화 데이터가 수신대기 상태, 즉 엠프티 상태인지 아니면 수신가능 상태인지의 정보를 저장하는 필드이다.
한편, 상기 제 2 I2C 제어기(2300)내에 장착된 제 2 송신용 레지스터(2320)는 도 6에 도시한 바와 같이, 제 2 송신버퍼 포인터 필드(2321), 제 2 송신데이터 길이 필드(2322), 및 제 2 송신상태 필드(2323)로 구성되어 있다.
이때, 상기 제 2 송신용 레지스터(2320)내 제 2 송신버퍼 포인터 필드(2321)는 상기 제 2 I2C 송신버퍼(2200)에 저장된 이중화 응답 데이터의 위치정보인 송신버퍼 포인터값을 저장하는 필드이다.
또한, 상기 제 2 송신용 레지스터(2320)내 제 2 송신데이터 길이 필드(2322)는 상기 제 2 I2C 송신버퍼(2200)에 저장된 이중화 응답 데이터의 길이값을 저장하는 필드이다.
그리고, 상기 제 2 송신용 레지스터(2320)내 제 2 송신상태 필드(2323)는 상기 제 2 I2C 송신버퍼(2200)에 저장된 이중화 응답 데이터가 송신대기 상태, 즉 엠프티 상태인지 아니면 송신가능 상태인지의 정보를 저장하는 필드이다.
한편, 상기 스탠드 바이 ACPA 제어부(2000)내에 장착된 제 2 코어(2400)는 상기 제 2 I2C 제어기(2300)로부터 수신완료 인터럽트가 발생되면 상기 제 2 I2C 수신버퍼(2100)에 저장된 이중화 데이터를 리드함과 동시에 그 데이터에 상응하는 이중화 처리동작을 수행한 후 이중화 응답 데이터를 생성하고, 이후 그 이중화 응답 데이터를 상기 제 2 I2C 송신버퍼(2200)에 저장한 후 그 사실을 상기 제 2 I2C 제어기(2300)에 통보하는 역할을 한다.
그러면, 상기와 같은 구성을 가지는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치를 이용한 본 발명의 일 실시예에 의한 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법에 대해 설명하기로 한다.
도 7은 본 발명의 일 실시예에 의한 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법을 나타내는 동작플로우챠트이다.
먼저, 상기 액티브 ACPA 제어부(1000)내 제 1 코어(1400)는 상기 스탠드 바이 ACPA 제어부(2000)로 전송하고자 하는 이중화 데이터를 생성한 후 상기 제 1 I2C 송신버퍼(1100)에 저장함과 동시에 그 사실을 상기 제 1 I2C 제어기(1300)에 통보한다(S1).
이하, 하기에서는 상술한 제 1 단계(S1)의 보다 구체적인 세부 동작과정에 대해 도 8을 참조하여 설명하기로 한다.
상기 제 1 코어(1400)는 상기 스탠드 바이 ACPA 제어부(2000)로 전송하고자 하는 이중화 데이터를 생성한다(S1-1). 여기서, 상술한 이중화 데이터의 종류로는 상기 액티브 ACPA 제어부(1000)가 상기 스탠드 바이 ACPA 보드의 작동상태를 묻는 이중화 데이터, 현재 스탠드 바이 ACPA 보드의 운용 시스템 및 부팅용 펌웨어가 실행중인지의 여부를 묻는 이중화 데이터, 및 액티브 자신의 상태가 비정상임을 통보하는 이중화 데이터 등이 있다.
그런후, 상기 제 1 코어(1400)는 자신이 생성한 이중화 데이터의 길이가 I2C 통신규격에 맞는 정상적인 데이터 길이인지의 여부를 점검한다(S1-2).
상기 제 1-2 단계(S1-2)에서 이중화 데이터의 길이가 정상이면(YES), 상기 제 1 코어(1400)는 상기 제 1 송신용 레지스터(1310)내 제 1 송신상태 필드(1313)의 상태가 엠프티(Empty) 상태인지의 여부를 판단한다(S1-3). 여기서, 상기 제 1 송신상태 필드(1313)의 값이 "0"이면 상기 제 1 I2C 송신버퍼(1100)의 상태가 엠프티 상태를 나타내고, 상기 제 1 송신상태 필드(1313)의 값이 "1"이면 상기 제 1 I2C 송신버퍼(1100)의 상태가 송신가능 상태를 나타낸다.
이때, 상기 제 1-3 단계(S1-3)에서 상기 제 1 송신상태 필드(1313)의 상태가 엠프티 상태가 아니면(NO) 다시 상기 제 1-3 단계(S1-3)로 진행하는 한편, 상기 제 1 송신상태 필드(1313)의 상태가 엠프티 상태이면(YES), 상기 제 1 코어(1400)는 이중화 데이터를 상기 제 1 I2C 송신버퍼(1100)에 저장한다(S1-4).
이어서, 상기 제 1 코어(1400)는 상기 제 1 I2C 송신버퍼(1100)내에 저장된 이중화 데이터 위치정보인 송신버퍼 포인터 정보를 상기 제 1 송신용 레지스터(1310)의 제 1 송신버퍼 포인트 필드(1311)에 저장한다(S1-5).
그리고, 상기 제 1 코어(1400)는 이중화 데이터의 메시지 길이값을 상기 제 1 송신용 레지스터(1310)의 제 1 송신데이터 길이 필드(1312)에 저장한다(S1-6).
그런후, 상기 제 1 코어(1400)는 상기 제 1 송신용 레지스터(1310)내 제 1 송신상태 필드(1313)의 상태를 송신가능 상태로 변환시킨다(S1-7).
반면에, 상기 제 1-2 단계(S1-2)에서 이중화 데이터의 길이가 비정상이면(NO), 상기 제 1 코어(1400)는 상기 스탠드 바이 ACPA 제어부(2000)로 전송하고자 하는 이중화 데이터를 재생성한 후 다시 상기 제 1-2 단계(S1-2)로 진행한다(S1-8).
한편, 상기 제 1 단계(S1) 이후, 상기 액티브 ACPA 제어부(1000)내에 장착된 제 1 I2C 제어기(1300)는 상기 제 1 I2C 송신버퍼(1100)에 저장된 이중화 데이터를 리드한 후 I2C 통신방식을 통해 상기 스탠드 바이 ACPA 보드내 스탠드 바이 ACPA 제어부(2000)로 전송한다(S2).
이하, 하기에서는 상술한 제 2 단계(S2)의 보다 구체적인 세부 동작과정에 대해 도 9를 참조하여 설명하기로 한다.
먼저, 상기 액티브 ACPA 제어부(1000)내 제 1 I2C 제어기(1300)는 상기 제 1송신용 레지스터(1310)내 제 1 송신상태 필드(1313)의 상태가 송신가능 상태인지의 여부를 판단한다(S2-1).
이때, 상기 제 2-1 단계(S2-1)에서 상기 제 1 송신상태 필드(1313)의 상태가 송신가능 상태가 아닌 엠프티 상태이면(NO) 다시 상기 제 2-1 단계(S2-1)로 진행하는 한편, 상기 제 1 송신상태 필드(1313)의 상태가 송신가능 상태이면(YES), 상기 제 1 I2C 제어기(1300)는 도 16에 도시한 바와 같이, I2C 데이터 라인을 통해 상기 스탠드 바이 ACPA 제어부(2000)로 스타트 커맨드를 전송한다(S2-2).
그런후, 상기 제 1 I2C 제어기(1300)는 도 16에 도시한 바와 같이, I2C 클럭 라인을 통해 클럭을 전송함과 동시에 상기 스탠드 바이 ACPA 제어부(2000)에 해당하는 어드레스 정보를 I2C 데이터 라인을 통해 상기 스탠드 바이 ACPA 제어부(2000)로 전송한다(S2-3).
이어서, 상기 제 1 I2C 제어기(1300)는 상기 스탠드 바이 ACPA 제어부(2000)로부터 어드레스 응답신호가 수신되었는지의 여부를 판단한다(S2-4).
이때, 상기 제 2-4 단계(S2-4)에서 상기 스탠드 바이 ACPA 제어부(2000)로부터 어드레스 응답신호가 수신되지 않으면(NO) 다시 상기 제 2-4 단계(S2-4)로 진행하는 한편, 상기 스탠드 바이 ACPA 제어부(2000)로부터 어드레스 응답신호가 수신되면(YES), 상기 제 1 I2C 제어기(1300)는 도 16에 도시한 바와 같이, I2C 클럭 라인을 통해 클럭을 전송함과 동시에 상기 제 1 I2C 송신버퍼(1100)에 저장된 이중화 데이터를 리드한 후 I2C 데이터 라인을 통해 상기 스탠드 바이 ACPA 제어부(2000)로 전송한다(S2-5).
그런후, 상기 제 1 I2C 제어기(1300)는 상기 스탠드 바이 ACPA 제어부(2000)로부터 수신완료 응답신호가 수신되었는지의 여부를 판단한다(S2-6).
상기 제 2-6 단계(S2-6)에서 상기 스탠드 바이 ACPA 제어부(2000)로부터 수신완료 응답신호가 수신되지 않으면(NO) 다시 상기 제 2-6 단계(S2-6)로 진행하는 한편, 상기 스탠드 바이 ACPA 제어부(2000)로부터 수신완료 응답신호가 수신되면(YES), 상기 제 1 I2C 제어기(1300)는 도 16에 도시한 바와 같이, I2C 데이터 라인을 통해 상기 스탠드 바이 ACPA 제어부(2000)로 스톱 커맨드를 전송한다(S2-7).
그러면, 상기 스탠드 바이 ACPA 제어부(2000)내 제 2 I2C 제어기(2300)는 상기 액티브 ACPA 제어부(1000)로부터 이중화 데이터를 수신받은 후 상기 제 2 I2C 수신버퍼(2100)에 저장한다(S3).
이하, 하기에서는 상술한 제 3 단계(S3)의 보다 구체적인 세부 동작과정에 대해 도 10을 참조하여 설명하기로 한다.
최초로, 상기 스탠드 바이 ACPA 제어부(2000)내 제 2 I2C 제어기(2300)는 상기 액티브 ACPA 제어부(1000)에서 I2C 통신방식을 통해 전송한 이중화 데이터를 수신받는다(S3-1).
그런후, 상기 제 2 I2C 제어기(2300)는 상기 제 2 수신용 레지스터(2310)내 제 2 수신상태 필드(2313)의 상태가 엠프티 상태인지의 여부를 판단한다(S3-2). 여기서, 상기 제 2 수신상태 필드(2313)의 값이 "0"이면 상기 제 2 I2C수신버퍼(2100)의 상태가 수신완료 상태를 나타내고, 상기 제 2 수신상태 필드(2313)의 값이 "1"이면 상기 제 2 I2C 송신버퍼(2100)의 상태가 엠프티 상태를 나타낸다.
이때, 상기 제 3-2 단계(S3-2)에서 상기 제 2 수신상태 필드(2313)의 상태가 엠프티 상태가 아닌 수신완료 상태이면(NO) 다시 상기 제 3-2 단계(S3-2)로 진행하는 한편, 상기 제 2 수신상태 필드(2313)의 상태가 엠프티 상태이면(YES), 상기 제 2 I2C 제어기(2300)는 상기 액티브 ACPA 제어부(1000)로부터 수신받은 이중화 데이터를 상기 제 2 I2C 수신버퍼(2100)에 저장한다(S3-3).
이어서, 상기 제 2 I2C 제어기(2300)는 상기 제 2 I2C 수신버퍼(2100)내의 이중화 데이터 위치정보인 수신버퍼 포인터 정보를 제 2 수신용 레지스터(2310)의 제 2 수신버퍼 포인터 필드(2311)에 저장한다(S3-4).
그런후, 상기 제 2 I2C 제어기(2300)는 상기 액티브 ACPA 제어부(1000)로부터 수신받은 이중화 데이터의 메시지 길이값을 상기 제 2 수신용 레지스터(2310)의 제 2 수신데이터 길이 필드(2312)에 저장한다(S3-5).
또한, 상기 제 2 I2C 제어기(2300)는 상기 제 2 수신용 레지스터(2310)내 제 2 수신상태 필드(2313)의 상태를 수신완료 상태로 변환시킨다(S3-6).
그런후, 상기 제 2 I2C 제어기(2300)는 상기 제 2 코어(2400)로 수신완료 인터럽트를 발생시킨다(S3-7).
그러면, 상기 스탠드 바이 ACPA 제어부(2000)내 제 2 코어(2400)는 상기 제2 I2C 제어기(2300)로부터 인터럽트가 발생됨과 동시에 상기 제 2 I2C 수신버퍼(2100)에 저장된 이중화 데이터를 리드한 후 그 이중화 데이터에 상응하는 이중화 처리동작을 수행한다(S4).
이하, 하기에서는 상술한 제 4 단계(S4)의 보다 구체적인 세부 동작과정에 대해 도 11을 참조하여 설명하기로 한다.
먼저, 상기 스탠드 바이 ACPA 제어부(2000)내 제 2 코어(2400)는 상기 제 2 I2C 제어기(2300)로부터 수신완료 인터럽트가 발생했는지의 여부를 판단한다(S4-2).
이때, 상기 제 4-2 단계(S4-2)에서 상기 제 2 I2C 제어기(2300)로부터 수신완료 인터럽트가 발생하지 않으면(NO) 다시 상기 제 4-2 단계(S4-2)로 진행하는 한편, 상기 제 2 I2C 제어기(2300)로부터 수신완료 인터럽트가 발생하면(YES), 상기 제 2 코어(2400)는 수신완료 인터럽트 포트를 디스에이블시킨다(S4-1). 여기서, 상기 제 2 코어(2400)가 자신의 수신완료 인터럽트 포트를 디스에이블시키는 이유는 상기 제 2 I2C 제어기(2300)로부터 인터럽트가 인가된 후 다른 인터럽트의 인가를 막아주기 위함이다.
이어서, 상기 제 2 코어(2400)는 상기 제 2 수신용 레지스터(2310)의 제 2 수신데이터 길이 필드(2312)에서 이중화 데이터의 길이값을 추출한다(S4-3).
그런후, 상기 제 2 코어(2400)는 이중화 데이터의 메시지 길이가 I2C 규격에 맞는 정상인지의 여부를 점검한다(S4-4).
이때, 상기 제 4-4 단계(S4-4)에서 이중화 데이터의 메시지 길이가정상이면(YES), 상기 제 2 코어(2400)는 상기 제 2 I2C 수신버퍼(2100)에 저장된 이중화 데이터를 리드한 후 그 데이터에 상응하는 이중화 처리동작을 수행한다(S4-5).
그런후, 상기 제 2 코어(S2)는 상기 제 2 수신용 레지스터(2310)내 제 2 수신상태 필드(2313)의 상태를 엠프티 상태로 변환시킨다(S4-6).
그리고, 상기 제 2 코어(2400)는 자신의 수신완료 인터럽트 포트를 인에이블시킨다(S4-7).
반면에, 상기 제 4-4 단계(S4-4)에서 이중화 데이터의 메시지 길이가 비정상이면(NO), 상기 제 2 코어(2400)는 상기 제 2 I2C 수신버퍼(2100)에 저장된 이중화 데이터를 삭제함과 동시에 상기 제 2 수신용 레지스터(2310)내 제 2 수신상태 필드(2313)의 상태를 엠프티 상태로 변환시키고, 이후 자신의 수신완료 인터럽트 포트를 인에이블시킨 후 상기 제 4-1 단계(S1)로 진행한다(S4-8).
또한, 상기 제 2 코어(2400)는 이중화 처리동작의 결과값인 이중화 응답 데이터를 생성함과 동시에 그 이중화 응답 데이터를 상기 제 2 I2C 송신버퍼(2200)에 저장한 후 그 사실을 상기 제 2 I2C 제어기(2300)에 통보한다(S5).
이하, 하기에서는 상술한 제 5 단계(S5)의 보다 구체적인 세부 동작과정에 대해 도 12를 참조하여 설명하기로 한다.
먼저, 상기 스탠드 바이 ACPA 제어부(2000)내 제 2 코어(2400)는 액티브ACPA 제어부(1000)로 전송하기 위한 이중화 응답 데이터를 생성한다(S5-1). 여기서, 상술한 이중화 응답 데이터는 상기 스탠드 바이 ACPA 제어부(2000)가 자신의 작동상태를 대답하는 이중화 응답 데이터, 상기 스탠드 바이 ACPA 제어부(2000)가 자신의 운용 시스템 및 부팅용 펌웨어가 실행중인지의 여부를 묻는 대답하는 이중화 응답 데이터, 및 상기 액티브 ACPA 제어부(1000)의 상태가 비정상임으로 절체를 수행한 후 완료를 통보하는 이중화 응답 데이터 등이 있다.
그런후, 상기 제 2 코어(2400)는 그 이중화 응답 데이터의 길이가 정상인지의 여부를 점검한다(S5-2).
이때, 상기 제 5-2 단계(S5-2)에서 그 이중화 응답 데이터의 길이가 정상이면(YES), 상기 제 2 코어(2400)는 상기 제 2 송신용 레지스터(2320)내 제 2 송신상태 필드(2323)의 상태가 엠프티 상태인지의 여부를 판단한다(S5-3).
상기 제 5-3 단계(S5-3)에서 상기 제 2 송신상태 필드(2323)의 상태가 엠프티 상태가 아니면(NO) 다시 상기 제 5-3 단계(S5-3)로 진행하는 한편, 상기 제 2 송신상태 필드(2323)의 상태가 엠프티 상태이면(YES), 상기 제 2 코어(2400)는 이중화 응답 데이터를 제 2 I2C 송신버퍼(2200)에 저장한다(S5-4).
그런후, 상기 제 2 코어(2400)는 상기 제 2 I2C 송신버퍼(2200)내의 이중화 응답 데이터 위치정보인 송신버퍼 포인터 정보를 상기 제 2 송신용 레지스터(2320)의 제 2 송신버퍼 포인트 필드(2321)에 저장한다(S5-5).
이어서, 상기 제 2 코어(2400)는 이중화 응답 데이터의 메시지 길이값을 상기 제 2 송신데이터 길이 필드(2322)에 저장한다(S5-6).
그리고, 상기 제 2 코어(2400)는 상기 제 2 송신상태 필드(2323)의 상태를 송신가능 상태로 변환시킨다(S5-7).
반면에, 상기 제 5-2 단계(S5-2)에서 이중화 응답 데이터의 길이가 비정상이면(NO), 상기 스탠드 바이 ACPA 제어부(2000)내 제 2 코어(2400)는 액티브 ACPA 제어부로 전송하고자 하는 이중화 응답 데이터를 재생성한 후 다시 상기 제 5-2 단계(S5-2)로 진행한다(S5-8).
또한, 상기 스탠드 바이 ACPA 제어부(2000)내 제 2 I2C 제어기(2300)는 상기 제 2 I2C 송신버퍼(2200)에 저장된 이중화 응답 데이터를 리드한 후 I2C 통신방식을 통해 상기 액티브 ACPA 제어부(1000)로 전송한다(S6).
이하, 하기에서는 상술한 제 6 단계(S6)의 보다 구체적인 세부 동작과정에 대해 도 13을 참조하여 설명하기로 한다.
최초로, 상기 스탠드 바이 ACPA 제어부(2000)내 제 2 I2C 제어기(2300)는 상기 제 2 송신용 레지스터(2320)내 제 2 송신상태 필드(2323)의 상태가 송신가능 상태인지의 여부를 판단한다(S6-1).
이때, 상기 제 6-1 단계(S6-1)에서 상기 제 2 송신상태 필드(2323)의 상태가 엠프티 상태이면(NO) 다시 상기 제 6-1 단계(S6-1)로 진행하는 한편, 상기 제 2 송신상태 필드(2323)의 상태가 송신가능 상태이면(YES), 상기 제 2 I2C 제어기(2300)는 I2C 데이터 라인을 통해 상기 액티브 ACPA 제어부(1000)로 스타트 커맨드를 전송한다(S6-2).
그런후, 상기 제 2 I2C 제어기(2300)는 도 17에 도시한 바와 같이, I2C 클럭 라인을 통해 클럭을 전송함과 동시에 상기 액티브 ACPA 제어부(1000)에 해당하는 어드레스 정보를 I2C 데이터 라인을 통해 상기 액티브 ACPA 제어부(1000)로 전송한다(S6-3).
이어서, 상기 제 2 I2C 제어기(2300)는 상기 액티브 ACPA 제어부(1000)로부터 어드레스 응답신호가 수신되었는지의 여부를 판단한다(S6-4).
상기 제 6-4 단계(S6-4)에서 상기 액티브 ACPA 제어부(1000)로부터 어드레스 응답신호가 수신되지 않으면(NO) 다시 상기 제 6-4 단계(S6-4)로 진행하는 한편, 상기 액티브 ACPA 제어부(1000)로부터 어드레스 응답신호가 수신되면(YES), 상기 제 2 I2C 제어기(2300)는 도 17에 도시한 바와 같이, I2C 클럭 라인을 통해 클럭을 전송함과 동시에 상기 제 2 I2C 송신버퍼(2200)에 저장된 이중화 응답 데이터를 리드한 후 I2C 데이터 라인을 통해 상기 액티브 ACPA 제어부(1000)로 전송한다(S6-5).
그런후, 상기 제 2 I2C 제어기(2300)는 상기 액티브 ACPA 제어부(1000)로부터 수신완료 응답신호가 수신되었는지의 여부를 판단한다(S6-6).
이때, 상기 제 6-6 단계(S6-6)에서 상기 액티브 ACPA 제어부(1000)로부터 수신완료 응답신호가 수신되지 않으면(NO) 다시 상기 제 6-6 단계(S6-6)로 진행하는 한편, 상기 액티브 ACPA 제어부(1000)로부터 수신완료 응답신호가 수신되면(YES), 상기 제 2 I2C 제어기(2300)는 I2C 데이터 라인을 통해 상기 액티브 ACPA제어부(1000)로 스톱 커맨드를 전송한다(S6-7).
그러면, 상기 액티브 ACPA 제어부(1000)내 제 1 I2C 제어기(1300)는 상기 스탠드 바이 ACPA 제어부(2000)로부터 이중화 응답 데이터를 수신받은 후 상기 제 1 I2C 수신버퍼(1200)에 저장한다(S7).
이하, 하기에서는 상술한 제 7 단계(S7)의 보다 구체적인 세부 동작과정에 대해 도 14를 참조하여 설명하기로 한다.
먼저, 상기 액티브 ACPA 제어부(1000)내 제 1 I2C 제어기(1300)는 상기 스탠드 바이 ACPA 제어부(2000)로부터 이중화 응답 데이터를 수신받는다(S7-1).
그런후, 상기 제 1 I2C 제어기(1300)는 제 1 수신용 레지스터(1320)내 제 1 수신상태 필드(1323)의 상태가 엠프티 상태인지의 여부를 판단한다(S7-2).
이때, 상기 제 7-2 단계(S7-2)에서 상기 제 1 수신상태 필드(1323)의 상태가 엠프티 상태가 아니면(NO) 다시 상기 제 7-2 단계(S7-2)로 진행하는 한편, 상기 제 1 수신상태 필드(1323)의 상태가 엠프티 상태이면(YES), 상기 제 1 I2C 제어기(1300)는 상기 스탠드 바이 ACPA 제어부(2000)로부터 수신받은 이중화 응답 데이터를 상기 제 1 I2C 수신버퍼(1200)에 저장한다(S7-3).
이어서, 상기 제 1 I2C 제어기(1300)는 상기 제 1 I2C 수신버퍼(1200)내의 이중화 응답 데이터 위치정보인 수신버퍼 포인터 정보를 제 1 수신용 레지스터(1320)의 제 1 수신버퍼 포인터 필드(1321)에 저장한다(S7-4).
그런후, 상기 제 1 I2C 제어기(1300)는 상기 스탠드 바이 ACPA 제어부(2000)로부터 수신받은 이중화 응답 데이터의 메시지 길이값을 상기 제 1 수신용 레지스터(1320)의 제 1 수신데이터 길이 필드(1322)에 저장한다(S7-5).
이어서, 상기 제 1 I2C 제어기(1300)는 상기 제 1 수신상태 필드(1323)의 상태를 수신완료 상태로 변환시킨다(S7-6).
그리고, 상기 제 1 I2C 제어기(1300)는 상기 제 1 코어(1400)로 수신완료 인터럽트를 발생시킨다(S7-7).
한편, 상기 액티브 ACPA 제어부(1000)내 제 1 코어(1400)는 상기 제 1 I2C 제어기(1300)로부터 수신완료 인터럽트를 입력받음과 동시에 상기 제 1 I2C 수신버퍼(1200)에 저장된 이중화 응답 데이터를 리드한 후 그 이중화 응답 데이터에 상응하는 이중화 처리동작을 수행한다(S8).
이하, 하기에서는 상술한 제 8 단계(S8)의 보다 구체적인 세부 동작과정에 대해 도 15를 참조하여 설명하기로 한다.
최초로, 상기 제 1 코어(1400)는 상기 제 1 I2C 제어기(1300)로부터 수신완료 인터럽트가 발생했는지의 여부를 판단한다(S8-1).
이때, 상기 제 8-1 단계(S8-1)에서 상기 제 1 I2C 제어기(1300)로부터 수신완료 인터럽트가 발생하지 않으면(NO) 다시 상기 제 8-1 단계(S8-1)로 진행하는 한편, 상기 제 1 I2C 제어기(1300)로부터 수신완료 인터럽트가 발생하면(YES), 상기 제 1 코어(1400)는 자신의 수신완료 인터럽트 포트를 디스에이블시킨다(S8-2).
그런후, 상기 제 1 코어(1400)는 상기 제 1 수신용 레지스터(1320)의 제 1수신데이터 길이 필드(1322)에서 이중화 응답 데이터의 길이값을 추출한다(S8-3).
이어서, 상기 제 1 코어(1400)는 이중화 응답 데이터의 메시지 길이가 정상인지의 여부를 점검한다(S8-4).
상기 제 8-4 단계(S8-4)에서 이중화 데이터의 메시지 길이가 정상이면(YES), 상기 제 1 코어(1400)는 상기 제 1 I2C 수신버퍼(1200)에 저장된 이중화 응답 데이터를 리드한 후 그 응답 데이터에 상응하는 이중화 처리동작을 수행한다(S8-5).
그런후, 상기 제 1 코어(1400)는 상기 제 1 수신상태 필드(1323)의 상태를 엠프티 상태로 변환시킨다(S8-6).
그리고, 상기 제 1 코어(1400)는 수신완료 인터럽트 포트를 인에이블시킨다(S8-7).
반면에, 상기 제 8-4 단계(S8-4)에서 이중화 응답 데이터의 메시지 길이가 비정상이면(NO), 상기 제 1 코어(1400)는 상기 제 1 I2C 수신버퍼(1200)에 저장된 이중화 응답 데이터를 삭제함과 동시에 상기 제 1 수신용 레지스터(1320)내 제 1 수신상태 필드(1323)의 상태를 엠프티 상태로 변환시키고, 이후 자신의 수신완료 인터럽트 포트를 인에이블시킨 후 상기 제 8-1 단계(S8-1)로 진행한다(S8-8).
상술한 바와 같이 본 발명에 의한 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치 및 그 방법에 의하면, 액티브/스탠드바이 ACPA 보드간 이중화 통신을 각 ACPA 제어부의 I2C 기능을 이용하여 구현해 줌으로써, 이중화 통신을 위한 별도의 하드웨어를 추가시키지 않아도 되어 이중화 구현에 따른 비용을 절감시켜 준다는 뛰어난 효과가 있다.

Claims (19)

  1. IMT-2000 제어국 시스템내에 장착되어 호처리 기능 및 타 서브 블록들의 제어관리 기능을 수행하는 액티브/스탠드 바이 ACPA 보드간 이중화 통신장치에 있어서,
    상기 액티브 ACPA 보드는, 송신용 이중화 데이터를 저장하는 제 1 I2C 송신버퍼; 상기 스탠드 바이 ACPA 보드로부터 수신받은 이중화 응답 데이터를 저장하는 제 1 I2C 수신버퍼; 상기 스탠드 바이 ACPA 보드의 신호 입/출력단에 I2C 데이터/클럭 라인으로 접속됨과 동시에 제 1 송신용 레지스터 및 제 1 수신용 레지스터를 내장하고 있으며, 상기 제 1 I2C 송신버퍼에 저장된 이중화 데이터를 리드한 후 I2C 통신방식을 통해 상기 스탠드 바이 ACPA 보드로 전송하는 한편, 상기 스탠드 바이 ACPA 보드로부터 수신받은 이중화 응답 데이터를 상기 제 1 I2C 수신버퍼에 저장한 후 수신완료 인터럽트를 발생시키는 제 1 I2C 제어기; 및 상기 스탠드 바이 ACPA 보드로 이중화 데이터를 전송하고자 할 때 그 이중화 데이터를 상기 제 1 I2C 송신버퍼에 저장한 후 그 사실을 상기 제 1 I2C 제어기에 통보하는 한편, 상기 제 1 I2C 제어기로부터 수신완료 인터럽트가 발생되면 상기 제 1 I2C 수신버퍼에 저장된 이중화 응답 데이터를 리드한 후 그 응답 데이터에 상응하는 이중화 처리동작을 수행하는 제 1 코어로 이루어진 액티브 ACPA 제어부를 구비하고,
    상기 스탠드 바이 ACPA 보드는, 상기 액티브 ACPA 보드로부터 수신받은 이중화 데이터를 저장하는 제 2 I2C 수신버퍼; 송신용 이중화 응답 데이터를 저장하는제 2 I2C 송신버퍼; 상기 액티브 ACPA 제어부의 신호 입/출력단에 I2C 데이터/클럭 라인으로 접속됨과 동시에 제 2 수신용 레지스터 및 제 2 송신용 레지스터를 내장하고 있으며, 상기 액티브 ACPA 보드로부터 수신받은 이중화 데이터를 상기 제 2 I2C 수신버퍼에 저장한 후 수신완료 인터럽트를 발생시키는 한편, 상기 제 2 I2C 송신버퍼에 저장된 이중화 응답 데이터를 리드한 후 I2C 통신방식을 통해 상기 액티브 ACPA 보드로 전송하는 제 2 I2C 제어기; 및 상기 제 2 I2C 제어기로부터 수신완료 인터럽트가 발생되면 상기 제 2 I2C 수신버퍼에 저장된 이중화 데이터를 리드함과 동시에 그 데이터에 상응하는 이중화 처리동작을 수행한 후 이중화 응답 데이터를 생성하고, 그 이중화 응답 데이터를 상기 제 2 I2C 송신버퍼에 저장한 후 그 사실을 상기 제 2 I2C 제어기에 통보하는 제 2 코어로 이루어진 스탠드 바이 ACPA 제어부를 구비함을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치.
  2. 제 1항에 있어서,
    상기 액티브 APCA 보드에서 상기 스탠드 바이 ACPA 보드로 전송되는 이중화 데이터는, 상기 스탠드 바이 ACPA 보드의 상태를 묻는 이중화 데이터, 현재 스탠드 바이 ACPA 보드의 운용 시스템 및 부팅용 펌웨어가 실행중인지의 여부를 묻는 이중화 데이터, 및 액티브 자신의 상태가 비정상임을 통보하는 이중화 데이터인 것을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치.
  3. 제 1항에 있어서,
    상기 제 1 I2C 제어기내에 장착된 제 1 송신용 레지스터는, 상기 제 1 I2C 송신버퍼에 저장된 이중화 데이터의 위치정보인 송신버퍼 포인터값을 저장하는 제 1 송신버퍼 포인터 필드;
    상기 제 1 I2C 송신버퍼에 저장된 이중화 데이터의 길이값을 저장하는 제 1 송신데이터 길이 필드; 및
    상기 제 1 I2C 송신버퍼에 저장된 이중화 데이터의 송신대기 또는 송신가능 상태 정보를 저장하는 제 1 송신상태 필드로 구성된 것을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치.
  4. 제 1항에 있어서,
    상기 제 1 I2C 제어기내에 장착된 제 1 수신용 레지스터는, 상기 제 1 I2C 수신버퍼에 저장된 이중화 응답 데이터의 위치정보인 수신버퍼 포인터값을 저장하는 제 1 수신버퍼 포인터 필드;
    상기 제 1 I2C 수신버퍼에 저장된 이중화 응답 데이터의 길이값을 저장하는 제 1 수신데이터 길이 필드; 및
    상기 제 1 I2C 수신버퍼에 저장된 이중화 응답 데이터의 수신대기 또는 수신가능 상태 정보를 저장하는 제 1 수신상태 필드로 구성된 것을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치.
  5. 제 1항에 있어서,
    상기 제 2 I2C 제어기내에 장착된 제 2 수신용 레지스터는, 상기 제 2 I2C 수신버퍼에 저장된 이중화 데이터의 위치정보인 수신버퍼 포인터값을 저장하는 제 2 수신버퍼 포인터 필드;
    상기 제 2 I2C 수신버퍼에 저장된 이중화 데이터의 길이값을 저장하는 제 2 수신데이터 길이 필드; 및
    상기 제 2 I2C 수신버퍼에 저장된 이중화 데이터의 수신대기 또는 수신가능 상태 정보를 저장하는 제 2 수신상태 필드로 구성된 것을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치.
  6. 제 1항에 있어서,
    상기 제 2 I2C 제어기내에 장착된 제 2 송신용 레지스터는, 상기 제 2 I2C 송신버퍼에 저장된 이중화 응답 데이터의 위치정보인 송신버퍼 포인터값을 저장하는 제 2 송신버퍼 포인터 필드;
    상기 제 2 I2C 송신버퍼에 저장된 이중화 응답 데이터의 길이값을 저장하는 제 2 송신데이터 길이 필드; 및
    상기 제 2 I2C 송신버퍼에 저장된 이중화 응답 데이터의 송신대기 또는 송신가능 상태 정보를 저장하는 제 2 송신상태 필드로 구성된 것을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신장치.
  7. 액티브 ACPA 제어부내 제 1 코어가 스탠드 바이 ACPA 보드로 전송하고자 하는 이중화 데이터를 생성한 후 제 1 I2C 송신버퍼에 저장함과 동시에 그 사실을 제 1 I2C 제어기에 통보하는 제 1 단계;
    상기 액티브 ACPA 제어부내 제 1 I2C 제어기가 상기 제 1 I2C 송신버퍼에 저장된 이중화 데이터를 리드한 후 I2C 통신방식을 통해 상기 스탠드 바이 ACPA 보드내 스탠드 바이 ACPA 제어부로 전송하는 제 2 단계;
    상기 스탠드 바이 ACPA 제어부내 제 2 I2C 제어기가 상기 액티브 ACPA 제어부로부터 이중화 데이터를 수신받은 후 제 2 I2C 수신버퍼에 저장하는 제 3 단계;
    상기 스탠드 바이 ACPA 제어부내 제 2 코어가 상기 제 2 I2C 수신버퍼에 저장된 이중화 데이터를 리드함과 동시에 그 데이터에 상응하는 이중화 처리동작을 수행하는 제 4 단계;
    상기 제 2 코어가 그 이중화 데이터에 대응되는 응답 데이터를 생성함과 동시에 그 이중화 응답 데이터를 상기 제 2 I2C 송신버퍼에 저장한 후 그 사실을 상기 제 2 I2C 제어기에 통보하는 제 5 단계;
    상기 스탠드 바이 ACPA 제어부내 제 2 I2C 제어기가 상기 제 2 I2C 송신버퍼에 저장된 이중화 응답 데이터를 리드한 후 I2C 통신방식을 통해 상기 액티브 ACPA 보드내 액티브 ACPA 제어부로 전송하는 제 6 단계;
    상기 액티브 ACPA 제어부내 제 1 I2C 제어기가 상기 스탠드 바이 ACPA 제어부로부터 이중화 응답 데이터를 수신받은 후 상기 제 1 I2C 수신버퍼에 저장하는 제 7 단계; 및
    상기 액티브 ACPA 제어부내 제 1 코어가 상기 제 1 I2C 수신버퍼에 저장된 이중화 응답 데이터를 리드함과 동시에 그 이중화 응답 데이터에 상응하는 이중화 처리동작을 수행하는 제 8 단계로 이루어진 것을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법.
  8. 제 7항에 있어서,
    상기 제 1 단계는, 액티브 ACPA 제어부내 제 1 코어가 상기 스탠드 바이 ACPA 보드로 전송하고자 하는 이중화 데이터를 생성하는 제 1-1 단계;
    상기 제 1 코어가 그 이중화 데이터의 길이가 정상인지의 여부를 점검하는 제 1-2 단계;
    상기 제 1-2 단계에서 이중화 데이터의 길이가 정상이면, 상기 제 1 코어가 제 1 송신용 레지스터내 제 1 송신상태 필드의 상태가 엠프티 상태인지의 여부를 판단하는 제 1-3 단계;
    상기 제 1-3 단계에서 상기 제 1 송신용 레지스터내 제 1 송신상태 필드의 상태가 엠프티 상태가 아니면 다시 상기 제 1-3 단계로 진행하는 한편, 상기 제 1 송신용 레지스터내 제 1 송신상태 필드의 상태가 엠프티 상태이면, 상기 제 1 코어가 이중화 데이터를 제 1 I2C 송신버퍼에 저장하는 제 1-4 단계;
    상기 제 1 코어가 상기 제 1 I2C 송신버퍼내의 이중화 데이터 위치정보인 송신버퍼 포인터 정보를 상기 제 1 송신용 레지스터의 제 1 송신버퍼 포인트 필드에 저장하는 제 1-5 단계;
    상기 제 1 코어가 이중화 데이터의 메시지 길이값을 상기 제 1 송신용 레지스터의 제 1 송신데이터 길이 필드에 저장하는 제 1-6 단계; 및
    상기 제 1 코어가 상기 제 1 송신용 레지스터내 제 1 송신상태 필드의 상태를 송신가능 상태로 변환시키는 제 1-7 단계로 이루어진 것을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법.
  9. 제 8항에 있어서,
    상기 제 1-2 단계에서 이중화 데이터의 길이가 비정상이면, 상기 액티브ACPA 제어부내 제 1 코어가 스탠드 바이 ACPA 보드 전송용 이중화 데이터를 재생성한 후 다시 상기 제 1-2 단계로 진행하는 제 1-8 단계를 추가로 포함시킴을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법.
  10. 제 7항에 있어서,
    상기 제 2 단계는, 상기 액티브 ACPA 제어부내 제 1 I2C 제어기가 상기 제 1 송신용 레지스터내 제 1 송신상태 필드의 상태가 송신가능 상태인지의 여부를 판단하는 제 2-1 단계;
    상기 제 2-1 단계에서 상기 제 1 송신용 레지스터내 제 1 송신상태 필드의 상태가 엠프티 상태이면 다시 상기 제 2-1 단계로 진행하는 한편, 상기 제 1 송신용 레지스터내 제 1 송신상태 필드의 상태가 송신가능 상태이면, 상기 제 1 I2C 제어기가 I2C 데이터 라인을 통해 상기 스탠드 바이 ACPA 제어부로 스타트 커맨드를 전송하는 제 2-2 단계;
    상기 제 1 I2C 제어기가 상기 스탠드 바이 ACPA 제어부에 해당하는 어드레스 정보를 I2C 데이터 라인을 통해 상기 스탠드 바이 ACPA 제어부로 전송하는 제 2-3 단계;
    상기 제 1 I2C 제어기가 상기 스탠드 바이 ACPA 제어부로부터 어드레스 응답신호가 수신되었는지의 여부를 판단하는 제 2-4 단계;
    상기 제 2-4 단계에서 상기 스탠드 바이 ACPA 제어부로부터 어드레스 응답신호가 수신되지 않으면 다시 상기 제 2-4 단계로 진행하는 한편, 상기 스탠드 바이 ACPA 제어부로부터 어드레스 응답신호가 수신되면, 상기 제 1 I2C 제어기가 상기 제 1 I2C 송신버퍼에 저장된 이중화 데이터를 리드한 후 I2C 데이터 라인을 통해 상기 스탠드 바이 ACPA 제어부로 전송하는 제 2-5 단계;
    상기 제 1 I2C 제어기가 상기 스탠드 바이 ACPA 제어부로부터 수신완료 응답신호가 수신되었는지의 여부를 판단하는 제 2-6 단계; 및
    상기 제 2-6 단계에서 상기 스탠드 바이 ACPA 제어부로부터 수신완료 응답신호가 수신되지 않으면 다시 상기 제 2-6 단계로 진행하는 한편, 상기 스탠드 바이 ACPA 제어부로부터 수신완료 응답신호가 수신되면, 상기 제 1 I2C 제어기가 I2C 데이터 라인을 통해 상기 스탠드 바이 ACPA 제어부로 스톱 커맨드를 전송하는 제 2-7 단계로 이루어진 것을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법.
  11. 제 7항에 있어서,
    상기 제 3 단계는, 스탠드 바이 ACPA 제어부내 제 2 I2C 제어기가 상기 액티브 ACPA 제어부로부터 이중화 데이터를 수신받는 제 3-1 단계;
    상기 제 2 I2C 제어기가 제 2 수신용 레지스터내 제 2 수신상태 필드의 상태가 엠프티 상태인지의 여부를 판단하는 제 3-2 단계;
    상기 제 3-2 단계에서 상기 제 2 수신용 레지스터내 제 2 수신상태 필드의 상태가 엠프티 상태가 아니면 다시 상기 제 3-2 단계로 진행하는 한편, 상기 제 2 수신용 레지스터내 제 2 수신상태 필드의 상태가 엠프티 상태이면, 상기 제 2 I2C 제어기가 상기 액티브 ACPA 제어부로부터 수신받은 이중화 데이터를 상기 제 2 I2C 수신버퍼에 저장하는 제 3-3 단계;
    상기 제 2 I2C 제어기가 상기 제 2 I2C 수신버퍼내의 이중화 데이터 위치정보인 수신버퍼 포인터 정보를 제 2 수신용 레지스터의 제 2 수신버퍼 포인터 필드에 저장하는 제 3-4 단계;
    상기 제 2 I2C 제어기가 상기 액티브 ACPA 제어부로부터 수신받은 이중화 데이터의 메시지 길이값을 상기 제 2 수신용 레지스터의 제 2 수신데이터 길이 필드에 저장하는 제 3-5 단계;
    상기 제 2 I2C 제어기가 상기 제 2 수신용 레지스터내 제 2 수신상태 필드의 상태를 수신완료 상태로 변환시키는 제 3-6 단계; 및
    상기 제 2 I2C 제어기가 상기 제 2 코어로 수신완료 인터럽트를 발생시키는 제 3-7 단계로 이루어진 것을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법.
  12. 제 7항에 있어서,
    상기 제 4 단계는, 스탠드 바이 ACPA 제어부내 제 2 코어가 상기 제 2 I2C제어기로부터 수신완료 인터럽트가 발생했는지의 여부를 판단하는 제 4-1 단계;
    상기 제 4-1 단계에서 상기 제 2 I2C 제어기로부터 수신완료 인터럽트가 발생하지 않으면 다시 상기 제 4-1 단계로 진행하는 한편, 상기 제 2 I2C 제어기로부터 수신완료 인터럽트가 발생하면, 상기 제 2 코어가 자신의 수신완료 인터럽트 포트를 디스에이블시키는 제 4-2 단계;
    상기 제 2 코어가 상기 제 2 수신용 레지스터의 제 2 수신데이터 길이 필드에서 이중화 데이터의 길이값을 추출하는 제 4-3 단계;
    상기 제 2 코어가 이중화 데이터의 메시지 길이가 정상인지의 여부를 점검하는 제 4-4 단계;
    상기 제 4-4 단계에서 이중화 데이터의 메시지 길이가 정상이면, 상기 제 2 코어가 상기 제 2 I2C 수신버퍼에 저장된 이중화 데이터를 리드한 후 그 데이터에 상응하는 이중화 처리동작을 수행하는 제 4-5 단계;
    상기 제 2 코어가 상기 제 2 수신용 레지스터내 제 2 수신상태 필드의 상태를 엠프티 상태로 변환시키는 제 4-6 단계; 및
    상기 제 2 코어가 수신완료 인터럽트 포트를 인에이블시키는 제 4-7 단계로 이루어진 것을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법.
  13. 제 12항에 있어서,
    상기 제 4-4 단계에서 이중화 데이터의 메시지 길이가 비정상이면, 상기 제 2 코어가 상기 제 2 I2C 수신버퍼에 저장된 이중화 데이터를 삭제함과 동시에 상기 제 2 수신용 레지스터내 제 2 수신상태 필드의 상태를 엠프티 상태로 변환시키고, 이후 자신의 수신완료 인터럽트 포트를 인에이블시킨 후 상기 제 4-1 단계로 진행하는 제 4-8 단계를 추가로 포함시킴을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법.
  14. 제 7항에 있어서,
    상기 제 5 단계는, 스탠드 바이 ACPA 제어부내 제 2 코어가 액티브 ACPA 보드로 전송하기 위한 이중화 응답 데이터를 생성하는 제 5-1 단계;
    상기 제 2 코어가 그 이중화 응답 데이터의 길이가 정상인지의 여부를 점검하는 제 5-2 단계;
    상기 제 5-2 단계에서 그 이중화 응답 데이터의 길이가 정상이면, 상기 제 2 코어가 제 2 송신용 레지스터내 제 2 송신상태 필드의 상태가 엠프티 상태인지의 여부를 판단하는 제 5-3 단계;
    상기 제 5-3 단계에서 상기 제 2 송신용 레지스터내 제 2 송신상태 필드의 상태가 엠프티 상태가 아니면 다시 상기 제 5-3 단계로 진행하는 한편, 상기 제 2 송신용 레지스터내 제 2 송신상태 필드의 상태가 엠프티 상태이면, 상기 제 2 코어가 이중화 응답 데이터를 제 2 I2C 송신버퍼에 저장하는 제 5-4 단계;
    상기 제 2 코어가 상기 제 2 I2C 송신버퍼내의 이중화 응답 데이터 위치정보인 송신버퍼 포인터 정보를 상기 제 2 송신용 레지스터의 제 2 송신버퍼 포인트 필드에 저장하는 제 5-5 단계;
    상기 제 2 코어가 이중화 응답 데이터의 메시지 길이값을 상기 제 2 송신용 레지스터의 제 2 송신데이터 길이 필드에 저장하는 제 5-6 단계; 및
    상기 제 2 코어가 상기 제 2 송신용 레지스터내 제 2 송신상태 필드의 상태를 송신가능 상태로 변환시키는 제 5-7 단계로 이루어진 것을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법.
  15. 제 14항에 있어서,
    상기 제 5-2 단계에서 이중화 응답 데이터의 길이가 비정상이면, 상기 스탠드 바이 ACPA 제어부내 제 2 코어가 액티브 ACPA 보드로 전송하고자 하는 이중화 응답 데이터를 재생성한 후 다시 상기 제 5-2 단계로 진행하는 제 5-8 단계를 추가로 포함시킴을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법.
  16. 제 7항에 있어서,
    상기 제 6 단계는, 상기 스탠드 바이 ACPA 제어부내 제 2 I2C 제어기가 상기 제 2 송신용 레지스터내 제 2 송신상태 필드의 상태가 송신가능 상태인지의 여부를 판단하는 제 6-1 단계;
    상기 제 6-1 단계에서 상기 제 2 송신용 레지스터내 제 2 송신상태 필드의 상태가 엠프티 상태이면 다시 상기 제 6-1 단계로 진행하는 한편, 상기 제 2 송신용 레지스터내 제 2 송신상태 필드의 상태가 송신가능 상태이면, 상기 제 2 I2C 제어기가 I2C 데이터 라인을 통해 상기 액티브 ACPA 제어부로 스타트 커맨드를 전송하는 제 6-2 단계;
    상기 제 2 I2C 제어기가 상기 액티브 ACPA 제어부에 해당하는 어드레스 정보를 I2C 데이터 라인을 통해 상기 액티브 ACPA 제어부로 전송하는 제 6-3 단계;
    상기 제 2 I2C 제어기가 상기 액티브 ACPA 제어부로부터 어드레스 응답신호가 수신되었는지의 여부를 판단하는 제 6-4 단계;
    상기 제 6-4 단계에서 상기 액티브 ACPA 제어부로부터 어드레스 응답신호가 수신되지 않으면 다시 상기 제 6-4 단계로 진행하는 한편, 상기 액티브 ACPA 제어부로부터 어드레스 응답신호가 수신되면, 상기 제 2 I2C 제어기가 상기 제 2 I2C 송신버퍼에 저장된 이중화 응답 데이터를 리드한 후 I2C 데이터 라인을 통해 상기 액티브 ACPA 제어부로 전송하는 제 6-5 단계;
    상기 제 2 I2C 제어기가 상기 액티브 ACPA 제어부로부터 수신완료 응답신호가 수신되었는지의 여부를 판단하는 제 6-6 단계; 및
    상기 제 6-6 단계에서 상기 액티브 ACPA 제어부로부터 수신완료 응답신호가수신되지 않으면 다시 상기 제 6-6 단계로 진행하는 한편, 상기 액티브 ACPA 제어부로부터 수신완료 응답신호가 수신되면, 상기 제 2 I2C 제어기가 I2C 데이터 라인을 통해 상기 액티브 ACPA 제어부로 스톱 커맨드를 전송하는 제 6-7 단계로 이루어진 것을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법.
  17. 제 7항에 있어서,
    상기 제 7 단계는, 액티브 ACPA 제어부내 제 1 I2C 제어기가 상기 스탠드 바이 ACPA 제어부로부터 이중화 응답 데이터를 수신받는 제 7-1 단계;
    상기 제 1 I2C 제어기가 제 1 수신용 레지스터내 제 1 수신상태 필드의 상태가 엠프티 상태인지의 여부를 판단하는 제 7-2 단계;
    상기 제 7-2 단계에서 상기 제 1 수신용 레지스터내 제 1 수신상태 필드의 상태가 엠프티 상태가 아니면 다시 상기 제 7-2 단계로 진행하는 한편, 상기 제 1 수신용 레지스터내 제 1 수신상태 필드의 상태가 엠프티 상태이면, 상기 제 1 I2C 제어기가 상기 스탠드 바이 ACPA 제어부로부터 수신받은 이중화 응답 데이터를 상기 제 1 I2C 수신버퍼에 저장하는 제 7-3 단계;
    상기 제 1 I2C 제어기가 상기 제 1 I2C 수신버퍼내의 이중화 응답 데이터 위치정보인 수신버퍼 포인터 정보를 제 1 수신용 레지스터의 제 1 수신버퍼 포인터 필드에 저장하는 제 7-4 단계;
    상기 제 1 I2C 제어기가 상기 스탠드 바이 ACPA 제어부로부터 수신받은 이중화 응답 데이터의 메시지 길이값을 상기 제 1 수신용 레지스터의 제 1 수신데이터 길이 필드에 저장하는 제 7-5 단계;
    상기 제 1 I2C 제어기가 상기 제 1 수신용 레지스터내 제 1 수신상태 필드의 상태를 수신완료 상태로 변환시키는 제 7-6 단계; 및
    상기 제 1 I2C 제어기가 상기 제 1 코어로 수신완료 인터럽트를 발생시키는 제 7-7 단계로 이루어진 것을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법.
  18. 제 7항에 있어서,
    상기 제 8 단계는, 액티브 ACPA 제어부내 제 1 코어가 상기 제 1 I2C 제어기로부터 수신완료 인터럽트가 발생했는지의 여부를 판단하는 제 8-1 단계;
    상기 제 8-1 단계에서 상기 제 1 I2C 제어기로부터 수신완료 인터럽트가 발생하지 않으면 다시 상기 제 8-1 단계로 진행하는 한편, 상기 제 1 I2C 제어기로부터 수신완료 인터럽트가 발생하면, 상기 제 1 코어가 수신완료 인터럽트 포트를 디스에이블시키는 제 8-2 단계;
    상기 제 1 코어가 상기 제 1 수신용 레지스터의 제 1 수신데이터 길이 필드에서 이중화 응답 데이터의 길이값을 추출하는 제 8-3 단계;
    상기 제 1 코어가 이중화 응답 데이터의 메시지 길이가 정상인지의 여부를점검하는 제 8-4 단계;
    상기 제 8-4 단계에서 이중화 데이터의 메시지 길이가 정상이면, 상기 제 1 코어가 상기 제 1 I2C 수신버퍼에 저장된 이중화 응답 데이터를 리드한 후 그 응답 데이터에 상응하는 이중화 처리동작을 수행하는 제 8-5 단계;
    상기 제 1 코어가 상기 제 1 수신용 레지스터내 제 1 수신상태 필드의 상태를 엠프티 상태로 변환시키는 제 8-6 단계; 및
    상기 제 1 코어가 수신완료 인터럽트 포트를 인에이블시키는 제 8-7 단계로 이루어진 것을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법.
  19. 제 18항에 있어서,
    상기 제 8-4 단계에서 이중화 응답 데이터의 메시지 길이가 비정상이면, 상기 제 1 코어가 상기 제 1 I2C 수신버퍼에 저장된 이중화 응답 데이터를 삭제함과 동시에 상기 제 1 수신용 레지스터내 제 1 수신상태 필드의 상태를 엠프티 상태로 변환시키고, 이후 자신의 수신완료 인터럽트 포트를 인에이블시킨 후 상기 제 8-1 단계로 진행하는 제 8-8 단계를 추가로 포함시킴을 특징으로 하는 ＩＭＴ-2000 제어국 시스템에서의 액티브/스탠드바이 ＡＣＰＡ 보드간 이중화 통신방법.
KR1020000022167A 2000-04-26 2000-04-26 Ｉｍｔ-2000 제어국 시스템에서의 액티브/스탠드바이ａｃｐａ 보드간 이중화 통신장치 및 그 방법 KR100331397B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000022167A KR100331397B1 (ko) 2000-04-26 2000-04-26 Ｉｍｔ-2000 제어국 시스템에서의 액티브/스탠드바이ａｃｐａ 보드간 이중화 통신장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000022167A KR100331397B1 (ko) 2000-04-26 2000-04-26 Ｉｍｔ-2000 제어국 시스템에서의 액티브/스탠드바이ａｃｐａ 보드간 이중화 통신장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20010097789A KR20010097789A (ko) 2001-11-08
KR100331397B1 true KR100331397B1 (ko) 2002-04-03

Family

ID=19667005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000022167A KR100331397B1 (ko) 2000-04-26 2000-04-26 Ｉｍｔ-2000 제어국 시스템에서의 액티브/스탠드바이ａｃｐａ 보드간 이중화 통신장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100331397B1 (ko)

Also Published As

Publication number Publication date
KR20010097789A (ko) 2001-11-08

Similar Documents

Publication Publication Date Title
JP5597104B2 (ja) データ転送装置及びその制御方法
JPS62227243A (ja) 伝送制御方式
KR100331397B1 (ko) Ｉｍｔ-2000 제어국 시스템에서의 액티브/스탠드바이ａｃｐａ 보드간 이중화 통신장치 및 그 방법
CA2234635C (en) Method and device for exchanging data
JP2856617B2 (ja) プログラマブルコントローラ
CN211015073U (zh) Can总线接口设备
CN114721717B (zh) 基于双系统的手机管理系统mdm指令调用方法和装置
JP2939707B2 (ja) 通信制御システムの同期制御方法
JP2000155738A (ja) データ処理装置
KR920002903B1 (ko) 데이터 교환장치의 호처리 방법
JP3105097B2 (ja) 透過通信ドライバ
JPH07306840A (ja) コンピュータシステム
KR100461554B1 (ko) 무선가입자망 단말기의 전원상태 검출장치
JPH1155445A (ja) 画像読み取り装置及び画像読み取り方法
JP2004362234A (ja) 待機モード付き情報処理システムおよびその待機モード移行・解除方法
JPH10145445A (ja) モデム内蔵携帯機器およびその駆動方法
JPH0546367Y2 (ko)
KR100256564B1 (ko) 오엠아이와 에이젼트간의 초기화 처리 방법
KR970004888B1 (ko) 전전자 교환기의 이중화된 에스 시 에스 아이 어뎁터 동시 제어방법
JPS60153657A (ja) デ−タ端末装置属性通知方式
JPH07154523A (ja) ファクシミリ装置
JPH0287848A (ja) 電子交換機とコンピュータとの接続方式
JP2003330581A (ja) データ処理端末装置
JPS6336646A (ja) 拡張網制御回路
JP2001270194A (ja) 画像形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070320

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee