KR100331273B1 - 반도체기판의 표면 처리 방법 - Google Patents

반도체기판의 표면 처리 방법 Download PDF

Info

Publication number
KR100331273B1
KR100331273B1 KR1019990032416A KR19990032416A KR100331273B1 KR 100331273 B1 KR100331273 B1 KR 100331273B1 KR 1019990032416 A KR1019990032416 A KR 1019990032416A KR 19990032416 A KR19990032416 A KR 19990032416A KR 100331273 B1 KR100331273 B1 KR 100331273B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
boron compound
treatment method
surface treatment
manufacturing process
Prior art date
Application number
KR1019990032416A
Other languages
English (en)
Other versions
KR20010017082A (ko
Inventor
최재성
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990032416A priority Critical patent/KR100331273B1/ko
Publication of KR20010017082A publication Critical patent/KR20010017082A/ko
Application granted granted Critical
Publication of KR100331273B1 publication Critical patent/KR100331273B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 반도체 제조 공정 중 반도체 기판의 표면 처리 방법에 관한 것으로 기체 또는 액체 상태의 붕소화합물을 이용하여 반도체 기판의 표면처리를 해 줌에 따라 레지스트 패턴의 푸팅(footing)현상을 제거해 줄 수 있도록 하는 반도체 기판의 표면처리 방법을 제공한다.
본 발명에 따른 반도체 기반의 표면 처리 방법을 초미세패턴의 제조공정에 이용할 경우 붕소-질소 결합이 형성되어 레지스트의 푸팅현상이 완전히 제거된 깨끗한 패턴을 얻을 수 있으며 푸팅현상이 제거된 초미세패턴의 형성을 가능케 함에 따라 에치프로파일의 안정화, 신뢰성 있는 CD 콘트롤, 레지스트 잔유물의 감소 및 측벽의 요철 발생의 감소효과를 얻을 수 있어 포토리소그래피 공정의 안정화로 수율이 향상되는 효과를 얻을 수 있다.

Description

반도체기판의 표면 처리 방법{TREATMENT METHOD OF SURFACE OF SEMICONDUCTOR SUBSTRATE}
본 발명은 반도체 소자의 제조 공정 중 반도체 기판의 표면 처리 방법에 관한 것으로 더 상세하게는 기체 또는 액체 상태의 붕소화합물을 이용하여 반도체 기판의 표면처리를 해 줌에 따라 레지스트 패턴의 푸팅(footing)현상을 제거해 줄 수있도록 하는 반도체 기판의 표면처리 방법에 관한 것이다.
최근 반도체 기술이 발전하면서 소자의 집적도의 증가에 따라 점점 더 초미세 패턴을 형성시켜야 하는데 이러한 목적을 위하여 포토 애시드 제너레이터(Photo Acid Generator; PAG)를 이용한 케미컬리 앰플리파이드 레지스트(Chemically Amplified Resist; CAR)를 사용하게 되었다.
하지만 CAR을 사용하는 경우에는 생성된 H+가 레지스트 표면에 흡착된 암모니아나 엔엠피(N-methyl pyrrolidinone; NMP)등과 산, 염기 반응을 통해 약산으로 변하여 티탑(T-top) 형태의 프로파일을 만들거나 혹은 기판으로 사용되는 실리콘 나이트라이드(SiN), 티타늄나이트라이드(TiN), 실리콘 옥시나이트라이드( SiON) 등의 표면에 존재하는 -NH2기와 반응하여 약산으로 변함으로 인해 패턴의 푸팅(footing)현상을 야기시키는 문제점을 가지고 있다. 그 중 특히 패턴의 푸팅현상은 에치 프로파일(etch profile)에 그대로 영향을 미칠 뿐 아니라 포토 리소그래피 공정 중 CD(Critical Dimension) 측정에 큰 난점으로 작용하여 공정의 신뢰성 측면에서 큰 문제가 되어왔다. 상기한 푸팅현상이 일어나는 원리를 첨부한 하기 도 1에 나타내었다.
도 1에서 기판이 실리콘나이트라이드(SiN)인 경우 표면에 존재하는 -NH2기에 의해 생성된 H+가 약산으로 변함으로 인해 패턴 푸팅이 생기는 것에 관한 도면이다. 또한 첨부한 하기 도 2 는 실제 패턴의 푸팅현상이 야기된 경우의 단면SEM(Scanning Electro Microscope) 사진이다.
현재까지 이러한 푸팅현상의 제거를 위해서는 하드마스크 공정, 유기 반사방지막의 사용, O2어닐 등의 방식을 이용하고 있으나 이러한 공정들이 추가될 경우 완전한 하나의 공정단계가 추가됨으로써 인하여 시간적, 비용적으로 많은 손실이 있는 실정이다.
본 발명은 기존의 CAR을 이용하여 패턴을 형성하는 경우에 발생하는 패턴의 푸팅현상이 제거된 초미세패턴의 형성을 가능케 하여 에치프로파일의 안정화. 신뢰성 있는 CD 콘트롤, 레지스트 잔유물의 감소 및 측벽의 요철 발생의 감소효과를 얻을 수 있도록 하는 신규한 반도체 기판의 표면 처리방법을 제공하는 데에 그 목적이 있다.
하기 도 1 은 실리콘나이트라이드 기판위에 CAR(Chemically Amplified Resist)을 이용하여 패턴을 형성할 경우 푸팅(footing)현상이 발생하는 원리를 도시한 도면이며,
하기 도 2 는 상기한 원리에 의하여 실제 푸팅현상이 일어난 일례를 보여주는 SEM(Scanning Electro Microscope)사진이며,
하기 도 3 은 본 발명의 반도체 기판의 표면 처리방법에 의하여 실리콘 기판의 표면을 처리하는 푸팅현상이 억제되는 원리를 도시한 도면이다.
상기한 목적을 달성하기 위하여 본 발명은 반도체 제조 공정 중 포토리소그래피 공정에 있어서 붕소화합물을 이용하여 반도체 기판을 표면처리 하는 것을 특징으로 하여 구성되어 있다.
본 발명에 따른 반도체 기판의 표면처리 방법에 있어서, 반도체 기판은 실리콘 나이트라이드, 티타늄 나이트라이드 및 실리콘 옥시나이트라이드 기판 중 선택된 하나로 하는 것이 적합하다.
본 발명에 따른 반도체 기판의 표면처리 방법에 있어서, 붕소화합물은 기체상태의 붕소화합물을 이용하거나 또는 액체상태의 붕소화합물 배쓰(bath)를 이용하는 것이 적합하다.
본 발명에 따른 반도체 기판의 표면처리 방법에 있어서, 상기 붕소화합물은 트리에틸보란 (triethylboran), 트리-n-프로필보란 (tri-n-propylboran), 트리-i-프로필보란 (tri-i-propylboran), 트리-n-부틸보란 (tri-n-butylboran), 트리-t-부틸보란 (tri-t-butylboran), 트리페닐보란 (triphenylboran), 트리플루오로보란 (trifluoroboran), 트리클로로보란 (trichloroboran), 트리브로모보란 (tribromoboran) 및 분자량 300 이하의 트리알킬보란 (trialkylboran)으로 이루어진 그룹에서 선택된 것을 사용하는 것이 바람직하다.
본 발명에 따른 반도체 기판의 표면처리 방법에 있어서, 기체상태의 붕소화합물 사용시의 오븐 온도는 60 ~ 300℃ 로 하는 것이 바람직하다.
본 발명에 따른 반도체 기판의 표면 처리 방법에 있어서, 액체 상태의 붕소화합물 사용시의 배쓰(bath) 온도는 20 ~ 200℃ 로 하는 것이 바람직하다.
상기한 바와 같은 방법에 의하여 본 발명은 붕소화합물을 이용하여 반도체 기판의 표면을 처리하는 것으로 나이트라이드 성분이 함유된 반도체 기판의 -NH2기에 루이스 산(Lewis acid)으로 작용할 수 있는 붕소화합물을 고온의 기체 상태에서표면 처리해 줌으로써 기판 표면에 존재하는 -NH2를 PAG에서 생성되는 H+로부터 격리시키는 방법에 의하여 H+의 손실을 방지하여 이로부터 야기되는 패턴의 푸팅현상을 없앨 수 있도록 하는 것이다.
이하 본 발명의 적절한 실시예를 나타낸 첨부한 도면을 참조하여 본 발명의 구성을 좀 더 자세히 설명하고자 한다.
하기 도 1 은 실리콘나이트라이드 기판위에 CAR을 이용하여 패턴을 형성할 경우 푸팅현상이 발생하는 원리를 도시한 도면이다.
또한 하기 도 2 는 도 1 에서 도시한 원리에 의하여 실제 푸팅현상이 일어난 일례를 보여주는 SEM 사진이다.
하기 도 3 은 본 발명의 반도체 기판의 표면처리 방법에 의하여 실리콘나이트라이드 기판의 표면을 처리한 경우 푸팅현상이 제거되는 원리를 도시한 도면이다.
실제로 패턴의 푸팅 현상은 하기 도 1 에 나타난 바와 같이 PAG (Photo Acid Generator)로부터 생성된 H+가 기판 표면의 -NH2기와 만나 약산으로 변함으로 인하여 순수한 H+가 손실되는 데에 따른 것이다.
상기한 바와 같은 원리에 의하여 실리콘나이트라이드 기판의 표면에 CAR를 이용하여 패터닝할 경우 푸팅 현상이 발생한 일례를 하기 도 2 에서 보여주고 있다.
본 발명에서는 이러한 반도체 기판의 표면에 발생하는 푸팅현상의 제거를 위하여 하기 도 3 에 나타낸 바와 같이 기판 표면의 -NH2기와 결합을 매우 잘 하고 강산성 수용액 속에서도 그 결합이 깨어지지 않는 루이스 산(Lewis acid)으로서 끓는 점이 낮은 붕소 화합물을 기체화시켜 표면처리해 줌으로써 효과적으로 붕소-질소 결합을 만들 수 있으며 따라서 생성된 수소이온을 -NH2기로 부터 보호해 줄 수 있도록 하는 것이다. 물론 액체 상태의 붕소 화합물 배쓰를 이용하여도 같은 결과를 얻을 수 있다. 따라서 하기 도 3 과 같이 붕소-질소 결합이 형성되어 프리(free)한 상태의 -NH2기가 없는 기판위에 PAG 생성을 통하여 패턴을 구현하는 CAR 를 이용하여 패터닝할 경우 패턴의 푸팅현상이 완전히 제거된 깨끗한 패턴을 얻을 수 있게 된다.
한편 본 발명은 상술한 실시예에 의하여 한정되는 것은 아니며 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러가지 변형이 가능함은 물론이다.
상기한 바와 같이 본 발명에 따른 반도체 기판의 표면처리 방법을 초미세패턴의 제조공정에 이용할 경우 붕소-질소 결합이 형성되어 레지스트의 푸팅현상이완전히 제거된 깨끗한 패턴을 얻을 수 있다.
또한 푸팅현상이 제거된 초미세패턴의 형성을 가능케 하여 에치프로파일의 안정화, 신뢰성 있는 CD 콘트롤, 레지스트 잔유물의 감소 및 측벽의 요철 발생의 감소효과를 얻을 수 있어 포토리소그래피 공정의 안정화로 수율 향상의 효과를 얻을 수 있다.

Claims (6)

  1. 실리콘 나이트라이드, 티타늄 나이트라이드 및 실리콘 옥시나이트라이드 기판 중 적어도 어느 하나로 이루어진 반도체 기판의 표면을 붕소화합물을 이용하여 처리 하는 것을 특징으로 하는 반도체 제조 공정에 있어서의 반도체 기판의 표면처리 방법.
  2. 청구항2는 삭제 되었습니다.
  3. 제 1 항에 있어서, 상기 붕소화합물은 기체상태의 붕소화합물을 이용하거나 또는 액체상태의 붕소화합물 배쓰(bath)를 이용하는 것을 특징으로 하는 반도체 제조공정에 있어서의 반도체 기판의 표면처리 방법.
  4. 제 1 항 또는 제 3 항에 있어서, 상기 붕소화합물은 트리에틸보란, 트리-n-프로필보란, 트리-i-프로필보란, 트리-n-부틸보란, 트리-t-부틸보란, 트리페닐보란, 트리플루오로보란, 트리클로로보란, 트리브로모보란 및 분자량 300 이하의 트리알킬보란으로 이루어진 그룹에서 선택된 것을 사용하는 것을 특징으로 하는 반도체 제조공정에 있어서의 반도체 기판의 표면처리 방법.
  5. 제 3 항에 있어서, 기체상태의 붕소화합물 사용시의 오븐 온도는 60 ~ 300℃ 로 하는 것을 특징으로 하는 반도체 제조공정에 있어서의 반도체 기판의 표면처리 방법.
  6. 제 3 항에 있어서, 액체 상태의 붕소화합물 사용시의 배쓰(bath) 온도는 20 ~ 200℃ 로 하는 것을 특징으로 하는 반도체 제조공정에 있어서의 반도체 기판의 표면처리 방법.
KR1019990032416A 1999-08-07 1999-08-07 반도체기판의 표면 처리 방법 KR100331273B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990032416A KR100331273B1 (ko) 1999-08-07 1999-08-07 반도체기판의 표면 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990032416A KR100331273B1 (ko) 1999-08-07 1999-08-07 반도체기판의 표면 처리 방법

Publications (2)

Publication Number Publication Date
KR20010017082A KR20010017082A (ko) 2001-03-05
KR100331273B1 true KR100331273B1 (ko) 2002-04-06

Family

ID=19606473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990032416A KR100331273B1 (ko) 1999-08-07 1999-08-07 반도체기판의 표면 처리 방법

Country Status (1)

Country Link
KR (1) KR100331273B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178126A (ja) * 1989-12-06 1991-08-02 Seiko Instr Inc 不純物ドーピング装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178126A (ja) * 1989-12-06 1991-08-02 Seiko Instr Inc 不純物ドーピング装置

Also Published As

Publication number Publication date
KR20010017082A (ko) 2001-03-05

Similar Documents

Publication Publication Date Title
US5312518A (en) Dry etching method
KR20070100689A (ko) 기판상의 포토레지스트 제거 방법
JP3116569B2 (ja) ドライエッチング方法
US6316354B1 (en) Process for removing resist mask of integrated circuit structure which mitigates damage to underlying low dielectric constant silicon oxide dielectric layer
KR20030020439A (ko) 반도체 애플리케이션내의 ｎｈ3 플라즈마 디스커밍 및레지스트 박리
KR100331273B1 (ko) 반도체기판의 표면 처리 방법
JP3198667B2 (ja) レジストの除去方法
Hunag et al. A novel UV baking process to improve DUV photoresist hardness
KR100268926B1 (ko) 반도체소자의 배선 형성방법
JPH04237125A (ja) ドライエッチング方法
JPH05160022A (ja) 半導体装置の製造方法
JP2006098546A (ja) パターン形成方法および電子デバイスの製造方法
KR19980044194A (ko) 반도체 소자의 금속배선 형성방법
KR100190498B1 (ko) 다결정실리콘막의 에칭방법
US20140110857A1 (en) Reduction chemistry for etching
US20080064219A1 (en) Method of removing photoresist
US6627533B2 (en) Method of manufacturing an insulation film in a semiconductor device
KR19980077599A (ko) 비아 콘택홀의 에싱 방법
KR100382312B1 (ko) 반도체장치의 도전체 패턴 제조 방법
KR100217904B1 (ko) 레지스트 제거 방법
US20100167536A1 (en) Method for removing hardened polymer residue
KR20030002771A (ko) 세정 장치 및 그를 이용한 웨이퍼 세정 방법
KR100195245B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100922552B1 (ko) 반도체 장치의 제조 방법
KR100432894B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee