KR100329744B1 - 메모리소자의 메탈 전극 형성방법 - Google Patents
메모리소자의 메탈 전극 형성방법 Download PDFInfo
- Publication number
- KR100329744B1 KR100329744B1 KR1019990024801A KR19990024801A KR100329744B1 KR 100329744 B1 KR100329744 B1 KR 100329744B1 KR 1019990024801 A KR1019990024801 A KR 1019990024801A KR 19990024801 A KR19990024801 A KR 19990024801A KR 100329744 B1 KR100329744 B1 KR 100329744B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- etching
- memory device
- semiconductor memory
- forming
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 44
- 239000002184 metal Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 230000003064 anti-oxidating effect Effects 0.000 claims abstract description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 229910019001 CoSi Inorganic materials 0.000 claims description 4
- 229910008484 TiSi Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910010421 TiNx Inorganic materials 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 230000001052 transient effect Effects 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 9
- 238000007254 oxidation reaction Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 20
- 239000003963 antioxidant agent Substances 0.000 description 4
- 230000003078 antioxidant effect Effects 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- -1 TiSi 2 Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 메탈 전극(워드라인 또는/및 비트라인)의 산화방지를 위한 반도체메모리소자 제조방법을 제공하고자 하는 것으로, 이를 위한 본 발명은 반도체메모리소자의 메탈 배선 형성방법에 있어서, 소정공정이 완료된 기판 상에 폴리실리콘막과 확산베리어메탈 및 배선용 메탈을 차례로 적층하는 제1단계: 상기 메탈 상에 마스크패턴을 형성하는 제2단계; 노출된 상기 메탈 및 상기 베리어메탈을 식각하는 제3단계; 상기 제3단계가 완료된 결과물의 전면에 산화방지층을 형성하고 비등방성 전면식각하는 제4단계; 및 노출된 상기 폴리실리콘막을 식각하는 제5단계를 포함하여 이루어진다.
Description
본 발명은 고집적 메모리소자 제조방법에 관한 것으로, 특히 메탈(metal) 게이트전극(메모리소자의 워드라인) 또는 메탈 비트라인을 갖는 1Gb(giga bit)급 이상의 다이나믹램(DRAM : Dynamic Random access memory)과 같은 초고집적 메모리소자 제조방법에 관한 것이다.
고집적화의 진전으로 3년에 메모리의 용량이 4배씩 증가되어 이미 1Gb(giga bit) DRAM의 개발이 이루어졌고 그 이상의 초고집적 DRAM에 대한 연구가 진행되고 있다. 이와 같이 DRAM의 집적도가 높아질수록 전기 신호를 읽고 기록하는 역할을 하는 셀의 면적은 1Gb의 경우 대략 0.08㎛2이다. 따라서, 이에 상응하는 워드라인 또는/및 비트라인의 요구선폭도 매우 감소하게 되었고, 그 결과 기존의 폴리실리콘 또는 단순한 실리사이드와 같은 워드라인 또는/및 비트라인(이하 워드라인 또는/및 비트라인을 전극이라 칭한다) 물질로는 1Gb급 이상의 DRAM에서 요구되는 미세선폭으로 낮은 저항값을 구현할 수 없게 되었다. 따라서, 아래 표1에 나타난 바와 같이 면저항(Rs)이 아주 적은 TiSi2, CoSi2, W, Mo, Al, Cu 등의 메탈로 전극을 형성하려는 연구가 꾸준히 진행되고 있다. 한편, 메탈 전극은 통상 폴리실리콘막과 메탈층 및 이 두 층 간의 확산 혹은 반응을 방지하기 위한 얇은 베리어메탈층의 3개층으로 구성되는바, 이들 종래에는 이들 박막들을 적층한 다음 마스크 및 식각 공정으로 적층된 박막들을 식각하므로써 패터닝하는 방법을 사용하고 있다.
| 박막 | Poly-Si | WSi2 | TiSi2 | CoSi2 | W | Mo | Al | Cu |
| Rs(Ω/Square) | 20 | 2.8 | 0.6 | 0.6 | 0.32-0.4 | 0.32-0.4 | 0.11 | 0.08 |
그러나, 상술한 바와 같은 종래기술에서는 후속 산화 공정 진행시 배선 패턴으로 식각된 메탈측면에서 산화가 일어나서 후속 공정을 불가능하게 하는 요인이되고 있다. 도1 및 도2는 W/WNx/Poly-Si 게이트를 0.2㎛ 및 1.0㎛ 디자인룰에 따라 형성한 상태에서 게이트 식각후 및 산화공정후의 각 사진을 나타낸 것이다.
또한, 이론적으로는 폴리실리콘막과 메탈중의 하나인 텅스텐(W)과의 산화되는 온도가 상이하여 선택적인 산화가 일정 영역에서 발생하는 것으로 되어 있으나, 공정을 위해 투여되는 반응개스의 미세 유량으로 인해 공정 진행시 조절이 거의 불가능하며, 재현성 역시 확보하지 못하고 있다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 메탈 전극(워드라인 또는/및 비트라인)의 산화방지를 위한 반도체메모리소자 제조 방법을 제공하는데 그 목적이 있다.
도1 및 도2는 종래기술의 문제점을 보여주는 사진.
도3a 내지 도3c는 본 발명의 일실시예에 따른 메탈 게이트전극 형성을 나타낸 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판; 2 : 게이트산화막
3 : 포리실리콘막 4 : 확산베리어메탈층
5 : 텅스텐막 6 : 마스크패턴
7 : 산화방지층
상기 목적을 달성하기 위하여 본 발명은 반도체메모리소자의 메탈 배선 형성방법에 있어서, 소정공정이 완료된 기판 상에 폴리실리콘막과 확산베리어메탈 및 배선용 메탈을 차례로 적층하는 제1단계: 상기 메탈 상에 마스크패턴을 형성하는 제2단계; 노출된 상기 메탈 및 상기 베리어메탈을 식각하는 제3단계; 상기 제3단계가 완료된 결과물의 전면에 산화방지층을 형성하고 비등방성 전면식각하는 제4단계; 및 노출된 상기 폴리실리콘막을 식각하는 제5단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도3a 내지 도3c는 본 발명의 일실시예에 따른 메탈 게이트전극 형성을 나타내는 공정 단면도이다. 본 실시예에서는 게이트전극 형성에 대해 설명하고 있지만 비트라인 공정에도 본 발명은 적용될 수 있으며, 또한 본 실시예에서는 전극으로 텅스텐 물질을 적용하고 있지만, 이외의 TiSi2, CoSi2, W, Mo, Al, Cu 등의 메탈로 게이트전극을 형성할 경우에도 본 실시예는 적용될 수 있다.
먼저, 도3a는 통상의 방법으로 실리콘기판(1) 상에 게이트산화막(2)과 폴리실리콘막(3), 예컨대 WNx 및 TiNx와 같은 확산베리어메탈층(4) 및 텅스텐막(5)을 차례로 적층 형성하고, 마스크패턴(6)을 형성한 상태이다. 마스크패턴은 바로 포토리소그래피 공정을 적용하여 형성된 포토레지스트패턴이 될 수도 있고, 하드마스크 절연막이 될 수도 있다. 이후의 공정은 하드마스크 절연막일 때로 가정하여 계속 설명된다.
이어서, 도3b와 같이, 폴리실리콘층이 드러나도록 노출된 텅스텐막(5)과 그 하부의 확산베리어메탈층(4)을 식각한다. 이때 과도식각을 실시하지 않아도 무방하지만 도면에 도시된 바와같이 과도식각을 실시하여 폴리실리콘막(3)의 일부두께가 식각하는 것이 바람직하다. 이는 산소 침투를 방지하는데 더 효과적이기 때문이다. 계속해서, 산소침투에 의해 텅스텐막(5)이 산화되는 것을 방지하기 위한 산화방지층(7)을 형성한다. 산화방지층(7)은 산화막 또는 질화막 또는 메탈계 절연막이 적용될 수 있다.
이어서, 도3c와 같이, 비등방성 전면 식각에 의해 산화방지층(7)을 식각하고 계속해서 드러난 폴리실리콘막(3)을 식각한다.
이후, 후속 공정으로 산화공정이 실시되는데, 텅스텐막(5)은 산화방지층으로 완벽히 가려져 있기 때문에 산소침투가 방지되어 산화되지 않는다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
소자가 고집적화되어 가면서 메탈 게이트전극의 적용은 필수적으로 필요한바, 본 발명은 메탈 게이트 적용시 필연적으로 두따르는 메탈 산화문제를 방지하여 고집적 소자의 신뢰성을 향상시키는 효과가 있다.
Claims (7)
- 반도체메모리소자의 메탈 배선 형성방법에 있어서,소정공정이 완료된 기판 상에 폴리실리콘막과 확산베리어메탈 및 배선용 메탈을 차례로 적층하는 제1단계:상기 메탈 상에 마스크패턴을 형성하는 제2단계;노출된 상기 메탈 및 상기 베리어메탈을 식각하는 제3단계;상기 제3단계가 완료된 결과물의 전면에 산화방지층을 형성하고 비등방성 전면식각하는 제4단계; 및노출된 상기 폴리실리콘막을 식각하는 제5단계를 포함하여 이루어진 반도체메모리소자의 메탈 배선 형성방법.
- 제1항에 있어서,상기 배선은 게이트전극 또는 비트라인임을 특징으로 하는 반도체메모리소자의 메탈 배선 형성방법.
- 제1항 또는 제2항에 있어서,상기 메탈은 텅스텐, TiSi2, CoSi2, W, Mo, Al, Cu 중 어느하나 임을 특징으로 하는 반도체메모리소자의 메탈 배선 형성방법.
- 제1항 또는 제2항에 있어서,상기 확산베리어층은 WNx 및 TiNx임을 특징으로 하는 반도체메모리소자의 메탈 배선 형성방법.
- 제1항 또는 제2항에 있어서,상기 제3단계에서 과도식각을 실시하여 상기 폴리실리콘막의 일부두께를 식각하는 것을 특징으로 하는 반도체메모리소자의 메탈 배선 형성방법.
- 제1항 또는 제2항에 있어서,상기 마스크패턴은 포토레지스트패턴 또는 하드마스크 절연막패턴임을 특징으로 하는 반도체메모리소자의 메탈 배선 형성방법.
- 제1항 또는 제2항에 있어서,상기 산화방지층은 산화막 또는 질화막 또는 메탈계 절연막임을 특징으로 하는 반도체메모리소자의 메탈 배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024801A KR100329744B1 (ko) | 1999-06-28 | 1999-06-28 | 메모리소자의 메탈 전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024801A KR100329744B1 (ko) | 1999-06-28 | 1999-06-28 | 메모리소자의 메탈 전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004181A KR20010004181A (ko) | 2001-01-15 |
| KR100329744B1 true KR100329744B1 (ko) | 2002-03-21 |
Family
ID=19596137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990024801A KR100329744B1 (ko) | 1999-06-28 | 1999-06-28 | 메모리소자의 메탈 전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100329744B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100780778B1 (ko) * | 2006-12-28 | 2007-11-30 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 게이트 형성방법 |
-
1999
- 1999-06-28 KR KR1019990024801A patent/KR100329744B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004181A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2751909B2 (ja) | 半導体装置の製造方法 | |
| KR100282704B1 (ko) | 반도체 장치의 콘택 홀을 형성하는 방법(a method of forming a contact hole of semiconductor device) | |
| JP2000031429A (ja) | 半導体メモリ装置の製造方法及びその構造 | |
| KR100316028B1 (ko) | 메모리소자의 메탈 전극 형성방법 | |
| KR100329744B1 (ko) | 메모리소자의 메탈 전극 형성방법 | |
| US6518151B1 (en) | Dual layer hard mask for eDRAM gate etch process | |
| US5763323A (en) | Methods for fabricating integrated circuit devices including etching barrier layers and related structures | |
| JPH11251558A (ja) | 半導体メモリ装置のコンタクト形成方法 | |
| KR100500924B1 (ko) | 메모리소자의 텅스텐 전극 형성방법 | |
| KR100640574B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| US6235623B1 (en) | Methods of forming integrated circuit contact holes using blocking layer patterns | |
| JP2000114481A (ja) | 半導体記憶装置の製造方法 | |
| JP3172229B2 (ja) | 半導体装置の製造方法 | |
| JP3466796B2 (ja) | 半導体装置の製造方法 | |
| JPH11307745A (ja) | 非揮発性半導体素子及びその製造方法 | |
| KR100475032B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JP3165693B2 (ja) | スタックトキャパシタ型ｄｒａｍ | |
| KR100477839B1 (ko) | 자기정렬방식의전하저장전극콘택홀형성방법 | |
| JPH0377367A (ja) | 半導体記憶装置 | |
| JPH088349A (ja) | 半導体装置の製造方法 | |
| KR19990066542A (ko) | 스페이서를 이용한 게이트 전극 형성방법 및 이를 이용한 자기정렬콘택 형성방법 | |
| JP3103610B2 (ja) | 半導体記憶装置の製造方法 | |
| JP3374837B2 (ja) | スタックトキャパシタ型ｄｒａｍの製造方法 | |
| KR940011731B1 (ko) | 개구부의 형성방법 | |
| KR100744671B1 (ko) | 반도체 소자의 미세 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |