KR100329672B1 - 고전압수직트렌치반도체소자 - Google Patents

고전압수직트렌치반도체소자 Download PDF

Info

Publication number
KR100329672B1
KR100329672B1 KR1019950704209A KR19950704209A KR100329672B1 KR 100329672 B1 KR100329672 B1 KR 100329672B1 KR 1019950704209 A KR1019950704209 A KR 1019950704209A KR 19950704209 A KR19950704209 A KR 19950704209A KR 100329672 B1 KR100329672 B1 KR 100329672B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor device
trench
anode
cathode
Prior art date
Application number
KR1019950704209A
Other languages
English (en)
Other versions
KR960702680A (ko
Inventor
데이비드 휘트니
Original Assignee
인피니언 테크놀로지스 노쓰 아메리카 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 filed Critical 인피니언 테크놀로지스 노쓰 아메리카 코포레이션
Publication of KR960702680A publication Critical patent/KR960702680A/ko
Application granted granted Critical
Publication of KR100329672B1 publication Critical patent/KR100329672B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
    • H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Thyristors (AREA)

Abstract

광 트리거 실리콘 제어정류기(SCR)(21)은 N 타입기판(22)에 확산된 수많은 반도체층(23,24,31)을 갖는다. 특별히 SCR 은 제 P+ 층(23)을 기판의 상부면에 확산함으로서 형성된다. 그러면, N+ 층(24)는 제 1 P+ 층의 상부표면의 일부분으로 확산된다. 광 방사에 투과적인 산화층(25)은 제 1 P+층위에 형성된다. 그러면 전도성 음극단자(26)은 N+충에 증착된다. 그러므로, 트렌치(30) 기판의 하부면에 에칭된다. 트렌치는 깊이와 표면에 의해 결정된다. 제 2 P+ 층(31) 트렌치의 표면으로 확산된다. 트렌치의 깊이는 제 1 및 제 2 P+ 층 사이의 간격을 결정한다. 칩이 리드 프레임(34) 위에 형성된 받침대(33)위로 결함된다. 납땜은 양극단자(36)을 형성하기 위해 제 2 P+ 층의 점점과 트렌치에 증착된다. 받침대는 리드 프레임에 압축 혹은 에칭함으로서 만들어질 수 있다.

Description

고전압 수직 트렌치 반도체 소자
1. 발명의 분야
본 발명은 반도체 전자분야에 관련된 것이다. 특히, 본 발명은 반도체 소의 제조방법과 상기 방법에 따라 형성된 소자에 관한 것이다.
2. 선행기술의 설명
일반적으로, 반도체 소자를 제조할 때, 반도체 재료의 층사이에 특정 간격은 특정 동작특성을 가진 소자를 만든다. 예를들면, 실리콘 제어정류기에 정확한 애노드 대 캐소드의 간격은 순방향 전압의 어떤 레벨과 같은 특정 동작특성을 얻기 위하여 중요한 것이다. 특별히, 수직 SCR 에서, 애노드층 및 캐소드층은 반도체 웨이퍼의 대향하는 표면상에 만들어진다. 수직적 SCR에서, 정확한 애노드 대 캐소드 간격, 즉 애노드층과 캐소드층 사이의 거리를 얻는 것은 얇은 실리콘 웨이퍼를 선택하여 적절한 애노드 및 캐소드 도판트를 웨이퍼에 깊숙히 확산시킴으로서 이루어진다. 확산의 깊이는 애노드 대 캐소드 간격을 결정한다. 비록 깊은 확산기술들이 유용한 수직적 SCR 들을 만들어내지만, 불행히도 당업자는 요구되는 깊이에 도판트를 정확히 확산할 때 상당한 어려움을 경험했다. 도판트가 기판에 확산될 수 있는 깊이는 실질적으로 한계를 갖고 있다. 부가적으로, 부정확한 확산은 요구된 확산깊이에 따라서 증가하며, 따라서, 부정확한 확산 및 제한된 확산깊이는 매우 얇은 웨이퍼에 사용될 깊은 확산기술들을 제한한다. 결과적으로, 웨이퍼 두께 함수인, 최대웨이퍼 직경은 매우 제한된다.
결과적으로, 수직적 SCR 들과 같은 반도체 소자의 개발과 관련된 당업자들은, 정확한 층 간격을 얻는 것과 관련된 문제들을 감소시키는 개선된 제조기술들에 대한 필요성을 오래전부터 인식하였다.
유럽특허 문서 EP 0 262 485는 서로 대항하여 배치된 전극 사이에 다수의 여러층으로 도핑된 층의 넓은 기판을 갖는 반도체 소자 즉 사이리스터의 예가 도시되어 있다.
본 발명의 요약
이런 발명의 결함을 제거하기 위하여, 본 발명은 반도체 웨이퍼의 표면에 에칭된 특이한 트렌치 구조의 사용을 나타낸다. 이 구조의 결과로서, 트렌치의 에칭된 깊이는 반도체 소자를 형성하는 반도체 물질의 내부층 간격을 형성한다.
일반적으로, 본 발명은 제 1 및 제 2 대향 표면이 있는 반도체 기판을 가진 반도체 소자에 관한 것이다. 기판의 제 1 표면은 도핑된 불순물의 제 1 층을 포함한다. 깊이와 표면을 갖는 트렌치는 기판의 제 2표면에 형성된다. 트렌치의 표면은 도핑된 불순물의 제 2 층을 포함하며, 이 두 층사이의 간격은 트렌치의 깊이에 의해 일차적으로 형성한다.
부가적으로, 본 발명은 반도체 소자 제조방법에 관한 것이다. 본 방법을 사용하여 도핑된 불순물의 제 1 층은 반도체 기판의 제 1 표면으로 확산된다. 깊이와 표면을 갖는 트렌치는 제 2 기판 표면에 에칭된다. 제 1 및 제 2 기판 표면은 기판의 대향하는 평면측이다. 도핑된 불순물의 제 2 층은 트렌치의 표면으로 확산되며,제 1 및 제 2 층사이의 간격은 트렌치의 깊이에 의해 일차적으로 확정된다.
특히, 본 발명의 제조기술을 사용하여, SCR 반도체 소자는 N 타입기판으로 확산되는 수많은 층의 반도체 물질을 사용함으로써 형성된다. 제 1 P+ 층은 기판의 상부면으로 확산된다. N+ 층은 제 1 P+ 층의 상부표면의 일부분으로 확산된다. 산화물 층은 제 1 P+ 층에 형성된다. 전도성 캐소드 접촉부는 N+층에 증착된다. 트렌치는 기판의 하부면에 에칭된다. 트렌치는 측면과 바닥에 의해 한정된 깊이와 표면을 가짐으로서 형성된다. 제 2 P+ 층은 트렌치의 표면으로 확산되며, 트렌치의 깊이는 일차적으로 제 1 및 제 2 P+ 층 사이의 간격을 결정한다. 솔더(solder)는 트렌치에 배치되며 애노드 단자를 형성하기 위하여 제 2 P+ 층을 접촉시킨다. 부가적으로, 솔더는 소자를 리드 프레임에 연결한다. 리드 프레임은 반도체 소자에 대한 구조적 지지를 제공하며, 리드 소자가 연결될 수 있는 접촉부를 제공한다.
-도면의 간단한 설명 -
이하 첨부된 도면을 참조로 본 발명을 상세히 설명한다.
제 1 도는 본 발명에 의해 만들어진 반도체 소자의 단면도이다.
-바람직한 실시예의 상세한 설명-
비록 언급한 실시예가 광 트리거 실리콘 제어정류기(SCR) 구조와 제조기술의 내용에 대하여 기술되지만, 본 발명이 폭넓고 다양한 다른 층으로된 반도체 소자, 즉 전계효과 트렌지스터 등과 같이 광범위한 응용을 갖고있다는 것은 당업자에게 명백하다.
일반적으로, SCR 은 4개층 즉 P-N-P-N 의 단향성 소자이며 그것은 일차적으로 쌍안정성 스위치에 사용된다. 전형적인 SCR 은 반도체 물질의 층으로 만들어진, 3개의 반도체 접합부와 3개의 단자 : 애노드, 캐소드 및 게이트를 갖고 있으며, 그들의 각각은 소자의 상응하는 층에 전도적으로 연결된다. 게이트 전류는 애노드 대 캐소드 전압 즉, 소위 "항복" 전압을 결정하는 한 요소이며, 상기 항복 전압에서 소자는 캐소드에서 애노드로 전류를 전도하기 시작한다. 광 트리거 SCR에서, 제어소자 혹은 게이트는 애노드와 래소드 사이에 위치한 빛에 민감한 층이다. 광 방사선을 비추면 빛에 민감한 층에서 광전류를 만들어낸다. 광전류의 양은 전도되기 시작하는 소자의 애노드 대 캐소드전압을 결정한다. 전도동안 애노드 대 캐소드 전압은 순방향 전압이다. 완전 전도 동안에, SCR 의 순방향 전압은 애노드와 캐소드사이의 간격의 함수이다.
제 1도는 리드 프레임(34)위에 지지되는 광 트리거되는 수직적 SCR(21)의 일부분을 나타낸다. 특별히, SCR(21)은 P+ 제어층(23)을 형성하기 위해 기판의 상부영역에 P 타입 불순물을 확산함으로서 N 타입기판(22)에 형성된다. 제어층은 층의 가장자리쪽 보다 중앙부분이 비교적 더 두껍다. N+ 캐소드층(24)은 N 타입 불순물들을 제어층(23)의 중앙부분에 확산함으로서 형성된다. 산화물 층(25)은 층(23)의 외부부분에 형성되어 있으며, 캐소드 단자(26)를 형성하기 위하여 증착된 금속층을 오픈상태로 둔 층(24)의 가장자리를 부분적으로 덮는다. 산화물 층(25)은 P+ 제어층(23)이 입사광선에 비추어질 수 있도록 광 방사선에 투과성이 있다. 광선은 만약 강도가 충분하며 SCR(21)을 트리거하는 통상적인 광 제어광선이다.
수직적 트렌치(30)는 가판(22)의 하단면에 에칭된다. 트렌치는 깊이 (거리"d"로 표시된)를 결정하고 표면을 형성하는 바닥(37)과 측면(38)을 갖고있다. P 타입 불순물은 P+ 애노드층(31)을 형성하기 위하여 트랜치(30)의 표면에서 기판(22)에 확산된다. 트렌치의 깊이를 정확하게 제어함으로서, 층(31 및 23) 사이의 간격이 정확하게 제어된다. 산화물 층(32)은 P+층(31)의 원주 가장자리를 따라서 기판(22)의 바닥면에 형성되어 있다. 4개의 N+ 영역은 SCR의 역 바이어스 동안에 표면누설을 방지하는 통상적인 채널스톱(27)을 형성한다.
SCR(21)은 리드 프레임(34)에 형성된 돌출한 받침대(33)에 지지되어 있다. 리드 프레임은 전도성 리드(표시되지 않았지만)의 연결을 위한 접촉부 영역과 반도체 소자에 대한 지지구조를 제공한다. 에칭, 스탭플 혹은 프레임(34)의 상부면에 함몰부(35)를 형성하므로서 만들어질 수 있는 받침대(33)는 SCR을 형성하는 실리콘 기판의 원주 가장자리로부터 리드 프레임(34)을 전기적으로 절연한다.
SCR(21)은 바람직하게는 솔더링 처리에 의해 프레임(34)에 지지된다. 이 처리는 프레임(34)과 P+층(31)의 노출된 부분사이에 저항접축부(ohmic contact)를 만들어낸다. 이 접촉부는 애노드 단자(36)를 제공한다.
전형적인 SCR 응용에서, 인가된 전압은 캐소드단자(26)와 애노드단자(36) 사이에 연결된다. 충분한 강도의 광 방사선이 P+ 제어층(23)을 조사하기 위하여 층(25)을 통과할 때, 광 전류가 층(23)에서 발생된다. 발생된 광-전류의 양이 SCR(21)의 항복 전압, 즉 SCR(21)이 진도되기 시작하는 인가된 전압의 값을 일차적으로 결정할 것이다. SCR 이 외부 광 펄스에 의해 트리거되고 인가된 전압이 항복전압보다 큰 순방향 바이어스를 형성할 때, SCR 은 캐소드단자(26)와애노드단자(36) 사이에 전류를 수직적으로 전도한다. SCR(21)은 순방향 바이어스를 형성하는 인가된 전압이 순방향 전압으로 알려진 레벨 아래로 떨어지거나 혹은 제거될때까지 계속적으로 전도될 것이다. 완전 전도에서 순방향 전압의 값은 층(24 및 31) 사이의 수직적 간격의 함수이다. SCR(21)의 동작특성 즉, 정상애노드 전류에서 순방향 전압은 제조동안에 적절한 층간격을 얻기 위한 공정에 좌우된다. 본 발명의 설명에 따라서, 이 수직적 간격은 애노드층이 형성되는 수직적 트렌치(30)의 에칭을 통하여 쉽게 제어할 수 있다.
공지된 바와같이, 트렌치의 깊이는 깊은 확산기술을 사용하여 만들어진 층의 확산깊이보다 더 정확하게 제어할 수 있다. 본 발명에서와 같이, 트렌치는 기판에 특정깊이로 정확히 에칭되어 P+ 애노드층이 트렌치의 표면으로 확산된다. P+ 애노드층의 깊이가 트렌치의 길이에 의해 1차적으로 제어되기 때문에, 제어층과 애노드층이 깊이 확산될 필요없이 제어층과 애노드층 사이의 간격을 제어한다. 그래서 애노드층과 제어층 사이의 간격은 정확히 제어될 수 있으며, 즉 적은 확산 깊이는 정확한 깊이 제어를 가능하게 한다. 부가적으로, 층 사이의 간격을 한정하는 트렌치를 사용함으로서 소자가 상대적으로 두꺼운 기판위에 만들어질 수 있게 한다. 최대 웨이퍼 직경은 웨이퍼 두께의 함수이기 때문에, 소자에 대하여 상대적으로 두꺼운 기판의 사용가능성은 많은 소자가 형성될 수 있는 웨이퍼의 사용을 가능하게 한다. 본 발명의 앞선 설명에서, 당업자는 요구되는 동작특성을 갖는 동작 반도체 소자를 만들기 위해 다양한 층과 트렌치의 적절한 치수를 결정할 수 있다.
명백히, 상기 언급의 관점으로 미루어보아 본 발명의 많은 변형과 변화가 가능하다. 상기 언급한 대로, 반도체 층 사이의 정확한 간격을 얻기위하여 에칭된 트렌치의 사용이 SCR, FET등과 같이 다양한 층으로 된 개별 혹은 집적회로소자에 응용될 수 있다.

Claims (18)

  1. 반도체 소자를 제조하는 방법으로서,
    제 1 및 제 2 대향하는 표면을 갖는 반도체 기판을 제공하는 단계;
    상기 반도체 기판의 상기 제 1 표면에 도핑된 불순물의 제 1 층을 형성하는 단계;
    깊이와 표면을 갖는 트렌치로서 상기 트렌치의 표면이 상기 도핑된 불순물의 제 1층에 직접 대향하는 트렌치를 상기 반도체 기판의 상기 제 2 표면에 에칭하는 단계; 및
    상기 트렌치의 깊이가 상기 제 1 및 제 2 층 사이의 간격을 결정하도록, 도핑된 불순물의 제 2 층을 상기 트렌치의 표면에 확산하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  2. 제 1 항에 있어서, 상기 형성 단계는 상기 반도체 기판에 대하여 상기 제 1 층 및 제 2 층을 반대로 도핑하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 상기 제 1 층이 상기 제 3 층과 상기 반도체 기판 사이에 놓이도록, 도핑된 불순물의 제 3 층을 상기 제 1 층에 형성하는 단계를 더 포함하며, 상기 제 1 및 제 3 층은 서로 반대로 도핑되어 있는 것을 특징으로 하는 방법.
  4. 제 3 항에 있어서, 상기 제 2 및 제 3 층 상에 저항접촉부를 증착하는 단계, 및 상기 제 2층에 증착된, 상기 저항접촉부를 리드 프레임상에 탑재하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  5. 광 트리거 실리콘 제어정류(SCR) 소자를 제조하는 방법으로서,
    상부면과 하부면을 갖는 N 타입 기판을 제공하는 단계;
    상기 기판의 상부면에 제 1 P+층을 확산하는 단계;
    상기 P+층의 상부면에 N+층을 확산하는 단계;
    상기 제 1 P+ 층의 일부분에 투과 가능한 산화물 층을 형성하는 단계;
    상기 N+층상에 캐소드집촉부를 증착하는 단계;
    깊이와 표면을 가지는 트렌치를 상기 기판의 하부면으로 에칭하는 단계;
    상기 트렌치의 깊이가 상기 제 1 및 제 2 P+ 충 사이의 간격을 한정하도록 제 2 P+층을 상기 트렌치의 표면으로 확산하는 단계; 및
    상기 제 2 P+ 층과 접촉하도록 상기 트렌치위에 애노드접촉부를 증착시키는 단계를 포함하는 것을 특징으로 하는 광 트리거 실리콘 제어정류기(SCR) 소자 제조방법.
  6. 제 5 항에 있어서, 리드 프레임에 상기 애노드 접촉부를 탑재하는 단계를 더 포함하는 것을 특징으로 하는 SCR 소자 제조방법.
  7. 반도체 소자로서,
    (a) 제 1 및 제 2 대향 표면을 가지며, 상기 제 2 표면이 리세스된 영역으로 형성되는 반도체 기판;
    (b) 상기 반도체 기판의 상기 제 1 표면에 위치하는 제어층;
    (c) 상기 제어층의 제 1 표면에 위치하며 상기 리세스 영역에 직접 대향하는 캐소드층:
    (d) 상기 캐소드층에 고정된 캐소드 접촉부;
    (e) 상기 리세스된 영역의 상기 표면에 위치한 애노드층;
    (f) 상기 애노드층과 접촉하며 상기 리세스된 영역에 위치한 애노드 접촉부로서, 상기 리세스된 영역의 깊이가 상기 애노드층과 상기 캐소드층 사이에 특정 간격을 형성함으로써 특정동작 특성의 상기 반도체 소자를 얻도록 선택되는 애노드 접촉부; 및
    (g) 상기 반도체 소자의 상기 제 1 표면에 위치하며 상기 제어층의 광학 트리거링(triggering)을 가능케하는 산화물층을 포함하는 것을 특징으로 하는 반도체 소자.
  8. 제 7 항에 있어서, 상기 캐소드층은 상기 제어층이 상기 캐소드 층과 상기 리세스 영역 사이에 직접 배치되도록 상기 제어층의 제 1 표면에 배치되는 것을 특징으로 하는 반도체 소자.
  9. 제 7 항에 있어서, 상기 반도체 소자는 실리콘 제어정류 기인 것을 특징으로 하는 반도체 소자.
  10. 제 9 항에 있어서, 상기 특정 동작특성은 순방향 전압의 선택적인 레벨인 것을 특징으로 하는 반도체 소자.
  11. 제 7 항에 있어서, 상기 반도체 기판과 상기 애노드층은 서로 반대로 도핑되는 것을 특징으로 하는 반도체 소자.
  12. 제 7 항에 있어서, 상기 제어층과 상기 반도체 기판은 서로 반대로 도핑되는 것을 특징으로 하는 반도체 소자.
  13. 제 7 항에 있어서, 상기 캐소드층과 상기 제어층은 서로 반대로 도핑되는 것은 특징으로 하는 반도체 소자.
  14. 제 7 항에 있어서, 상기 애노드 접촉부가 탑재되는 리드프레임을 더 포함하는 것을 특징으로 하는 반도체 소자.
  15. 반도체 소자를 제조하는 방법으로서,
    (a) 제 1 및 제 2 대향하는 표면을 가지며, 상기 제 2 표면이 리세스된 영역으로 형성되는 반도체 기판을 제공하는 단계;
    (b) 상기 반도체 기판의 상기 제 2 표면의 상기 리세스된 영역에 직접 대향하여 상기 반도체 기판의 제 1 표면에 캐소드층를 형성하는 단계;
    (c) 상기 캐소드층에 캐소드접촉부를 고정하는 단계;
    (d) 상기 리세스된 영역의 상기 표면에 애노드층을 형성하는 단계; 및
    (e) 상기 애노드층과 접촉하여 상기 리세스된 영역에 애노드 접촉부를 배치하는 단계로서, 상기 리세스된 영역의 깊이가 상기 애노드층과 캐소드층 사이에 특정간격을 형성함으로써 상기 반도체 소자의 특정동작 특성을 얻도록 선택되는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  16. 제 15 항에 있어서, 상기 반도체 기판의 제 1 표면에 제어 층을 형성하는 단계로서, 캐소드층이 상기 제어층의 제 1 표면에 위치하도록 제어층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  17. 제 16 항에 있어서, 상기 반도체 소자는 실리콘 제어정류기인 것을 특징으로 하는 방법.
  18. 제 17 항에 있어서, 상기 특정 동작특성은 순방향전압의 선택적인 레벨인 것을 특징으로 하는 방법.
KR1019950704209A 1993-03-31 1994-03-31 고전압수직트렌치반도체소자 KR100329672B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US4083093A 1993-03-31 1993-03-31
US08/040,830 1993-03-31
US08/040830 1993-03-31
PCT/US1994/003556 WO1994023455A1 (en) 1993-03-31 1994-03-31 High-voltage, vertical-trench semiconductor device

Publications (2)

Publication Number Publication Date
KR960702680A KR960702680A (ko) 1996-04-27
KR100329672B1 true KR100329672B1 (ko) 2002-08-13

Family

ID=21913209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950704209A KR100329672B1 (ko) 1993-03-31 1994-03-31 고전압수직트렌치반도체소자

Country Status (5)

Country Link
US (2) US5445974A (ko)
EP (1) EP0692145A1 (ko)
JP (1) JP3718223B2 (ko)
KR (1) KR100329672B1 (ko)
WO (1) WO1994023455A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2784801B1 (fr) 1998-10-19 2000-12-22 St Microelectronics Sa Composant de puissance portant des interconnexions
DE102005035346A1 (de) * 2004-08-19 2006-03-09 Atmel Germany Gmbh Verlustleistungsoptimierter Hochfrequenz-Koppelkondensator und Gleichrichterschaltung
US8074622B2 (en) 2005-01-25 2011-12-13 Borgwarner, Inc. Control and interconnection system for an apparatus
JP4629490B2 (ja) 2005-05-09 2011-02-09 三菱電機株式会社 誘電体分離型半導体装置
US7582917B2 (en) 2006-03-10 2009-09-01 Bae Systems Information And Electronic Systems Integration Inc. Monolithically integrated light-activated thyristor and method
US7446424B2 (en) * 2006-07-19 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package
CN104380470B (zh) * 2012-05-18 2018-01-02 富士电机株式会社 半导体装置
EP2851946A1 (en) * 2013-09-19 2015-03-25 Nxp B.V. Surge protection device
US20200335826A1 (en) * 2019-04-18 2020-10-22 International Business Machines Corporation Lithium energy storage

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0082419A2 (de) * 1981-12-23 1983-06-29 Siemens Aktiengesellschaft Halbleiterbauelement mit hoher Stossstrombelastbarkeit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL252855A (ko) * 1959-06-23
US3370209A (en) * 1964-08-31 1968-02-20 Gen Electric Power bulk breakdown semiconductor devices
US3808673A (en) * 1971-03-17 1974-05-07 Monsanto Co Opto-isolator devices and method for the fabrication thereof
DE2237086C3 (de) * 1972-07-28 1979-01-18 Semikron Gesellschaft Fuer Gleichrichterbau Und Elektronik Mbh, 8500 Nuernberg Steuerbares Halbleitergleichrichterbauelement
US4051507A (en) * 1974-11-18 1977-09-27 Raytheon Company Semiconductor structures
DE2610942C2 (de) * 1976-03-16 1983-04-28 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen eines Halbleiterbauelements mit in einem Halbleiterkörper monolithisch integrierten Halbleiterelementeinheiten
JPS56150863A (en) * 1980-04-21 1981-11-21 Nec Corp Bidirectional photothyristor
JPH0682859B2 (ja) * 1984-08-28 1994-10-19 財団法人半導体研究振興会 静電誘導型半導体光検出器
EP0262485A1 (de) * 1986-10-01 1988-04-06 BBC Brown Boveri AG Halbleiterbauelement mit einer Ätzgrube
US5344794A (en) * 1993-03-31 1994-09-06 Siemens Components, Inc. Method of making a semiconductor chip

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0082419A2 (de) * 1981-12-23 1983-06-29 Siemens Aktiengesellschaft Halbleiterbauelement mit hoher Stossstrombelastbarkeit

Also Published As

Publication number Publication date
US5793063A (en) 1998-08-11
KR960702680A (ko) 1996-04-27
EP0692145A1 (en) 1996-01-17
JP3718223B2 (ja) 2005-11-24
US5445974A (en) 1995-08-29
WO1994023455A1 (en) 1994-10-13
JPH08511655A (ja) 1996-12-03

Similar Documents

Publication Publication Date Title
US5156981A (en) Method of making a semiconductor device of a high withstand voltage
EP0232510B1 (en) Semiconductor device having a plane junction with autopassivating termination
KR100329672B1 (ko) 고전압수직트렌치반도체소자
US3970843A (en) Photosensitive junction devices having controllable sensitivity
US4649409A (en) Photoelectric transducer element
KR100326487B1 (ko) 반도체칩을지지하기위한받침대리드프레임
US5223442A (en) Method of making a semiconductor device of a high withstand voltage
US5468660A (en) Process for manufacturing an integrated bipolar power device and a fast diode
US4942446A (en) Semiconductor device for switching, and the manufacturing method therefor
US4224631A (en) Semiconductor voltage reference device
US3210622A (en) Photo-transistor
JPH07249737A (ja) プレーナ型半導体装置およびその製造方法
JP2514095B2 (ja) フォトトライアック
JPH07120788B2 (ja) プレ−ナ型半導体装置
KR100283808B1 (ko) 양면으로 차단되는 파워 반도체의 제조 방법
US7126167B2 (en) Monolithically integrated resistive structure with power IGBT (insulated gate bipolar transistor) devices
US5624852A (en) Manufacturing process for obtaining integrated structure bipolar transistors with controlled storage time
JP3226528B2 (ja) 半導体装置及びその製造方法
JPS60218878A (ja) 半導体集積回路
JP2521745Y2 (ja) フォトサイリスタ
JP3101015B2 (ja) 受光素子及び受光素子の製造方法
JPH0142506B2 (ko)
JPH07118533B2 (ja) 半導体素子
KR20010034251A (ko) 반도체 장치의 제조 방법
KR19990069584A (ko) 플레이너형 트라이악 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060302

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee