KR100329314B1 - 정온도계수 서미스터와 배리스터 복합소자 및 그 제조 방법 - Google Patents

Abstract

본 발명은 PTC 서미스터 소자와 배리스터 소자를 단일 칩으로 제조하는 것에 관한 것으로, 배리스터와 PTC 서미스터 소자를 각각 얇은 성형 시트로 제조하고 각 시트를 동시에 적층하고 소성하여 일체화함으로 원하는 전기적 특성을 구현하는 경박 단소화된 소형의 복합소자 및 이를 제조하는 방법에 관한 것이다.

특히 PTC 서미스터 소자와 배리스터 소자를 동시에 적층, 소성하여 복합 소자를 제조함으로, 제조 공정을 단순화하고 공정 단가를 절감하는 적층형 복합 소자 및 이를 제조하는 제조 방법에 관한 것이다.

Description

정온도계수 서미스터와 배리스터 복합소자 및 그 제조 방법{Complex device of PTC thermistor-varistor and fabricating method therefor}

본원 발명은 중요 전자부품 및 소형 모터 등의 과열 및 과전류로부터 보호함과 동시에 과전압 및 서지(surge)전압으로부터 보호하기 위해 PTC 서미스터 소자와 배리스터 소자를 결합하여 단일 칩으로 구현한 PTC 서미스터-배리스터 결합 칩의 제조 및 그 제조 방법에 관한 것으로, 각각 배리스터와 PTC 서미스터 소자의 특정 조성물을 이용한 적층형 복합 소자의 제조 및 이의 제조 방법에 관한 것이다. 특히 각 소자를 동일 재료계로 제조함으로 동시에 적층하고 소성함으로 그 제조 공정을 단순화함을 그 특징으로 한다.

일반적으로 배리스터 소자와 PTC 서미스터 소자를 도1과 같이 적절히 결합하면 과전압은 물론 과전류나 쇼트(short) 전류로부터 전자 부품이나 회로를 효율적으로 보호할 수 있다. 즉, 도1과 같이 배리스터 소자(11)와 PTC 서미스터 소자(12)를 결합하여 단일칩(13)으로 제조하면 과전압의 경우 병렬로 연결된 배리스터 소자와 직렬로 연결된 PTC 서미스터 소자에 걸리게 되나 배리스터 소자가 과전압을 흡수하게 되어 후단의 부품이나 회로는 보호되고, 과전류의 경우 직렬로 연결된 PTC 서미스터 소자로 흘러 들어오게 되어 PTC 서미스터 소자가 자체 발열하여 고저항이 되어 과전류를 차단하므로 후단의 부품이나 회로가 보호된다.

이러한 복합 소자의 제조시 PTC 서미스터는 대표적 세라믹 유전체로 알려진 BaTiO3(티탄산 바륨)에 미량의 도너(donor, Y, Nb등)를 첨가하여 상온과 큐리 온도(상전이 온도, 약 120℃) 사이에서는 수 오옴에서 수백 오옴의 낮은 저항을 나타내지만 큐리 온도 이상에서는 수백 킬로 오옴 이상의 고저항을 나타내는 정온도 계수 성질을 갖는 PTC 서미스터를 사용하며, 배리스터로는 전압 증가 시에 저항이 급격히 감소하는 ZnO 계 물질을 일반적으로 사용한다.

이처럼 배리스터와 PTC 서미스터 소자를 결합형 단일 칩으로 구성할 경우 보호하고자 하는 전자부품이나 회로를 과전압 및 과전류로부터 보호하고 개별 소자의 단점도 보완할 수 있으나, 상기의 물질로 제조된 배리스터와 PTC 서미스터를 복합소자로 제조하기 위해서는 각 소자를 특정 조건에서 제조하여 일체화하여야 함으로 그 제조 공정이 복잡해지는 문제점이 있다.

또한 이러한 복합 소자를 실제 응용할 경우에는 제조가 어렵고, 단순한 소자의 결합에 의하면 그 소자의 크기가 증가되는 문제점이 있다.

상술한 바와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 배리스터와 PTC 서미스터 소자를 각각 동일 재료계(ABO3계)의 얇은 시트를 이용하여 동시에 적층하고, 적층된 소자를 동시에 소성하여 일체화함으로 원하는 전기적 특성을 구현하는 경박 단소화된 소형의 복합소자를 제조하는 데 있다. 또한 이러한 복합소자를 제조하기 위한 제조 방법을 제공하는 데 본 발명의 목적이 있다.

즉, 세라믹 유전체로 알려진 BaTiO3(티탄산 바륨)에 미량의 도너(donor, Y, Nb등)를 첨가한 PTC 서미스터 시트와 BaTiO3에 일정 조성의 Sr을 치환하여 도 2와 같이 저항이 급격히 증가하는 PTC 점프(PTC jump, Curie point)가 시작되는 온도가 상온 이하로 떨어지며 이때 PTC 소자에 인가되는 전압을 증가시키면 저항이 급격히 감소하는 배리스터 특성을 가지게 되는 Ba(Sr)TiO3계 배리스터 시트를 동시에 적층하고 소성함으로 제조 공정이 단순화되고 안정된 전기적 특성을 가지는 소형의 복합소자를 제조하는 데 본 발명의 목적이 있다.

도 1 PTC 서미스터와 배리스터의 결합 회로도

도 2 조성 변화에 따른 PTC 특성 변화도

도 3 니켈 무전해 도금 전극을 이용한 3단자형 복합 소자의 제조도

도 4 니켈 무전해 도금 전극을 이용한 4단자형 복합 소자의 제조도

도 5 직접 인쇄 내부 전극을 이용한 복합 소자의 제조도

상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 복합소자는 배리스터와 PTC 서미스터 각 소자 특성에 맞추어 제조된 일정 조성의 슬러리를 닥터 블레이드법등을 이용하여 얇은 시트(sheet)로 만들어 동시에 적층하며, 각 층이 적층된 적층물을 동시에 소성하여 단일 소체로 일체화하며, 적층되는 시트 사이에는 원하는 형태로 내부 전극을 형성하여 적층물을 제조한 후, 원하는 형태로터미네이션(termination)을 형성하여 제조한다.

본 발명에 따른 복합소자의 제조에 관한 실시예를 하기에서 보다 상세하게 살펴본다.

본 발명에 따른 복합소자의 제1실시예는 각 소자의 내부 전극으로 니켈(Ni) 무전해 도금을 이용하는 복합 소자이다.

상기와 같은 복합소자의 제조과정을 도면을 참조하여 하기에서 보다 상세하게 살펴보되, 복합 소자중 표면실장(SMD)형의 복합 소자를 제조하는 과정을 살펴본다. 도 3는 적층형 복합 소자의 전극 형성 및 시트 적층 형태를 나타낸다.

PTC 서미스터 시트용 분말은 공업용으로 시판하고 있는 BaTiO3 원료 분말에 반도체화 도너(donor)인 Y2O3, PTC 점프(jump) 특성을 향상시키기 위한 MnO2 등을 소량 첨가한 후, 적정량의 분말과 물을 넣은 용기를 약 24시간의 밀링(milling)을 통해 혼합을 시킨다. 밀링 후 슬러리 상태의 혼합분말은 120℃를 유지하는 건조기에서 완전 건조 후 약 1150℃에서 약 2시간 정도 하소과정을 통해 PTC 서미스터 분말을 합성한다. 다음 PTC 서미스터 시트 제조를 위해, 성형을 용이하게 하기 위한 첨가제로 PVB계 바인더(binder)를 원료 분말 대비 약 8wt% 정도 칙량한후 toluene/alcohol계 솔벤트(solvent)에 용해시켜 투입한 후 소형 볼 밀(ball mill)로 약 24시간 동안 밀링(milling) 및 혼합하여 PTC 서미스터용 슬러리(slurry)를 제조하고, 이러한 슬러리를 닥터 블레이드(Doctor blade)등의 방법으로 PTC 서미스터 성형 시트(301, Green sheet)로 제조한다.

배리스터 시트는 공업용으로 시판하고 있는 BaTiO3 원료 분말에 Sr이 25mol%이상 Ba-자리(site)에 Sr이 치환되도록 SrCO3 등의 원료를 첨가하고 상기의 PTC 서미스터 시트 제조와 동일한 방법으로 배리스터 성형 시트(306)를 제조한다.

제조된 시트 위의 일부 영역에 내부 전극 충진 물질로 가연성 유기물질을 도 3과 같은 형태로 스크린 프린팅 방법으로 인쇄한다. 배리스터와 PTC 서미스터가 한 전극을 공통으로 사용하는 3 단자형의 경우, PTC 서미스터 시트위의 일정 영역에 좌우 양끝단으로 전극이 연결될 수 있도록 한쌍의 가연성 유기 물질 패턴(302,303)을 교대로 인쇄하며, 배리스터의 시트 위의 일정 영역에는 좌우측 중 한쪽 끝단(307)과 시트의 중앙(308)으로 전극이 연결될 수 있는 형태로 한쌍의 가연성 유기 물질 패턴을 교대로 인쇄한다. 각 시트 위에 가연성 유기 물질이 인쇄되지 않은 영역에는 지주 역할을 위해 세라믹 페이스트를 이용하여 PTC 서미스터 시트와 배리스터 시트 위에 도3과 같은 패턴으로 가장자리(304, 309)와 중앙 영역(305, 310)에 인쇄한다.

이때 세라믹 페이스트는 서미스터와 배리스터 성형 시트와 동일한 물질의 페이스트를 이용하며, PTC 서미스터의 경우 BaTiO3계 세라믹 페이스트를 배리스터의 경우 Ba(Sr)TiO3계 세라믹 페이스트를 이용한다. 페이스트 제조방법은 BaTiO3계 또는 Ba(Sr)TiO3계의 하소분말(45∼90wt%)을 각각 유기바인더인 ethyl-cellulose(3∼7wt%)와 용제인 terpineol(5∼48wt%)로 이루어진 유기혼합물에 함께 넣어 3 롤 밀러(three-roll mill)를 이용하여 혼합하여 세라믹 페이스트를 제조한다.

상기와 같이 PTC 서미스터 시트와 배리스터 시트 위에 가연성 유기물질이 인쇄된 시트를 소자별로 적어도 2층 이상 적층한 후, 적층된 각 층이 밀착되도록 압착한 후 원하는 크기로 절단한다.

상기와 같이 일정 크기로 절단된 적층물내의 각종 바인더 성분 및 가연성의 내부 전극 충진 물질이 모두 제거 되도록 적당한 온도에서 가열하여 베이크 아웃(bake-out)시킨 후, 세라믹 서미스터 성형 시트를 소성하여 내부 전극층이 형성될 빈 공간(311)을 형성한다. 바람직하게는 적층물을 500℃에서 5시간 정도 가열하여 가연성 물질을 모두 제거한 후 온도를 상승시켜 약 1200 ~ 1350℃에서 1시간에서 6시간 정도 소성한다. 이때 지주역할을 위해 같이 인쇄된 세라믹 페이스트층은 소성동안 적층된 PTC 서미스터 성형 시트 및 배리스터 성형 시트가 밑으로 처지는 현상을 방지한다.

상기와 같이 내부 전극층이 주입될 빈 공간을 형성한 적층물에 니켈 무전해 도금법을 이용하여 빈 공간(311)에 니켈 전극층을 형성시킨 후, 적층물의 표면에 도금된 불필요한 니켈층을 표면 연마를 통해 제거한다. 또한 불필요한 영역에 니켈의 도금을 막기 위해 도금 전에 도금 방지막을 코팅하기도 하며, 도금된 불필요한 니켈층위에 절연물질을 도포하여 원하는 영역에만 니켈 전극층을 도금하기도 한다.

상기와 같이 내부전극을 형성하고 표면을 연마한 적층물(312)의 양쪽 끝단을 은 페이스트(Ag paste)가 도포된 베드(bed) 위에 디핑(dipping)하여 아령 모양으로 외부 전극 터미네이션(313, termination)을 형성하고, 가운데 외부 전극(314)은 롤러(Roller) 형태의 고무 벨트에 은 페이스트를 묻혀 디핑(dipping)한 후, 적당한 온도에서 소성하여 도 3와 같이 표면 실장형의 3단자형 적층형 복합 소자를 제조한다. 또한 공통단자(Common)의 구분을 위해 도3과 같이 표시(315, Marking) 한다.

상기와 같이 제조되는 3단자형 외에 배리스터 위에 인쇄되는 내부 전극 충진용 유기 물질의 인쇄 형태를 변화시켜 PTC 소자와 배리스터 소자가 각각 개별 전극을 사용하는 4단자형 복합 소자를 제조할 수 있다.

즉, 배리스터 성형 시트 위에 내부 전극 충진용 유기 물질을 인쇄할 때 도 4와 같이 시트의 중앙 영역에 시트의 앞뒤로 전극(41, 42)이 연결될 수 있는 형태로 한 쌍의 내부 전극 충진용 유기 물질을 교대로 인쇄한다. 그외의 제조 단계는 상기의 3단자형 복합 소자의 제조 방법과 동일하며, 내부전극을 형성하고 표면을 연마한 적층물을 완성한 후 적층물(43)의 양쪽 끝단을 은 페이스트(Ag paste)가 도포된 베드(bed) 위에 디핑하여 아령 모양으로 외부 전극 터미네이션(44, termination)을 형성하고, 가운데 영역 앞뒤의 외부 전극(45)은 롤러(Roller) 형태의 고무 벨트에 은 페이스트를 묻혀 디핑(dipping)한 후, 적당한 온도에서 소성하여 도 3(b)와 같이 표면 실장형의 4단자형 적층형 복합 소자를 제조한다.

적층형 복합 소자의 다른 실시 예는 PTC 소자와 배리스터 소자 및 내부 전극을 동시에 소성함으로 제조하는 복합 소자이다.

상기 실시예1과 동일한 방법으로 PTC 서미스터와 배리스터의 성형 시트를 제조한다.

상기와 같이 제조된 시트 위에 니켈-페이스트(Ni-paste)를 이용하여 직접 내부 전극을 도 5와 같은 형태로 스크린 프린팅 방법으로 인쇄한다. 배리스터와 PTC 서미스터가 한 전극을 공통으로 사용하는 3 단자형의 경우, PTC 서미스터 시트(501)위에 좌우 양끝단으로 전극이 연결될 수 있도록 한쌍의 내부 전극패턴(502, 503)을 교대로 인쇄하며, 배리스터의 시트(504)위에는 좌우측 중 한쪽 끝단(505)과 시트의 중앙(506)으로 전극이 연결될 수 있는 형태로 한쌍의 내부 전극 패턴을 교대로 인쇄한다.

상기와 같이 PTC 서미스터 시트와 배리스터 시트 위에 내부 전극층이 인쇄된 시트를 소자별로 적어도 2층 이상 적층한 후, 적층된 각 층이 밀착되도록 압착한 후 원하는 크기로 절단한다.

상기와 같이 일정 크기로 절단된 적층물을 환원 분위기 소성 후 산소 분위기에서 재산화 처리함으로 적층된 성형 시트와 전극을 동시에 소성한다. 바람직하게는 적층물을 500℃에서 5시간 정도 가열하여 가연성 물질을 모두 제거한 후, 온도를 상승시켜 약 1200 ~ 1350℃에서 질소와 수소를 이용하여 환원 분위기(산소분압 10-6bar 이하)를 유지시키면서 1시간에서 6시간 정도 소성한다. 소결 후 냉각시에 1000∼1200℃에서 산소분위기에서 1∼3시간 정도 유지를 시켜주어 재산화 처리를 한 후 자연냉각을 시킨다.

상기와 같이 내부전극(507)을 형성한 적층물(508)의 양쪽 끝단을 은 페이스트(Ag paste)가 도포된 베드(bed) 위에 디핑(dipping)하여 아령 모양으로 외부 전극 터미네이션(509, termination)을 형성하고, 가운데 외부 전극(510)은 롤러(Roller) 형태의 고무 벨트에 은 페이스트를 묻혀 디핑(dipping)한 후, 적당한 온도에서 소성하여 도 3와 같이 표면 실장형의 3단자형 적층형 복합 소자를 제조한다. 또한 공통단자(Common)의 구분을 위해 도 5와 같이 표시(511, Marking) 한다.

상기와 같이 제조되는 3단자형 외에 배리스터 위에 인쇄되는 내부 전극의 형태를 변화시켜 PTC 소자와 배리스터 소자가 각각 개별 전극을 사용하는 4단자형 복합 소자를 제조할 수 있다.

즉, 배리스터 성형 시트 위에 내부 전극 물질을 인쇄할 때 시트의 중앙 영역에 시트의 앞뒤로 전극이 연결될 수 있는 형태로 한쌍의 내부 전극을 교대로 인쇄한다. 그외의 제조 단계는 상기의 3단자형 복합 소자의 제조 방법과 동일하며, 내부전극을 형성하고 동시 소성된 적층물을 완성한 후 적층물의 양쪽 끝단을 은 페이스트(Ag paste)가 도포된 베드(bed) 위에 디핑하여 아령 모양으로 외부 전극 터미네이션(termination)을 형성하고, 가운데 영역 앞뒤의 외부 전극은 롤러(Roller) 형태의 고무 벨트에 은 페이스트를 묻혀 디핑(dipping)한 후, 적당한 온도에서 소성하여 표면 실장형의 4단자형 적층형 복합 소자를 제조한다.

한편, 상기한 바와 같이 적층형 PTC 소자와 적층형 배리스터 소자를 동시에 적층하고 소성하여 단일 칩으로 제조하는 기술은 상기의 복합 소자 외에 여러 가지 소자를 접합하여 제조하는 복합 전자 부품용 소자의 제조에 다양하게 응용될 수 있다.

상술한 바와 같은 본 발명에 따른 적층형 PTC 소자와 적층형 배리스터 소자가 단일화된 복합 소자는 각 소자의 소체와 내부 전극이 전기적 장벽이 없는 오옴 접촉을 이루므로 상온 저항을 낮추는 효과가 있고, 또한 개별 소자를 동시에 적층하고 소성하여 제조함으로 제조 공정을 단순화하는 효과가 있다.

따라서 상술한 본 발명과 같이 PTC 서미스터 소체와 배리스터 소체를 동시적층하고 소성하여 단일 칩의 복합 소자를 제조함으로 공정 단순화에 의한 공정 단가의 절감과 함께 원하는 전기적 특성을 구현하는 경박 단소화된 소형의 복합소자를 제조할 수 있게 되는 효과가 있다.

Claims (7)

1. 정온도 계수 특성을 가지고 복수개의 서미스터 층과 복수개의 내부 전극으로 형성된 적층형 PTC 서미스터와, 복수개의 배리스터 층과 복수개의 내부 전극으로 형성된 적층형 배리스터가 단일칩으로 제조된 복합 소자에 있어서,

   상기 적층형 PTC 서미스터와 적층형 배리스터의 내부전극과 연결되며 소자의 끝단부에 형성되는 복수의 외부 전극,

   상기 적층형 PTC 서미스터 층과 적층형 배리스터 층이 동일 재료계의 물질로 제조되어 동시에 적층되고 소성되어 구성되는 것을 특징으로 하는 적층형 복합 소자.
2. 제 1 항에 있어서, 상기 PTC 서미스터는 BaTiO3계 물질이며 배리스터는 Ba(Sr)TiO3계 물질로 구성된 것을 특징으로 하는 적층형 복합 소자.
3. 정온도 계수 특성을 가지고 복수개의 서미스터 층과 복수개의 내부 전극으로 형성된 적층형 PTC 서미스터와, 복수개의 배리스터 층과 복수개의 내부 전극으로 형성된 적층형 배리스터가 단일칩으로 제조된 복합 소자에 있어서,

   상기 적층형 PTC 서미스터와 적층형 배리스터의 내부전극과 연결되며 소자의 끝단부에 형성되는 복수의 외부 전극,

   상기 적층형 PTC 서미스터 층과 적층형 배리스터 층이 동일 재료계의 물질로 제조되며 각 소자층과 내부 전극이 동시에 적층되고 소성되어 구성되는 것을 특징으로 하는 적층형 복합 소자.
4. 제 3 항에 있어서, 상기 PTC 서미스터는 BaTiO3계 물질이며 배리스터는 Ba(Sr)TiO3계 물질로 구성된 것을 특징으로 하는 적층형 복합 소자.
5. 제 3 항 내지 제 4 항 중 한 항에 있어서, 상기 적층형 복합 소자는 내부 전극이 형성된 적층물의 소성을 환원분위기에서 소성하고 재산화하여 적층 소자층과 내부 전극을 동시 소성하여 제조하는 것을 특징으로 하는 적층형 복합 소자.
6. 삭제
7. 삭제