KR100327425B1 - Method for fabricating capacitor of semiconductor device - Google Patents
Method for fabricating capacitor of semiconductor device Download PDFInfo
- Publication number
- KR100327425B1 KR100327425B1 KR1019990017858A KR19990017858A KR100327425B1 KR 100327425 B1 KR100327425 B1 KR 100327425B1 KR 1019990017858 A KR1019990017858 A KR 1019990017858A KR 19990017858 A KR19990017858 A KR 19990017858A KR 100327425 B1 KR100327425 B1 KR 100327425B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- capacitor
- coating layer
- lower electrode
- photoresist pattern
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 43
- 239000006117 anti-reflective coating Substances 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 19
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229920000642 polymer Polymers 0.000 claims abstract description 10
- 238000004140 cleaning Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 3
- 238000000059 patterning Methods 0.000 claims abstract description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 238000005406 washing Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 20
- 238000001459 lithography Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
커패시터 하부전극에 브리지(Bridge) 불량이 발생하는 것을 억제시키기에 알맞은 반도체소자의 커패시터 제조방법을 제공하기 위한 것으로써, 반도체기판에 콘택홀을 갖는 층간절연막을 형성하는 공정, 상기 콘택홀을 포함한 층간절연막 상부에 비정질실리콘층을 형성하는 공정, 상기 비정질실리콘층상에 바텀 반사방지 코팅층을 도포하는 공정, 상기 콘택홀 상측의 상기 바텀 반사방지 코팅층의 소정상부에 감광막 패턴을 형성하는 공정, 상기 감광막 패턴을 마스크로 상기 바텀 반사방지 코팅층을 식각함과 동시에 상기 감광막 패턴 및 상기 바텀 반사방지 코팅층의 양측면에 폴리머를 형성하는 공정, 상기 감광막 패턴과 식각된 바텀 반사방지 코팅층을 마스크로 상기 비정질실리콘층을 패터닝하여 커패시터 하부전극을 형성하는 공정, 상기 감광막 패턴을 제거하는 공정, 상기 커패시터 하부전극의 상측 모서리 부분에만 상기 폴리머가 남도록 세정 공정을 실시하는 공정, 상기 커패시터 하부전극의 표면에 HSG를 형성하는 공정, 상기 커패시터 하부전극상에 커패시터 유전체막을 형성하는 공정, 상기 커패시터 유전체막상에 커패시터 상부전극을 형성하는 공정을 통하여 진행됨을 특징으로 한다.A method of manufacturing a capacitor of a semiconductor device suitable for suppressing the occurrence of a bridge failure in a capacitor lower electrode, the step of forming an interlayer insulating film having a contact hole on a semiconductor substrate, the interlayer including the contact hole Forming an amorphous silicon layer on the insulating film, applying a bottom antireflective coating layer on the amorphous silicon layer, forming a photoresist pattern on a predetermined upper portion of the bottom antireflective coating layer above the contact hole, and forming the photoresist pattern. Etching the bottom anti-reflective coating layer with a mask and simultaneously forming polymers on both sides of the photoresist pattern and the bottom anti-reflective coating layer; patterning the amorphous silicon layer with the bottom anti-reflective coating layer etched with the photoresist pattern Forming a capacitor lower electrode, the photosensitive film Removing a turn, performing a cleaning process so that the polymer remains only at an upper edge of the capacitor lower electrode, forming an HSG on the surface of the capacitor lower electrode, and forming a capacitor dielectric film on the capacitor lower electrode. The process may be performed through a process of forming a capacitor upper electrode on the capacitor dielectric layer.
Description
본 발명은 반도체소자에 대한 것으로, 특히 하부전극에 브리지 현상이 나타나지 않는 HSG로 구성된 하부전극을 형성하기에 알맞는 반도체소자의 커패시터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of manufacturing a capacitor of a semiconductor device suitable for forming a lower electrode composed of HSG, which does not exhibit bridge phenomenon.
디램의 집적화에 따라서 커패시터의 정전용량의 대용량화가 요구되어 커패시터의 하부전극을 비정질실리콘막의 표면에 HSG를 형성시키는 방법을 사용하여 형성시키고 있다.In accordance with the integration of the DRAM, the capacitance of the capacitor is required to be increased, and thus the lower electrode of the capacitor is formed using a method of forming HSG on the surface of the amorphous silicon film.
이하, 첨부 도면을 참조하여 종래 반도체소자의 커패시터 제조방법에 대하여 설명하면 다음과 같다.Hereinafter, a capacitor manufacturing method of a conventional semiconductor device will be described with reference to the accompanying drawings.
도 1a 내지 도 1d는 종래 제 1 방법에 따른 반도체소자의 커패시터 제조방법을 나타낸 공정단면도이고, 도 2a 내지 도 2d는 종래 제 2 방법에 따른 반도체소자의 커패시터 제조방법을 나타낸 공정단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to a first method, and FIGS. 2A to 2D are cross-sectional views illustrating a capacitor manufacturing method of a semiconductor device according to a second method.
반도체소자의 커패시터를 제조함에 있어서, 종래 제 1 방법은 커패시터의 하부전극을 산화막을 마스크로 이용한 것이고, 제 2 방법은 감광막을 마스크로 이용한 것이다.In manufacturing a capacitor of a semiconductor device, a conventional first method uses an oxide film as a mask and a second method uses a photosensitive film as a mask.
먼저, 종래 제 1 방법에 따른 반도체소자의 커패시터 제조방법은 도 1a에 도시한 바와 같이 반도체기판(1)에 층간절연막(2)을 증착하고, 반도체기판(1)의 일영역이 드러나도록 층간절연막(2)을 식각해서 콘택홀을 형성한다.First, in the method of manufacturing a capacitor of a semiconductor device according to the first method, the interlayer insulating film 2 is deposited on the semiconductor substrate 1 as shown in FIG. 1A, and the interlayer insulating film is exposed so that one region of the semiconductor substrate 1 is exposed. (2) is etched to form contact holes.
이후에 상기 콘택홀을 포함한 상기 층간절연막(2)상에 비정질실리콘막(3)과 산화막(4)을 차례로 증착한다.Thereafter, an amorphous silicon film 3 and an oxide film 4 are sequentially deposited on the interlayer insulating film 2 including the contact hole.
다음에 도 1b에 도시한 바와 같이 상기 산화막(4) 상에 감광막(5)을 도포한 후에 상기 콘택홀이 형성된 상측에만 남도록 리소그래피(Lithography) 공정으로 상기 감광막(5)을 선택적으로 패터닝한다.Next, as shown in FIG. 1B, after the photoresist film 5 is applied onto the oxide film 4, the photoresist film 5 is selectively patterned by a lithography process so that only the upper side of the contact hole is formed.
그리고 도 1c에 도시한 바와 같이 상기 패터닝된 감광막(5)을 마스크로 산화막(4)을 식각하고, 이후에 감광막(5)을 제거하고 세정한다. 그리고 상기 식각된 산화막(4)을 마스크로 비정질실리콘층(3)을 제거하여서 커패시터 하부전극(3a)을 형성하고, 이후에 세정공정을 실시한다.As illustrated in FIG. 1C, the oxide film 4 is etched using the patterned photosensitive film 5 as a mask, and then the photosensitive film 5 is removed and cleaned. The amorphous silicon layer 3 is removed using the etched oxide film 4 as a mask to form the capacitor lower electrode 3a, and then a cleaning process is performed.
다음에 도 1d에 도시한 바와 같이 상기 산화막(4)을 습식각하여 제거한다. 이후에 커패시터 하부전극(3a)의 전표면에 HSG(Hemi Spherical Grain)를 성장시킨다. 이때 이웃하는 커패시터 하부전극(3a)의 상부 모서리에 형성된 HSG가 서로 연결되어서 HSG 브리지(Bridge)가 형성되는 문제가 발생된다.Next, as shown in FIG. 1D, the oxide film 4 is wet-removed and removed. Thereafter, HSG (Hemi Spherical Grain) is grown on the entire surface of the capacitor lower electrode 3a. In this case, the HSG formed at the upper edges of the neighboring capacitor lower electrodes 3a is connected to each other, thereby causing a problem of forming an HSG bridge.
이후에 커패시터 하부전극(3a)표면에 유전체막(6)을 형성하고, 유전체막(6)의 표면에 커패시터 상부전극(7)을 형성한다.After that, the dielectric film 6 is formed on the surface of the capacitor lower electrode 3a, and the capacitor upper electrode 7 is formed on the surface of the dielectric film 6.
다음에 종래 제 2 방법에 따른 반도체소자의 커패시터 제조방법은 도 2a에 도시한 바와 같이 반도체기판(1)에 층간절연막(2)을 증착하고, 반도체기판(1)의 일영역이 드러나도록 층간절연막(2)을 식각해서 콘택홀을 형성한다.Next, in the method of manufacturing a capacitor of a semiconductor device according to the second method, as shown in FIG. 2A, the interlayer insulating film 2 is deposited on the semiconductor substrate 1, and the interlayer insulating film is exposed so that one region of the semiconductor substrate 1 is exposed. (2) is etched to form contact holes.
이후에 상기 콘택홀을 포함한 상기 층간절연막(2)상에 비정질실리콘막(3)을 증착한다.Thereafter, an amorphous silicon film 3 is deposited on the interlayer insulating film 2 including the contact hole.
다음에 도 2b에 도시한 바와 같이 상기 비정질실리콘막(3)상에 감광막(5)을 도포한 후에 상기 콘택홀이 형성된 상측에만 남도록 리소그래피(Lithography) 공정으로 상기 감광막(5)을 선택적으로 패터닝한다.Next, as shown in FIG. 2B, after the photoresist film 5 is applied onto the amorphous silicon film 3, the photoresist film 5 is selectively patterned by a lithography process so that only the upper side of the contact hole is formed. .
그리고 도 2c에 도시한 바와 같이 상기 패터닝된 감광막(5)을 마스크로 비정질실리콘층(3)을 이방성 식각하여 커패시터 하부전극(3a)을 형성하고, 이후에 감광막(5)을 제거하고 세정한다.As shown in FIG. 2C, the amorphous silicon layer 3 is anisotropically etched using the patterned photosensitive film 5 as a mask to form the capacitor lower electrode 3a, and then the photosensitive film 5 is removed and cleaned.
다음에 도 2d에 도시한 바와 같이 커패시터 하부전극(3a)의 전표면에 HSG(Hemi Spherical Grain)를 성장시킨다. 이때 이웃하는 커패시터 하부전극(3a)의 상부 모서리에 형성된 HSG가 서로 연결되어서 HSG 브리지(Bridge)가 형성되는 문제가 발생된다.Next, as shown in FIG. 2D, HSG (Hemi Spherical Grain) is grown on the entire surface of the capacitor lower electrode 3a. In this case, the HSG formed at the upper edges of the neighboring capacitor lower electrodes 3a is connected to each other, thereby causing a problem of forming an HSG bridge.
이후에 커패시터 하부전극(3a)표면에 유전체막(6)을 형성하고, 유전체막(6)의 표면에 커패시터 상부전극(7)을 형성한다.After that, the dielectric film 6 is formed on the surface of the capacitor lower electrode 3a, and the capacitor upper electrode 7 is formed on the surface of the dielectric film 6.
상기와 같은 종래 반도체소자의 커패시터 제조방법은 다음과 같은 문제가 있다.The capacitor manufacturing method of the conventional semiconductor device as described above has the following problems.
커패시터 하부전극에 HSG를 성장시킨 후에 추가 도핑공정이나 유전체막을 증착하기 전에 전세공정과 같은 공정을 할 때 HSG가 추가 성장되거나 혹은 HSG가 무너져서 커패시터 하부전극 표면의 HSG가 서로 붙어서 이웃하는 커패시터 하부전극과 브리지(Bridge) 불량이 유발될 수 있다. 이에 따라서 생산수율이 저하되는 문제가 발생된다.After the HSG is grown on the capacitor lower electrode and before the doping or depositing the dielectric layer, the HSG is further grown or the HSG collapses and the HSG on the surface of the capacitor lower electrode adheres to each other. Bridge failure may be caused. This causes a problem that the production yield is lowered.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 커패시터 하부전극에 브리지(Bridge) 불량이 발생하는 것을 억제시키기에 알맞은 반도체소자의 커패시터 제조방법을 제공하는 데 그 목적이 있다.Disclosure of Invention The present invention has been made to solve the above problems, and an object of the present invention is to provide a method of manufacturing a capacitor of a semiconductor device suitable for suppressing the occurrence of a bridge defect in a capacitor lower electrode.
도 1a 내지 도 1d는 종래 제 1 방법에 따른 반도체소자의 커패시터 제조방법을 나타낸 공정단면도1A to 1D are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to a first method.
도 2a 내지 도 2d는 종래 제 2 방법에 따른 반도체소자의 커패시터 제조방법을 나타낸 공정단면도2A through 2D are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to a second method.
도 3은 본 발명 반도체소자의 커패시터를 나타낸 구조단면도Figure 3 is a structural cross-sectional view showing a capacitor of the semiconductor device of the present invention
도 4a 내지 도 4f는 본 발명 반도체소자의 커패시터의 제조방법을 나타낸 공정단면도4A to 4F are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
31 : 반도체기판 32 : 층간절연막31 semiconductor substrate 32 interlayer insulating film
33 : 비정질실리콘막 33a : 커패시터 하부전극33: amorphous silicon film 33a: capacitor lower electrode
34 : 바텀 반사방지코팅층 35 : 감광막34 bottom anti-reflective coating layer 35 photosensitive film
36 : 폴리머 37 : 유전체막36 polymer 37 dielectric film
38 : 커패시터 상부전극38: capacitor upper electrode
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 커패시터 제조방법은 반도체기판에 콘택홀을 갖는 층간절연막을 형성하는 공정, 상기 콘택홀을 포함한 층간절연막 상부에 비정질실리콘층을 형성하는 공정, 상기 비정질실리콘층상에 바텀 반사방지 코팅층을 도포하는 공정, 상기 콘택홀 상측의 상기 바텀 반사방지 코팅층의 소정상부에 감광막 패턴을 형성하는 공정, 상기 감광막 패턴을 마스크로 상기 바텀 반사방지 코팅층을 식각함과 동시에 상기 감광막 패턴 및 상기 바텀 반사방지 코팅층의 양측면에 폴리머를 형성하는 공정, 상기 감광막 패턴과 식각된 바텀 반사방지 코팅층을 마스크로 상기 비정질실리콘층을 패터닝하여 커패시터 하부전극을 형성하는 공정, 상기 감광막 패턴을 제거하는 공정, 상기 커패시터 하부전극의 상측 모서리부분에만 상기 폴리머가 남도록 세정공정을 실시하는 공정, 상기 커패시터 하부전극의 표면에 HSG를 형성하는 공정, 상기 커패시터 하부전극상에 커패시터 유전체막을 형성하는 공정, 상기 커패시터 유전체막상에 커패시터 상부전극을 형성하는 공정을 통하여 진행됨을 특징으로 한다.The capacitor manufacturing method of the semiconductor device of the present invention for achieving the above object is a step of forming an interlayer insulating film having a contact hole in the semiconductor substrate, a step of forming an amorphous silicon layer on the interlayer insulating film including the contact hole, the amorphous Applying a bottom antireflective coating layer on the silicon layer, forming a photoresist pattern on a predetermined upper portion of the bottom antireflective coating layer above the contact hole, etching the bottom antireflective coating layer using the photoresist pattern as a mask and simultaneously Forming a polymer on both sides of the photoresist pattern and the bottom anti-reflective coating layer, forming the lower silicon capacitor by patterning the amorphous silicon layer using the bottom anti-reflective coating layer etched with the photoresist pattern, and removing the photoresist pattern The upper edge of the capacitor lower electrode Performing a cleaning process so that the polymer remains only in a minute, forming an HSG on the surface of the capacitor lower electrode, forming a capacitor dielectric film on the capacitor lower electrode, and forming a capacitor upper electrode on the capacitor dielectric film. Characterized in that it proceeds through the process.
본 발명은 커패시터 하부전극의 정전용량을 늘리기 위해서 하부전극 표면에 HSG를 형성시키는데 특히 브리지(Bridge)취약부에 폴리머를 다량 발생시켜서 HSG성장을 부분적으로 억제하여서 브리지 불량을 억제하도록 구성되었다.The present invention is configured to form HSG on the surface of the lower electrode in order to increase the capacitance of the capacitor lower electrode, and in particular, to generate a large amount of polymer in the bridging portion of the bridge, thereby partially inhibiting HSG growth to suppress bridge failure.
이와 같은 본 발명 반도체소자의 커패시터 제조방법에 대하여 첨부 도면을 참조하여 자세히 설명하면 다음과 같다.Such a method of manufacturing a capacitor of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명 반도체소자의 커패시터를 나타낸 구조단면도이고, 도 4a 내지 도 4f는 본 발명 반도체소자의 커패시터의 제조방법을 나타낸 공정단면도이다.3 is a structural cross-sectional view showing a capacitor of the semiconductor device of the present invention, Figures 4a to 4f is a process cross-sectional view showing a manufacturing method of the capacitor of the semiconductor device of the present invention.
먼저, 본 발명에 따른 반도체소자의 커패시터에 대하여 설명하면 다음과 같다.First, the capacitor of the semiconductor device according to the present invention will be described.
도 3에 도시한 바와 같이 반도체기판(31)의 일영역에 콘택홀을 갖는 층간절연막(32)이 있다. 그리고 상기 콘택홀 및 그와 인접한 층간절연막(32) 상에 상측 모서리 부분을 제외한 표면에 HSG(Hemi Spherical Grain)를 갖는 커패시터 하부전극(33a)이 있다. 그리고 상기 커패시터 하부전극(33a) 표면에 유전체막(37)이 있고, 상기 커패시터 하부전극(33a)을 감싸도록 상기 유전체막(37)상부에 커패시터 상부전극(38)이 형성되어 있다.As shown in FIG. 3, there is an interlayer insulating film 32 having contact holes in one region of the semiconductor substrate 31. There is a capacitor lower electrode 33a having HSG (Hemi Spherical Grain) on the surface of the contact hole and the interlayer insulating layer 32 adjacent thereto. A dielectric film 37 is formed on the surface of the capacitor lower electrode 33a, and a capacitor upper electrode 38 is formed on the dielectric film 37 so as to surround the capacitor lower electrode 33a.
상기와 같은 구성을 갖는 본 발명 반도체소자의 커패시터 제조방법은 도 4a에 도시한 바와 같이 반도체기판(31)에 층간절연막(32)을 증착하고, 반도체기판(31)의 일영역이 드러나도록 층간절연막(32)을 식각해서 콘택홀을 형성한다.In the method of manufacturing the capacitor of the semiconductor device of the present invention having the above structure, as shown in FIG. 4A, the interlayer insulating film 32 is deposited on the semiconductor substrate 31 and the interlayer insulating film is exposed so that one region of the semiconductor substrate 31 is exposed. (32) is etched to form contact holes.
이후에 상기 콘택홀을 포함한 상기 층간절연막(32)상에 비정질실리콘막(33)을 증착한다. 그리고 비정질실리콘막(33)상에 유기, 또는 무기 바텀 반사방지 코팅(Bottom Anti Reflective Coating:BARC)층(34)을 도포한다. 이때 BARC층(34) 대신에 비정질실리콘막(33)상에 질화막을 증착하여도 된다.Thereafter, an amorphous silicon film 33 is deposited on the interlayer insulating film 32 including the contact hole. An organic or inorganic bottom anti-reflective coating (BARC) layer 34 is applied on the amorphous silicon film 33. In this case, a nitride film may be deposited on the amorphous silicon film 33 instead of the BARC layer 34.
다음에 도 4b에 도시한 바와 같이 상기 BARC층(34)상에 감광막(35)을 도포한 후에 상기 콘택홀이 형성된 영역이 포함되도록 BARC층(34) 소정영역상에만 남도록 리소그래피(Lithography) 공정으로 상기 감광막(35)을 선택적으로 패터닝한다.Next, as shown in FIG. 4B, after the photoresist film 35 is coated on the BARC layer 34, a lithography process is performed so that only the predetermined area of the BARC layer 34 remains on the BARC layer 34 so that the contact hole is formed. The photosensitive film 35 is selectively patterned.
그리고 도 4c에 도시한 바와 같이 리소그래피 공정에 의해 패터닝된 감광막(35)을 마스크로 CCP, MERIE, ICP, ECR과 같은 플라즈마 생성방식의 장치에서 NHF3나 Cl2나 CHF3나 Ar가스를 이용해서 상기 BARC층(34)을 이방성 식각한다. 이때 상기 패터닝된 감광막(35)과 식각된 상기 BARC층(34) 양측면에 다량의 폴리머(36)가 생성된다.As shown in FIG. 4C, the photosensitive film 35 patterned by the lithography process is used as a mask using NHF 3 , Cl 2 , CHF 3, or Ar gas in a plasma generating apparatus such as CCP, MERIE, ICP, and ECR. The BARC layer 34 is anisotropically etched. In this case, a large amount of polymer 36 is formed on both sides of the patterned photoresist 35 and the BARC layer 34 etched.
다음에 도 4d에 도시한 바와 같이 상기 패터닝된 감광막(35)과 식각된 상기 BARC층(34)을 마스크로 비정질실리콘막(33)을 이방성 식각해서 콘택홀 및 이와 인접한 층간절연막(32)상에 커패시터 하부전극(33a)을 형성한다. 이후에 상기 감광막(35)을 제거한다.Next, as shown in FIG. 4D, an amorphous silicon film 33 is anisotropically etched using the patterned photosensitive film 35 and the etched BARC layer 34 as a mask, and then contacted on the contact hole and the interlayer insulating film 32 adjacent thereto. The capacitor lower electrode 33a is formed. Thereafter, the photosensitive film 35 is removed.
그리고 도 4e에 도시한 바와 같이 40∼50℃ 범위의 온도에서 SC1세정을 실시하여서 상기 커패시터 하부전극(33a)의 상부 모서리 부분을 감싸는 부분에만 폴리머(36)가 남도록 한다. 또한 40∼50℃ 범위의 온도에서 SC1세정을 실시하는 대신에1:300(HF:DI)이하로 희석한(Dilute) 불산에서 세정하여도 된다.As shown in FIG. 4E, SC1 cleaning is performed at a temperature in the range of 40 to 50 ° C. such that the polymer 36 remains only at a portion surrounding the upper edge of the capacitor lower electrode 33 a. Instead of washing SC1 at a temperature in the range of 40 to 50 ° C., it may be washed in hydrofluoric acid diluted to 1: 300 (HF: DI) or less.
다음에 도 4f에 도시한 바와 같이 상기 커패시터 하부전극(33a)의 표면에 HSG(Hemi Spherical Grain)을 성장시키고 전세정공정을 한다. 이때 HSG는 커패시터 하부전극(33a)의 상부 모서리 부분에는 형성되지 않는다.Next, as shown in FIG. 4F, HSG (Hemi Spherical Grain) is grown on the surface of the capacitor lower electrode 33a and subjected to a pre-cleaning process. At this time, the HSG is not formed at the upper edge portion of the capacitor lower electrode 33a.
이후에 상기 커패시터 하부전극(33a)상에 유전체막(37)을 형성하고, 유전체막(37)상에 커패시터 상부전극(38)을 형성한다.Thereafter, the dielectric film 37 is formed on the capacitor lower electrode 33a, and the capacitor upper electrode 38 is formed on the dielectric film 37.
상기와 같은 본 발명 반도체소자의 커패시터 제조방법은 다음과 같은 효과가 있다.The capacitor manufacturing method of the semiconductor device of the present invention as described above has the following effects.
커패시터 하부전극 일부분(특히, 상부 모서리부분)에 HSG성장을 억제시키므로써 이웃하는 커패시터 하부전극간에 브리지 문제가 발생하는 것을 개선할 수 있다. 이에 따라서 생산수율이 저하되는 것을 방지할 수 있다.By suppressing HSG growth in a portion of the capacitor lower electrode (especially in the upper corner), bridge problems between neighboring capacitor lower electrodes can be improved. As a result, the production yield can be prevented from being lowered.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990017858A KR100327425B1 (en) | 1999-05-18 | 1999-05-18 | Method for fabricating capacitor of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990017858A KR100327425B1 (en) | 1999-05-18 | 1999-05-18 | Method for fabricating capacitor of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000074137A KR20000074137A (en) | 2000-12-05 |
| KR100327425B1 true KR100327425B1 (en) | 2002-03-13 |
Family
ID=19586251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990017858A KR100327425B1 (en) | 1999-05-18 | 1999-05-18 | Method for fabricating capacitor of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100327425B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100799127B1 (en) * | 2006-09-29 | 2008-01-29 | 주식회사 하이닉스반도체 | Capacitor having column bottom electrode formed semi spherical garain and method of fabricating the same |
| KR100806142B1 (en) * | 2006-09-29 | 2008-02-22 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960019734A (en) * | 1994-11-30 | 1996-06-17 | 김광호 | Capacitor Manufacturing Method of Semiconductor Memory Device |
-
1999
- 1999-05-18 KR KR1019990017858A patent/KR100327425B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960019734A (en) * | 1994-11-30 | 1996-06-17 | 김광호 | Capacitor Manufacturing Method of Semiconductor Memory Device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000074137A (en) | 2000-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100327425B1 (en) | Method for fabricating capacitor of semiconductor device | |
| KR100482029B1 (en) | Method for forming mim capacitor | |
| KR100456991B1 (en) | Method of manufacturing a semiconductor device | |
| KR100495909B1 (en) | Method for fabrication of semiconductor device using ArF photo-lithography capable of protecting tapered profile of hardmask | |
| US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
| KR100291190B1 (en) | Method of manufacturing semiconductor memory device | |
| KR100618679B1 (en) | Capacitor forming method | |
| KR100487644B1 (en) | Method for forming storage node contact of semiconductor device | |
| KR100529379B1 (en) | Method for manufacturing capacitor in secmiconductor device | |
| KR100329743B1 (en) | Method for forming cylinder type bottom electrode | |
| KR100641083B1 (en) | Method for forming a contact portion of storage node electrode | |
| KR100351914B1 (en) | Method for fabricating Merged DRAM & Logic device | |
| KR20010093006A (en) | Method of processing wafer edge | |
| KR100419748B1 (en) | Method for fabricating semiconductor device | |
| KR101161216B1 (en) | method of forming capacitor of MDL device | |
| KR100525118B1 (en) | Method for forming memory cell of semiconductor | |
| KR19990003915A (en) | Cylindrical Charge Storage Electrode Formation Method of Semiconductor Device | |
| KR19990003047A (en) | Capacitor Formation Method of Semiconductor Device | |
| KR20060036669A (en) | Method for fabrication of semiconductor device | |
| KR20030056904A (en) | Method for Fabricating cylinder-Shape Capacitor | |
| KR20010018071A (en) | Method fo manufacturing a capacitor in a semiconductor | |
| KR20030000950A (en) | Method for manufacturing semiconductor device | |
| KR20020054808A (en) | Method for fabricating capacitor in semiconductor device | |
| KR980011873A (en) | Method for forming small contact holes in semiconductor devices | |
| KR19980052434A (en) | Method for forming charge storage electrode of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100126 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |