KR100326911B1 - 반도체 장치의 위치 정렬마크 및 그 제조방법 - Google Patents

반도체 장치의 위치 정렬마크 및 그 제조방법 Download PDF

Info

Publication number
KR100326911B1
KR100326911B1 KR1019990016193A KR19990016193A KR100326911B1 KR 100326911 B1 KR100326911 B1 KR 100326911B1 KR 1019990016193 A KR1019990016193 A KR 1019990016193A KR 19990016193 A KR19990016193 A KR 19990016193A KR 100326911 B1 KR100326911 B1 KR 100326911B1
Authority
KR
South Korea
Prior art keywords
layer
alignment mark
wiring layer
semiconductor device
insulating layer
Prior art date
Application number
KR1019990016193A
Other languages
English (en)
Other versions
KR20000011258A (ko
Inventor
세키구치노보루
하기키미오
키모토미쓰오
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20000011258A publication Critical patent/KR20000011258A/ko
Application granted granted Critical
Publication of KR100326911B1 publication Critical patent/KR100326911B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Abstract

본 발명의 반도체 장치의 위치 정렬마크는, 제 1 금속배선층(6)의 막형성시에, 위치 정렬마크(4)의 오목부 내부에 형성되는 제 1 금속배선층(6)의, 측벽(4a, 4b)에 대향하는 면에는, 측벽(4a, 4b)과 거의 평행하게 되는 측면(60a, 60b, 61a, 61b)을 형성하기 위한 막형성 제어영역으로서의 볼록부(4A)를 구비하고 있다. 이것에 의해, 위치 정렬마크의 측벽에 막형성된 층의 위치검출을 용이하고도 정확하게 행할 수 있는 반도체 장치의 위치 정렬마크 및 그 제조방법을 제공하는 것이 가능하게 된다.

Description

반도체 장치의 위치 정렬마크 및 그 제조방법{ALIGNMENT MARK OF SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은, 반도체 장치의 위치 정렬마크 및 그 제조방법에 관한 것으로, 특히, 위치 정렬마크 검출의 용이화 및 위치 정렬 정밀도의 향상을 도모하는 반도체 장치의 위치 정렬마크 및 그 제조방법에 관한 것이다.
도 21은 적층 배선구조를 갖는 반도체 장치의 단면도이다. 이 반도체 장치의 구조는, 반도체 기판(1) 위에 절연막을 개재하여 게이트 배선(3)이 형성되어 있다. 반도체 기판(1)에는, 이 게이트 배선(3)을 좌우로부터 사이에 끼우도록 소스/드레인 영역(4)이 형성되어 있다.
게이트 배선(3)의 상측에는 층간절연막(5)을 개재하여 알루미늄 등으로 이루어진 제 1 금속배선층(6)이 형성되어 있다. 이 제 1 금속배선층(6)은 콘택홀(5a)에서 소스/드레인 영역(4)에 전기적으로 접속되어 있다.
제 1 금속배선층(6)의 상측에는 층간절연막(7)을 개재하여 알루미늄 등으로 이루어진 제 2 금속배선층(8)이 형성되어 있다. 이 제 2 금속배선층(8)은 콘택홀(7a)에 의해 제 1 금속배선층(6)에 전기적으로 접속되어 있다. 제 2 금속배선층(8)은 보호막(11)으로 덮여져 있다.
여기에서, 제 1 금속배선층(6)은 게이트 배선(3)에, 제 2 금속배선층(8)은 제 1 금속배선층(6)에 대해 정확히 배선될 필요가 있다. 즉, 제 1 금속배선층(6) 및 제 2 금속배선층(8)의 패터닝을 위한 레지스트막을 정확히 형성할 필요가 있다.
이 제 1 금속배선층(6) 및 제 2 금속배선층(8)의 패터닝을 위한 레지스트막의 위치 결정에는, 종래부터 위치 정렬마크가 사용되고 있다. 그 일례로서, 제 1 금속배선층(6)의 패터닝에 사용되는 레지스트막의 위치결정을 위해, 층간절연막(5)에 설치되는 위치 정렬마크에 관해, 도 22 및 도 23을 참조하면서 설명한다.
양 도면을 참조하면, 층간절연막(5)에 설치된 위치 정렬마크(4)는, 평면 형상이 사각형이고, 대향하는 측벽 4a, 4b와 대향하는 측벽 4c, 4d를 갖는 오목부로이루어진다. 제 1 금속배선층(6)은, 최근에 피복성의 향상을 도모하기 위해, 알루미늄의 고온 스퍼터 기술을 사용한 배선 프로세스에 의해 위치 정렬마크(4) 위에 막형성된다.
그러나, 전술한 알루미늄으로 이루어진 제 1 금속배선층(6)은, 고온 스퍼터 기술을 사용한 배선 프로세스에 의해 막형성된다. 이러한 고온 스퍼터 기술은, 막의 퇴적 중 또는 막의 퇴적 후에 300℃∼600℃의 가열처리가 실시되는 점이 통상의 스퍼터 기술과 다르다.
이 때문에, 알루미늄의 결정립(6A)은, 도 22 및 도 23에 나타낸 것과 같이 크게 성장하는 동시에 알루미늄 재료가 오목부없이 유동하기 때문에, 도 23 중의 A로 둘러싸인 영역에 있어서 완만한 경사 측면이 형성되어 버린다.
그 결과, 제 1 금속배선층(6)의 패터닝을 위해 사용되는 레지스트막측의 위치 정렬마크의 검출시에, 도 22 중의 X1-X1'선에 따른 단면도에 있어서 검출신호 강도는, 도 24에 나타낸 것과 같이, 레지스트막측 위치 정렬마크(9)의 측면(9a, 9b)에 대응하는 신호 P1, P3는 강도가 크고 피크가 명확하기 때문에, 그것의 위치를 용이하게 검출할 수 있다.
그러나, 절연층에 형성된 위치 정렬마크(4)의 측벽(4a, 4b) 상에 막형성된 제 1 금속배선층(6)의 측면(6a, 6b)에 대응하는 신호 P2, P4는 강도가 약하고 피크도 명확하지 않기 때문에, 그것의 위치를 명확하게 검출하는 것이 불가능하다. 그때문에, 신호 P1과 신호 P2의 거리 L1 및, 신호 P3와 신호 P4의 거리 L2를 정확히 측정할 수 없다.
더구나, 도 25는 도 22 중의 X2-X2'선에 따른 단면도에 있어서의 검출신호 강도이며, 도 26은 도 22 중의 X3-X3'선에 따른 단면도에 있어서의 검출신호 강도이지만, 알루미늄의 결정립(6A)이 크게 성장함으로써, X2-X2'선에 따른 단면도에 있어서 검출신호 강도와 X3-X3'선에 따른 단면도에 있어서 검출신호 강도를 비교한 경우, 위치 정렬마크(4)의 측벽(4a, 4b) 상에 막형성된 제 1 금속배선층(6)의 측면(6a, 6b)에 대응한 신호 P2, P4의 위치가, 측정 부위에 따라 다른 경우가 생긴다.
따라서, 이상과 같은 문제가 생기는 것에 의해, 위치 정렬마크(4)의 측벽(4a, 4b) 상에 막형성된 제 1 금속배선층(6)의 측면(6a, 6b)에 대응한 신호 P2, P4의 위치 검출을 용이하고도 정확하게 행할 수 없다.
본 발명의 목적은, 반도체 장치의 위치 정렬마크의 측벽에 막형성된 배선층의 위치검출을 용이하고도 정확하게 행할 수 있는 위치 정렬마크 및 그 제조방법을 제공하는 것에 있다.
도 1은 실시예 1에 있어서 층간절연막(5)에 설치된 위치 정렬마크(4)의 평면도,
도 2는 도 1 중의 X-X'선에 따른 단면도,
도 3은 도 1 중의 X-X'선에 따른 단면도에 있어서 검출신호 강도를 나타낸 도면.
도 4 내지 도 6은 실시예 1에 있어서 위치 정렬마크(4)의 제조방법을 나타낸 제 1∼제 3 공정 단면도,
도 7은 실시예 2에 있어서 층간절연막(5)에 설치된 위치 정렬마크(40)의 평면도,
도 8은 도 7 중의 X-X'선에 따른 단면도,
도 9는 도 7 중의 X-X'선에 따른 단면도에 있어서 검출신호 강도를 나타낸 도면,
도 10 내지 제 13은 실시예 2에 있어서 위치 정렬마크(40)의 제조방법을 나타낸 제 1∼제 4 공정 단면도,
도 14는 실시예 3에 있어서의 층간절연막(7)에 설치된 위치 정렬마크(41)의 평면도,
도 15는 도 14 중의 X-X'선에 따른 단면도,
도 16은 도 14 중의 X-X'선에 따른 단면도에 있어서 검출신호 강도를 나타낸 도면,
도 17 및 도 18은 실시예 3에 있어서 위치 정렬마크(41)의 제조방법을 나타낸 제 1 및 제 2 공정 단면도,
도 19는 각 실시예에 공통된 변형예인 위치 정렬마크(21)의 평면도,
도 20은 신호강도의 측정 정밀도의 지표가 되는 표준편차 α를 구하기 위한 모식도,
도 21은 반도체 장치의 적층 배선구조를 나타낸 단면도,
도 22는 종래기술에 있어서 층간절연막(5)에 설치된 위치 정렬마크(4)의 평면도,
도 23은 도 22 중의 X1-X1'선에 따른 단면도,
도 24는 도 22 중의 X1-X1'선에 따른 단면도에 있어서 검출신호 강도를 나타낸 도면,
도 25는 도 22 중의 X2-X2'선에 따른 단면도에 있어서 검출신호 강도를 나타낸 도면,
도 26은 도 22 중의 X3-X3'선에 따른 단면도에 있어서 검출신호 강도를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명 *
4,40,41,52 : 위치 정렬마크 4A : 볼록부
4B : 능선부 4T : 테이퍼
4a,4b,4c,4d : 측벽 5 : 층간절연막
6 : 제 1 금속배선층 7 : 층간절연막
7a : 하부층 7b : 중간층
7c : 상부층 7e,9a,9b : 측면
7f : 테이퍼 8 : 제 2 금속배선층
9 : 레지스트막측 위치 정렬마크
10,11 : 레지스트막 10a : 개구 패턴
10b : 잔존 패턴 11a : 개구 패턴
50 : 칩 51 : 다이싱 라인
41a,41b,41c,41d,60a,60b,61a,61b,80a,80b : 측면
본 발명에 근거한 반도체 장치의 위치 정렬마크에 있어서는, 절연층 위에 형성되는 배선층의 위치를 검출하기 위해, 상기 절연층에 형성되고, 평면형상이 대략 사각형 형상이며 2조의 대향하는 측벽을 갖는 오목부로 이루어진 반도체 장치의 위치 정렬마크에 있어서, 상기 오목부는, 상기 배선층의 막형성시에, 상기 오목부 내부에 형성된 상기 배선층의, 상기 측벽에 대향하는 면에, 상기 측벽과 거의 평행하게 되는 측면을 형성하기 위한 막형성 제어영역을 구비하고 있다.
상기 반도체 장치의 위치 정렬마크에 있어서 한 가지의 구체적인 국면에 있어서는, 상기 막형성 제어영역은, 상기 오목부 내부에서 상기 측벽에 대해 대향하도록 배치된 볼록부를 포함하고 있다.
이 반도체 장치의 위치 정렬마크에 따르면, 상기 구성으로 이루어진 막형성 제어영역에 의해, 이 위치 정렬마크를 갖는 절연층 위에 고온 스퍼터 기술에 의해 배선층을 막형성한 경우, 측벽의 볼록부에 대향하는 면 및 볼록부의 측벽에 대향하는 면은 각각의 면에 대해, 스퍼터되는 배선층의 입자의 입사각에 대해 그림자를 형성한다.
그 때문에, 측벽의 볼록부에 대향하는 면 및 볼록부의 측벽에 대향하는 면에는, 스퍼터되는 배선층의 입자가 별로 들어가지 않기 때문에, 이 부분에는 배선층의 퇴적량이 적어진다.
그 결과, 이 부분에서의 배선층의 결정립의 성장 및 배선층 재료의 유동이 억제된다. 따라서, 측벽의 볼록부에 대향하는 면 및 볼록부의 측벽에 대향하는 면에는 측벽과 거의 평행하게 되는 배선층의 측면이 형성된다. 이 배선층의 2개의 측면의 형성에 의해, 위치 정렬마크에 막형성된 배선층의 위치검출을 용이하고도 정확하게 행하는 것이 가능하게 된다.
또한, 상기 반도체 장치의 위치 정렬마크에 있어서 보다 바람직하게는, 상기오목부의 상단부는 뾰족한 능선부를 갖고, 상기 측벽의 상기 오목부에 마주보는 상단 영역에는, 상측으로 향함에 따라서 상기 볼록부로부터 멀어지는 테이퍼가 설치되어 있다.
이 구조를 채용함으로써, 다시 오목부의 상단부에 있어서도 배선층의 결정립의 성장 및 배선층 재료의 유동이 억제된다. 그 결과, 이 오목부의 상단부에 의해서도, 위치 정렬마크에 막형성된 배선층의 위치검출을 용이하고도 정확하게 행하는 것이 가능하게 된다.
상기한 반도체 장치의 위치 정렬마크에 있어서 또 다른 구체적인 국면에 있어서는, 상기 절연층은 상기 배선층이 연장되는 방향에 교차하는 방향으로 서로 평행하게 배치된 2개의 하부층 배선층 위에 설치되고, 상기 오목부는 2개의 상기 하부층 배선층의 사이에 위치하는 상기 절연층에 설치되며, 상기 절연층은, 하부층, 중간층 및 상부층의 3층 구조로 이루어지고, 상기 막형성 제어영역은, 상기 오목부에 있어서, 상기 상부층이 상기 중간층보다도 상기 오목부의 내측으로 돌출하는 노출면과, 상기 노출면의 상기 상부층의 상단 영역에는, 상측을 향함에 따라 상기 오목부로부터 멀어지는 테이퍼에 의해 형성된다.
이 반도체 장치의 위치 정렬마크에 의하면, 상기 구성으로 이루어진 막형성 제어영역에 의해, 이 위치 정렬마크를 갖는 절연층 위에 고온 스퍼터 기술에 의해 배선층을 막형성한 경우, 상부층이 중간층보다도 오목부의 내측으로 돌출하는 노출면은, 스퍼터되는 배선층의 입자의 입사각에 대해 그림자를 형성한다. 그 때문에, 오목부의 내측으로 노출하는 중간층에는 스퍼터되는 배선층의 입자가 별로 들어가지 않기 때문에, 이 부분에는 배선층의 퇴적량이 적어진다.
그 결과, 오목부의 내측으로 노출하는 중간층에서의 배선층의 결정립의 성장 및 배선층 재료의 유동이 억제된다. 따라서, 오목부의 내측으로 노출하는 상부층의 노출 부분에는 거의 수직으로 되는 배선층의 측면이 형성된다. 이 배선층의 측면의 형성에 의해, 위치 정렬마크에 막형성된 배선층의 위치검출을 용이하고도 정확하게 행하는 것이 가능하게 된다.
본 발명에 근거한 반도체 장치의 위치 정렬마크의 제조방법의 하나의 국면에 있어서는, 먼저, 상기 절연층이 형성된다. 그후, 상기 절연층 위에, 평면형상이 사각형 형상인 개구 패턴과, 상기 개구 패턴의 내주벽에 대향하도록 소정거리 떨어진 위치에 설치된 볼록 패턴을 갖는 레지스트막이 형성된다.
다음에, 에칭에 의해, 상기 레지스트막을 마스크로 하여 상기 절연층의 패터닝을 행하고, 상기 오목부 및 상기 오목부 내부에서 상기 측벽에 대해 대향하도록 배치된 상기 볼록부가 형성된다.
상기한 반도체 장치의 위치 정렬마크의 제조방법에 따르면, 절연층 위에 형성되는 배선층의 위치를 검출하기 위해, 상기 절연층의 표면에 형성되고, 평면형상이 사각형 형상이며 2조의 대향하는 측벽을 갖는 오목부로 이루어지고, 상기 오목부 내부에서, 상기 측벽에 대해 대향하도록 배치된 볼록부를 포함하는 위치 정렬마크를 제조할 수 있다.
상기한 반도체 장치의 위치 정렬마크의 제조방법에 있어서 바람직하게는, 상기 오목부 및 상기 볼록부를 형성하는 공정은, 상기 웨트에칭에 의해, 상기 레지스트막을 마스크로 하여 상기 절연층의 제 1 패터닝을 행하는 공정과, 상기 절연층의 제 1 패터닝을 행한 후에, 드라이에칭에 의해, 상기 레지스트막을 마스크로 하여 상기 절연층의 제 2 패터닝을 행하는 공정이 포함된다.
상기한 반도체 장치의 위치 정렬마크의 제조방법에 따르면, 상기 오목부의 상단부는 뾰족하고, 또한, 상기 측벽의 상기 오목부를 마주보는 상단 영역에는, 상측으로 향함에 따라 상기 오목부로부터 멀어지는 테이퍼가 설치된다.
본 발명에 근거한 반도체 장치의 위치 정렬마크의 제조방법의 또 다른 국면에 있어서는, 먼저, 절연층이 형성된다. 그후, 서로 평행하게 배치된 2개의 하부층 배선층이 형성된다.
다음에, 2개의 상기 하부층 배선층 위에 절연층이 형성된다. 그후, 평행하게 배치된 2개의 상기 하부층 배선층 사이에 위치하는 상기 절연층에 오목부를 설치하기 때문에, 상기 오목부에 해당하는 영역에 개구부를 갖는 레지스트막이 형성된다. 그후, 에칭에 의해 상기 레지스트막을 마스크로 하여 상기 절연층의 패터닝이 행해진다.
더구나, 상기 절연층을 형성하는 공정은, 하부층, 중간층 및 상부층의 3층 구조를 형성하는 공정을 포함하고 있다.
상기한 반도체 장치의 위치 정렬마크의 제조방법에 따르면, 서로 평행하게 배치된 2개의 하부층 배선층과, 2개의 상기 하부층 배선층의 상측에서 교차하도록 형성된 배선층의 위치를 검출하기 위해, 상기 하부층 배선층과 상기 배선층 사이에 설치되는 절연층에 형성되는 평면형상이 거의 사각형 형상인 오목부로 이루어진 위치 정렬마크를 제조할 수 있다.
상기한 반도체 장치의 위치 정렬마크의 제조방법에 있어서 바람직하게는, 상기 절연층의 패터닝을 행하는 공정은, 웨트에칭과 드라이에칭의 조합에 의해 상기 레지스트막을 마스크로 하여 상기 절연층의 패터닝을 행하는 공정을 포함하고 있다.
상기한 반도체 장치의 위치 정렬마크의 제조방법에 따르면, 상기 오목부에 있어서, 상기 하부층 및 상기 상부층이 상기 중간층보다도 상기 오목부의 내측으로 돌출하는 노출면과, 또한, 상기 노출면의 상기 상부층의 상단 영역에는, 상측으로 향함에 따라 상기 오목부로부터 멀어지는 테이퍼를 형성할 수 있다.
상기 구조를 제조하기 위해 보다 구체적으로, 상기 하부층 및 상부층은, 상기 중간층보다도 동일한 에칭재료에 대해, 에칭속도가 상대적으로 느린 재료가 사용되고, 또한, 상기 하부층 및 상부층은, 상기 중간층보다도 열가공에 대한 열수축율이 상대적으로 작은 재료가 사용된다.
[실시예]
이하, 본 발명에 근거한 반도체 장치의 위치 정렬마크 및 그 제조방법의 실시예에 관해, 도면을 참조하면서 설명한다. 이때, 이하에 나타낸 각 실시예에 있어서 위치 정렬마크는, 도 21에 나타낸 구조를 갖는 반도체 장치에 적용되는 것으로 한다.
(실시예 1)
본 실시예에 있어서의 위치 정렬마크(4)의 구조에 관해, 도 1 및 도 2를 참조하여 설명한다. 또한, 위치 정렬마크(4)가 설치되는 위치는, 도 22 및 도 23에서 설명한 종래기술과 동일하기 때문에, 동일 부분에는 동일 부호를 부착하여, 그것의 상세한 설명은 생략한다. 또한, 도 1은, 층간절연막(5)에 설치된 위치 정렬마크(4)의 평면도로서, 편의상 제 1 금속배선층(6)은 2점 쇄선으로 나타내고 있다.
양 도면을 참조하면, 절연층으로서의 층간절연막(5)에 설치된 위치 정렬마크(4)는, 평면형상이 사각형태이며, 대향하는 측벽 4a, 4b와 대향하는 측벽 4c, 4d를 갖고, 깊이 약 1.0㎛의 오목부로 이루어진다.
이 오목부 내부에 있어서, 측벽(4a, 4b, 4c, 4d)의 대향하는 위치에는, 약 0.5㎛∼1.0㎛ 떨어진 위치에 막형성 제어영역으로서의, 고리 형상의 볼록부(4A)가 설치되어 있다.
다음에, 상기한 구조로 이루어진 위치 정렬마크(4)의 제조방법에 관해, 도 4∼도 6을 참조하여 설명한다. 이때, 도 4∼도 6은 도 1 중의 X-X'선 단면에 따른 단면도이다.
도 4를 참조하면, 층간절연막(5) 위에 레지스트막(10)을 형성한다. 그후, 도 5를 참조하면, 포토리소그래피 기술에 의해 레지스트막(10)의 패터닝을 행하고, 위치 정렬마크(4)의 오목부에 대응하는 위치에 개구 패턴(10a) 및 볼록부(4A)에 대응하는 위치에 잔존 패턴(10b)을 형성한다.
다음에, 도 6을 참조하면, 상기 개구 패턴(10a) 및 잔존 패턴(10b)을 갖는레지스트막(10)을 마스크로 하여, 층간절연막(5)의 에칭을 행한다.
이때의 에칭은, 이방성의 드라이에칭에 의해 행해진다. 드라이에칭의 조건은, 에쳔트로서 C4F8, CF4, CHF3, 02, Ar 등이 사용되고, 가스압은 1X10-5Torr∼수 10 Torr, 전압은 교류 바이어스 수 10 W∼수 1000 W 또는 직류 바이어스, 마이크로파 등이다. 그후, 레지스트막(10)을 제거함으로써, 본 실시예에 있어서의 위치 정렬마크(4)가 완성한다.
상기한 구조로 이루어진 본 실시예에 있어서의 위치 정렬마크(4) 위에, 고온 스퍼터 기술을 사용한 배선 프로세스에 의해 배선층으로서, 예를 들면 알루미늄 등으로 이루어진 제 1 금속배선층(6)을 막형성한 경우, 다시 도 2를 참조하면, 측벽(4a, 4b)의 볼록부(4A)에 대향하는 면 및 볼록부(4A)의 측벽(4a, 4b)에 대향하는 면은, 각각의 면에 대해, 스퍼터되는 제 1 금속배선층(6)의 입자의 입사각(도 2 중의 화살표 R)에 대해 그림자를 형성한다.
그 때문에, 측벽(4a, 4b)의 볼록부(4A)에 대향하는 면 및 볼록부(4A)의 측벽(4a, 4b)에 대향하는 면에는, 스퍼터되는 제 1 금속배선층(6)의 입자가 별로 들어가지 않기 때문에, 이 부분에는 제 1 금속배선층(6)의 퇴적량이 적어진다. 그 결과, 이 부분에서의 제 1 금속배선층(6)의 결정립의 성장 및 제 1 금속배선층(6)의 배선층 재료의 유동이 억제된다.
따라서, 측벽(4a, 4b)의 볼록부(4A)에 대향하는 면 및 볼록부(4A)의 측벽(4a, 4b)에 대향하는 면에는, 측벽(4a, 4b)과 거의 평행하게 되는 제 1 금속배선층(6)의 측면(60a, 60b, 61a, 61b)이 형성된다(도 2 중에 A로 둘러싼 영역).
이 제 1 금속배선층(6)의 측면(60a, 60b, 61a, 61b)의 형성에 의해, 도 1 중의 X-X'선에 따른 단면도에 따른 검출신호 강도는, 도 3에 나타낸 것과 같아져, 레지스트막측의 위치 정렬마크(9)의 측면(9a, 9b)에 대응하는 신호 P1, P4, 및 제 1 금속배선층(6)의 측면(60a, 60b, 61a, 61b)에 대응하는 신호 P2, P5, P3, P6는 강도가 크고 피크가 명확하기 때문에, 그것의 위치를 용이하게 검출할 수 있다.
그 결과, 신호 P1과 신호 P2의 거리 L1, 신호 P1과 신호 P3의 거리 L2, 신호 P4와 신호 P5의 거리 R1 및 신호 P4와 신호 P6의 거리 R2를 정확하게 측정하는 것이 가능하게 된다.
또한, 도 1 중의 X-X'선과는 다른 위치에 있어서 제 1 금속배선층(6)의 측면(60a, 60b, 61a, 61b)의 신호강도를 측정한 경우에 있어서도, 평면적으로 관찰한 경우, 요철이 감소하기 때문에 균일한 측정결과를 얻을 수 있다.
이때, 상기한 신호강도의 측정에 있어서는, X-X'선 방향의, 측벽 4a, 4b에 관한 경우에 대해 서술하였지만, 측벽 4c, 4d에 대해서도 동일한 작용효과를 얻을 수 있다.
(실시예 2)
본 실시예에 있어서의 위치 정렬마크(40)의 구조에 관해, 도 7 및 도 8을 참조하여 설명한다. 이때, 위치 정렬마크가 설치되는 위치는, 실시예 1과 동일하기 때문에, 동일 부분에는 동일부호를 부착하여, 그것의 상세한 설명은 생략한다. 또한, 도 7은, 층간절연막(5)에 설치된 위치 정렬마크(40)의 평면도로서, 설명의 편의상 제 1 금속배선층(6)은 2점 쇄선으로 나타내고 있다.
양 도면을 참조하면, 실시예 1에 있어서의 위치 정렬마크(4)의 구조와 본 실시예에 있어서의 위치 정렬마크(40)를 비교한 경우, 고리 형상의 볼록부(4A)의 선단부에 뾰족한 능선부(4B)가 설치되고, 또한, 오목부의 측벽(4a, 4b, 4c, 4d)의 상단 영역부가, 상측을 향함에 따라서 오목부로부터 멀어지는 테이퍼(4T)가 설치되어 있는 점에서 서로 다르고, 기타의 구조는 동일하다.
다음에, 상기한 구조로 이루어진 위치 정렬마크(40)의 제조방법에 대해, 도 10∼도 13을 참조하여 설명한다. 이때, 도 10∼도 13은 도 7 중의 X-X'선 단면에 따른 단면도이다.
도 10을 참조하면, 층간절연막(5) 위에 레지스트막(10)을 형성한다. 그후, 도 11을 참조하면, 포토리소그래피 기술에 의해 레지스트막(10)의 패터닝을 행하여, 위치 정렬마크(40)의 오목부에 대응하는 위치에 개구 패턴(10a) 및 볼록부(4A)에 대응하는 위치에 잔존 패턴(10b)을 형성한다.
다음에, 도 12를 참조하면, 상기 개구 패턴(10a) 및 잔존 패턴(10b)을 갖는 레지스트막(10)을 마스크로 하여, 층간절연막(5)의 에칭을 행한다.
이때의 에칭은, 등방성의 웨트에칭에 의해 행해진다. 웨트에칭의 조건은, 에칭액으로서 버퍼드 불산(BHF)을 물로 희석한 것이 사용되며, 에칭액의 농도는, BHF : 물 = 1 : 수∼수 10, 에칭시간은 수분이다.
다음에, 도 13을 참조하면, 다시 레지스트막(10)을 마스크로 하여, 층간절연막(5)의 에칭을 행한다. 이때의 에칭은, 이방성의 드라이에칭에 의해 행해진다. 드라이에칭의 조건은, 에쳔트로서 C4F8, CF4, CHF3, 02, Ar 등이 사용되고, 가스압은 1X10-5Torr∼수 10 Torr, 전압은 교류 바이어스 수 10 W∼수 1000 W 또는 직류 바이어스, 마이크로파 등이다. 그후, 레지스트막(6)을 제거함으로써, 본 실시예에 있어서의 위치 정렬마크(40)가 완성된다.
상기 구조로 이루어진 본 실시예에 있어서의 위치 정렬마크(40) 위에, 고온 스퍼터 기술을 사용한 배선 프로세스에 의해 배선층으로서, 알루미늄 등으로 이루어진 제 1 금속배선층(6)을 막형성한 경우, 전술한 실시예 1에 있어서의 위치 정렬마크(4)와 동일한 작용효과를 얻을 수 있는 동시에, 다시 이하에 나타낸 작용효과를 얻을 수 있다.
본 실시예에 있어서의 위치 정렬마크(40)에 있어서는, 고리 형상의 볼록부(4A)의 선단부에 뾰족한 능선부(4B)가 설치되고, 다시, 오목부의 측벽(4a, 4b, 4c, 4d)의 상단 영역부가, 상측을 향함에 따라 오목부로부터 멀어지는 테이퍼(4T)가 설치되어 있기 때문에, 도 8에 나타낸 것과 같이, 능선부(4B)에서는 스퍼터되는 제 1 금속배선층(6)의 입자의 입사각(도 2 중의 화살표 R)이 평탄부에 비해 제한되어, 스퍼터되는 제 1 금속배선층(6)의 입자가 별로 퇴적되지 않는다.
그 결과, 이 능선부(4B)에서의 제 1 금속배선층(6)의 결정립의 성장 및 제 1 금속배선층(6)의 배선층 재료의 유동이 억제된다.
따라서, 본 실시예에 있어서도, 실시예 1과 마찬가지로, 측벽(4a, 4b)의 볼록부(4A)에 대향하는 면 및 볼록부(4A)의 측벽(4a, 4b)에 대향하는 면에는, 측벽(4a, 4b)과 거의 평행하게 되는 제 1 금속배선층(6)의 측면(60a, 60b, 61a, 61b)이 형성되고(도 8 중의 A로 둘러싼 영역), 제 1 금속배선층(6)이 별로 퇴적되지 않는 능선부(4B)가 형성된다.
이 제 1 금속배선층(6)의 측면(60a, 60b, 61a, 61b) 및 능선부(4B)의, 도 7 중 X-X'선에 따른 단면도에 따른 검출신호 강도는, 도 9에 나타낸 것과 같아져, 레지스트막측 정렬마크(9)의 측면(9a, 9b)에 대응하는 신호 P1, P4, 및 제 1 금속배선층(6)의 측면(60a, 60b, 61a, 61b)에 대응하는 신호 P2, P5, P3, P6 이외에, 강도가 크고 피크가 명확한 능선부(4B)에 대응하는 신호 P10, P11을 검출할 수 있다.
그 결과, 신호 P1과 신호 P2의 거리 L1, 신호 P1과 신호 P3의 거리 L2, 신호 P4와 신호 P5의 거리 R1, 신호 P4와 신호 P6의 거리 R2에 덧붙여, 신호 P1과 신호 P10의 거리 L3 및 신호 P4와 신호 P11의 거리 R3를 정확하게 측정하는 것이 가능하게 된다.
또한, 도 7 중의 X-X'선과는 다른 위치에 있어서 제 1 금속배선층(6)의 측면(60a, 60b, 61a, 61b)의 신호강도를 측정한 경우에 있어서도, 평면적으로 관찰한 경우, 요철이 감소하기 때문에 균일한 측정결과를 얻을 수 있다.
이때, 상기한 신호강도의 측정에 있어서는, X-X'선 방향의, 측벽 4a, 4b에 관한 경우에 대해 서술하였지만, 측벽 4c, 4d에 대해서도 동일한 작용효과를 얻을 수 있다.
(실시예 3)
본 실시예에 있어서의 위치 정렬마크(41)의 구조에 대해, 도 14 및 도 15를 참조하여 설명한다. 이때, 위치 정렬마크(41)는, 실시예 1 및 실시예 2와는 달리, 도 21의 단면도에 나타낸 층간절연막(7)에 설치된다.
이때, 실시예 1 및 실시예 2와 동일한 부분에는 동일 부호를 부착하여, 그것의 상세한 설명은 생략한다. 또한, 도 14는, 층간절연막(7)에 설치된 위치 정렬마크(41)의 평면도로서, 설명의 편의상, 제 2 금속배선층(8)은 2점 쇄선으로 나타내고 있다.
양 도면을 참조하면, 절연층으로서의 층간절연막(7)은, 서로 평행하게 배치된 2개의 하부층 배선층으로서의 제 1 금속배선층(6) 위에 설치되어 있다. 또한, 이 층간절연막(7)에 설정된 위치 정렬마크(41)는, 서로 평행하게 배치된 2개의 하부층 배선층(6) 사이에 설치되어 있고, 평면형상이 사각 형태이며, 대향하는 측벽 41a, 41b와 대향하는 측벽 41c, 41d를 갖는 오목부로 이루어진다.
층간절연막(7)은, 플라즈마 산화막으로 이루어진 하부층(7a), SOG로 이루어진 중간층(7b) 및 플라즈마 산화막으로 이루어진 상부층(7c)의 3층 구조로 이루어진다. 또한, 오목부에 있어서는, 하부층(7a) 및 상부층(7c)이 중간층(7b)보다도 상기 오목부의 내측으로 돌출하는 노출면이 형성되어 있고, 중간층(7b)의 상부에는, 노출면의 경사가(도 15 중의 Q로 나타낸 각도) 90°이상으로 되는 측면(7e)이 설치되어 있다.
또한, 상부층(7c)의 노출면의 상단 영역에는, 상측으로 향함에 따라 오목부로부터 멀어지는 테이퍼(7f)가 설치되어 있다. 이 상부층(7c)에 설치되는 테이퍼(7f) 및 중간층(7b)에 설치되는 측면(7e)에 의해 막형성 제어영역을 구성한다.
다음에, 상기 구조로 이루어진 위치 정렬마크(41)의 제조방법에 대해, 도 17및 도 18을 참조하여 설명한다.
도 17을 참조하면, 층간절연막(5) 위에 서로 평행하게 배치된 2개의 하부층 배선층(6)을 형성한다. 그후, 2개의 하부층 배선층(6)을 덮도록 막 두께 0.1㎛∼0.5㎛의 플라즈마 산화막으로 이루어진 하부층(7a), 막 두께 0.2㎛∼0.4㎛의 SOG로 이루어진 중간층(7b) 및 막 두께 0.3㎛∼1.0㎛의 플라즈마 산화막으로 이루어진 상부층(7c)을 형성한다.
이와 같이 층간절연막(7)을 3층 구조로 하는 것은, SOG는 막 특성은 좋지만, 단차 피복성의 관점에서는 하부층의 형상을 그대로 반영하여 단차를 생기게 하기 쉽다. 한편, 플라즈마 산화막은 막 특성은 나쁘지만, 단차 피복성의 관점에서는 하부층의 형상에 영향을 받지 않아 단차가 생기기 어렵다. 따라서, 이들 막을 전술한 것과 같이 조합함으로써, 층간절연막(7)에 요구되는 막 특성을 유지하면서, 층간절연막(7)의 표면의 평탄화를 도모하고자 하는 것이다.
그후, 상부층(7c) 위에, 서로 평행하게 배치된 2개의 하부층 배선층(6) 사이에 대응하는 위치에 개구 패턴(11a)을 갖는 레지스트막(11)을 형성한다.
다음에, 도 18을 참조하면, 개구 패턴(11a)을 갖는 레지스트막(11)을 마스크로 하여, 층간절연막(7)의 에칭을 행한다.
이때의 에칭은, 등방성의 웨트에칭과 이방성의 드라이에칭의 조합에 의해 행해진다. 웨트에칭의 조건은, 에칭액으로서 버퍼드 불산(BHF)을 물로 희석한 것이 사용되고, 에칭액의 농도는, BHF : 물 = 1 : 수∼수 10, 에칭 시간은 수분이다.
드라이에칭의 조건은, 에쳔트로서 C4F8, CF4, CHF3, 02, Ar 등이 사용되고, 가스압은 1X10-5Torr∼수 10 Torr, 전압은 교류 바이어스 수 10 W∼수 1000 W 또는 직류 바이어스, 마이크로파 등이다.
이러한 에칭처리에 의해, 2개의 하부층 배선층(6)의 근방에 설치된 하부층(7a) 및 중간층(7b)의 단차 피복성의 관계로부터, 중간층(7b)이 가장 많이 노출되는 동시에, 하부층(7a) 및 상부층(7c)이 중간층(7b)보다도 상기 오목부의 내측으로 돌출하는 노출면이 형성된다. 그 결과, 중간층(7b)의 상부에는, 노출면의 경사가 90°이상이 되는 측면(7e)이 형성되고, 또한, 상부층(7c)의 노출면의 상단 영역에는, 상측을 향함에 따라 오목부로부터 멀어지는 테이퍼(7f)가 형성된다.
그후, 레지스트막(6)을 제거함으로써, 본 실시예에 있어서의 위치 정렬마크(41)가 완성된다.
이와 같이 본 실시예에 있어서의 위치 정렬마크(41)에 따르면, 도 15를 참조하면, 위치 정렬마크(41) 위에 고온 스퍼터 기술에 의해, 알루미늄 등으로 이루어지는 제 2 금속배선층(8)을 막형성한 경우, 상부층(7c)에 설치된 테이퍼(7f) 및 중간층(7b)에 설치된 측면(7e)으로 이루어진 막형성 제어영역에 의해, 스퍼터되는 제 2 금속배선층(8)의 입자의 입사각(도 15 중의 화살표 R)에 대해 그림자를 형성한다. 그 때문에, 오목부의 내측에 노출하는 중간층 7b에는, 스퍼터되는 제 2 금속배선층(8)의 입자가 별로 들어가지 않기 때문에, 이 부분에는 제 2 금속배선층(8)의 퇴적량이 적어진다.
또한, 중간층(7b)을 구성하는 SOG는, 하부층(7a) 및 상부층(7c)을 구성하는 플라즈마 산화막보다도 가열시에 방출되는 H20 등의 가스가 많다. 이 가스의 발생은, 제 2 금속배선층(8)의 재료의 유동을 억제하는 효과가 있다. 따라서, 중간층(7b)의 노출면적을 하부층(7a) 및 상부층(7c)보다도 많이 노출시키도록 함으로써, 상기한 효과를 효과적으로 실현하는 것이 가능하게 된다.
이상에 의해, 오목부의 내측으로 노출하는 중간층(7b)에서의 제 2 금속배선층(8)의 결정립의 성장 및 배선층 재료의 유동이 억제된다. 따라서, 오목부의 내측에 노출하는 상부층(7c)의 노출 부분에는 거의 수직하게 되는 제 2 금속배선층(8)의 측면(80a, 80b)(도 15 중의 A로 둘러싼 영역)이 형성된다.
이 제 2 금속배선층(8)의 측면(80a, 80b)의, 도 14 중의 X-X'선에 따른 단면도에 따른 검출신호 강도는, 도 16에 나타낸 것과 같이 되어, 강도가 크고 피크가 명확한, 레지스트막측 위치 정렬마크(9)의 측면(9a, 9b)에 대응하는 신호 P1, P3, 및 제 2 금속배선층(8)의 측면(80a, 80b)에 대응하는 신호 P2, P4를 검출할 수 있다.
그 결과, 신호 P1과 신호 P2의 거리 L1, 신호 P3와 신호 P4의 거리 R1을 정확하게 측정하는 것이 가능하게 된다.
또한, 도 14의 X-X'면과는 다른 위치에 있어서 제 2 금속배선층(8)의측면(80a, 80b)의 신호강도를 측정한 경우에 있어서도, 평면적으로 관찰한 경우, 요철이 감소하기 때문에 균일한 측정결과를 얻을 수 있다.
또한, 상기한 신호강도의 측정에 있어서는, X-X'선 방향의, 측벽 41a, 41b에 관한 경우에 대해 서술하였지만, 측벽 41c, 41d에 대해서도 동일한 작용효과를 얻을 수 있다.
더구나, 막형성 제어영역으로서의 테이퍼(7f) 및 측면(7e)을 형성하기 위해, 전술한 것과 같이, 층간절연막(7)을 구성하는 하부층(7a), 중간층(7b) 및 상부층(7c)의 에칭 레이트의 차이를 이용하도록 하였지만, 열처리에 의한 수축율의 차이를 이용할 수 있으며, 또한, 층간절연막(7)에 요구되는 막 특성 및 단차 피복성을 갖는 재료이면, SOG 및 플라즈마 산화막에 한정되지 않는다.
또한, 상기한 실시예 1∼실시예 3에 나타낸 위치 정렬마크 4, 40, 41을 도 19에 나타낸 인접하는 4개의 칩(50)의 다이싱 라인(51)의 사이에 설치되는 십자 형태의 위치 정렬마크(52)에 적용하는 것에 의해서도, 각 실시예에서 서술한 것과 동일한 작용효과를 얻을 수 있다.
여기에서, 신호강도의 측정에 있어서 보다 정밀도를 높이는 측정방법으로서, 도 20에 나타낸 것과 같이, 제 1 금속배선층(6)(또는 제 2 금속배선층(8))과 레지스트막(9)과의 간격을, 길이 L의 사이에 있어서 간격 D로 n개소(X1∼Xn) 측정한다. 이 측정값 Xi(X1∼Xn)의 평균값을 XA라 하면, 신호강도의 측정 정밀도의 지표가 되는 표준편차 σ는, 하기의 식으로 나타낼 수 있다.
따라서, 상기한 길이 L을 길게 잡을 수 있도록, 위치 정렬마크(52)를 설치함으로써, 신호강도의 측정 정밀도를 향상시키는 것이 가능하게 된다.
이때, 상기한 각 실시예에서 나타낸 위치 정렬마크에 있어서는, 도 21에 나타낸 구조를 갖는 반도체 장치에 적용한 경우에 대해 설명하였지만, 기타 동일한 구성을 갖는 반도체 장치에 적용하는 것도 가능하다.
본 발명에 근거한 위치 정렬마크 및 그 제조방법에 따르면, 위치 정렬마크 내부에 막형성 제어영역을 설치하는 것에 의해, 위치 정렬마크에 막형성된 배선층의 위치검출을 용이하면서도 정확하게 행하는 것이 가능하게 된다.

Claims (3)

  1. 절연층(5, 7) 위에 형성되는 배선층(6, 8)의 위치를 검출하기 위해, 상기 절연층(5, 7)에 형성되고, 평면형상이 사각형 형상이며 2조의 대향하는 측벽을 갖는 오목부로 이루어진 반도체 장치의 위치 정렬마크(4, 41)에 있어서,
    상기 오목부는, 상기 배선층(6, 8)의 막형성시에, 상기 오목부 내부에 형성되는 상기 배선층(6, 8)의 상기 측벽(4a, 4b, 4c, 4d, 41a, 41b, 41c, 41d)에 대향하는 면에, 상기 측벽(4a, 4b, 4c, 4d, 41a, 41b, 41c, 41d)과 평행하게 되는 측면(60a, 60b, 61a, 61b, 80a, 80b)을 형성하기 위한 막형성 제어영역(4A)을 구비한 것을 특징으로 하는 반도체 장치의 위치 정렬마크.
  2. 절연층(5) 위에 형성되는 배선층(6)의 위치를 검출하기 위해, 상기 절연층(5)에 형성되고, 평면형상이 사각형 형상이며 2조의 대향하는 측벽을 갖는 오목부로 이루어지고, 상기 오목부 내부에 있어서 상기 측벽에 대해 대향하도록 배치된 볼록부(4A)를 포함하는 반도체 장치의 위치 정렬마크의 제조방법에 있어서,
    상기 절연층(5)을 형성하는 공정과,
    상기 절연층(5) 위에, 평면형상이 사각형 형상인 개구 패턴과, 상기 개구 패턴의 내주벽에 대향하도록 소정거리 떨어진 위치에 설치된 볼록 패턴을 갖는 레지스트막을 형성하는 공정과,
    에칭에 의해, 상기 레지스트막을 마스크로 하여 상기 절연층의 패터닝을 행하여, 2조의 대향하는 측벽을 가지는 상기 오목부와, 상기 오목부 내부에 있어서 상기 측벽에 대해 대향하도록 배치된 상기 볼록부(4A)를 형성하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 위치 정렬마크의 제조방법.
  3. 서로 평행하게 배치된 2개의 하부층 배선층(6)과, 2개의 상기 하부층 배선층의 상측에서 교차하도록 형성된 배선층(8)의 위치를 검출하기 위해, 상기 하부층 배선층과 상기 배선층 사이에 설치된 절연층(7)에 형성된 평면형상이 사각형 형상인 오목부로 이루어진 반도체 장치의 위치 정렬마크의 제조방법에 있어서,
    서로 평행하게 배치된 2개의 상기 하부층 배선층(6)을 형성하는 공정과,
    2개의 상기 하부층 배선층 위에 상기 절연층(7)을 형성하는 공정과,
    평행하게 배치된 2개의 상기 배선층(6) 사이에 위치하는 상기 절연층(7)에 상기 오목부를 설치하기 위해, 상기 오목부에 해당하는 영역에 개구부를 갖는 레지스트막을 상기 절연층 위에 형성하는 공정과,
    에칭에 의해, 상기 레지스트막을 마스크로 하여 상기 절연층의 패터닝을 행하는 공정을 구비하고,
    상기 절연층(7)을 형성하는 공정은, 하부층(7a), 중간층(7b) 및 상부층(7c)의 3층 구조를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 위치 정렬마크의 제조방법.
KR1019990016193A 1998-07-07 1999-05-06 반도체 장치의 위치 정렬마크 및 그 제조방법 KR100326911B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10191828A JP2000021737A (ja) 1998-07-07 1998-07-07 位置合わせマークおよびその製造方法
JP191828 1998-07-07

Publications (2)

Publication Number Publication Date
KR20000011258A KR20000011258A (ko) 2000-02-25
KR100326911B1 true KR100326911B1 (ko) 2002-03-13

Family

ID=16281205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990016193A KR100326911B1 (ko) 1998-07-07 1999-05-06 반도체 장치의 위치 정렬마크 및 그 제조방법

Country Status (5)

Country Link
US (1) US6304001B1 (ko)
JP (1) JP2000021737A (ko)
KR (1) KR100326911B1 (ko)
DE (1) DE19921015A1 (ko)
TW (1) TW407310B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493410B1 (ko) * 2001-03-15 2005-06-07 주식회사 하이닉스반도체 얼라인먼트 마크
US9076821B2 (en) * 2007-04-30 2015-07-07 Infineon Technologies Ag Anchoring structure and intermeshing structure
DE102007020263B4 (de) * 2007-04-30 2013-12-12 Infineon Technologies Ag Verkrallungsstruktur
CN102689366A (zh) * 2011-03-23 2012-09-26 正恩科技有限公司 晶圆破片边缘的米字搜寻方法
WO2017169485A1 (ja) * 2016-03-30 2017-10-05 パナソニックＩｐマネジメント株式会社 半導体装置
JP7110796B2 (ja) * 2018-07-30 2022-08-02 株式会社デンソー 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56140626A (en) * 1980-04-02 1981-11-04 Toshiba Corp Manufacture of semiconductor device
JPH03270233A (ja) * 1990-03-20 1991-12-02 Fujitsu Ltd 金属配線層の平坦化方法
JPH07335721A (ja) * 1994-06-13 1995-12-22 Mitsubishi Electric Corp アライメントマークを有する半導体装置
US5872042A (en) * 1996-08-22 1999-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for alignment mark regeneration
US5958800A (en) * 1996-10-07 1999-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for post planarization metal photolithography
US6020249A (en) * 1997-07-10 2000-02-01 Taiwan Semiconductor Manufacturing Company Method for photo alignment after CMP planarization
US5933744A (en) * 1998-04-02 1999-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Alignment method for used in chemical mechanical polishing process
US6100158A (en) * 1999-04-30 2000-08-08 United Microelectronics Corp. Method of manufacturing an alignment mark with an etched back dielectric layer and a transparent dielectric layer and a device region on a higher plane with a wiring layer and an isolation region

Also Published As

Publication number Publication date
US6304001B1 (en) 2001-10-16
KR20000011258A (ko) 2000-02-25
DE19921015A1 (de) 2000-01-20
TW407310B (en) 2000-10-01
JP2000021737A (ja) 2000-01-21

Similar Documents

Publication Publication Date Title
US7282422B2 (en) Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same
US7005755B2 (en) Semiconductor device and fabrication process thereof
JPH0321901B2 (ko)
US6821687B2 (en) Photo mask for fabricating semiconductor device having dual damascene structure
KR100326911B1 (ko) 반도체 장치의 위치 정렬마크 및 그 제조방법
EP0094126B1 (en) Sensor having a magnetic field-sensitive element and method of manufacturing same
KR100598258B1 (ko) 위상 시프트 마스크 및 제조 방법
CN101097903B (zh) 重叠对准图案及其制造方法
KR100427501B1 (ko) 반도체 제조방법
US6153941A (en) Semiconductor registration measurement mark
US6181018B1 (en) Semiconductor device
JP2555964B2 (ja) アライメント精度調査パターン
JP3214279B2 (ja) 半導体装置の製造方法
JPH06180210A (ja) スペーサの寸法を測定するための方法
KR101067860B1 (ko) 멀티오버레이 측정마크 및 그 형성 방법
US5882980A (en) Process of forming bipolar alignment mark for semiconductor
JP3019839B2 (ja) 重ね合わせ測定用マークを有する半導体装置及びその製造方法
KR0144254B1 (ko) 반도체 소자의 테스트 패턴 및 이의 제조방법
JPH0475316A (ja) 半導体装置の製造方法
KR100207480B1 (ko) 얼라인 마크의 형성 방법
JP3890919B2 (ja) 半導体装置の製造方法
JPH095788A (ja) マトリクス型液晶表示装置
KR100881813B1 (ko) 반도체소자의 중첩마크 형성방법
JP2850855B2 (ja) 半導体装置の製造方法
KR100317581B1 (ko) 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee