KR100326280B1 - 반도체용 회로선의 제조 및 성형 방법 - Google Patents

반도체용 회로선의 제조 및 성형 방법 Download PDF

Info

Publication number
KR100326280B1
KR100326280B1 KR1020000042860A KR20000042860A KR100326280B1 KR 100326280 B1 KR100326280 B1 KR 100326280B1 KR 1020000042860 A KR1020000042860 A KR 1020000042860A KR 20000042860 A KR20000042860 A KR 20000042860A KR 100326280 B1 KR100326280 B1 KR 100326280B1
Authority
KR
South Korea
Prior art keywords
silver
gold
mold
bar
rod
Prior art date
Application number
KR1020000042860A
Other languages
English (en)
Other versions
KR20010039755A (ko
Inventor
박판호
박성현
Original Assignee
박성현
주식회사 씨엠전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박성현, 주식회사 씨엠전자 filed Critical 박성현
Priority to JP2001531138A priority Critical patent/JP3640925B2/ja
Priority to AU67373/00A priority patent/AU6737300A/en
Priority to PCT/KR2000/000949 priority patent/WO2001029889A1/en
Priority to CNB008160902A priority patent/CN1175481C/zh
Publication of KR20010039755A publication Critical patent/KR20010039755A/ko
Application granted granted Critical
Publication of KR100326280B1 publication Critical patent/KR100326280B1/ko
Priority to HK03106093A priority patent/HK1053905A1/xx

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/431—Pre-treatment of the preform connector
    • H01L2224/4312—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/432—Mechanical processes
    • H01L2224/4321—Pulling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 종래에 금 만을 사용하여 제조함으로써 발생하는 인장강도 및 가격경쟁력의 한계성과, 은 만을 사용함으로써 발생하는 내구성 및 내화학성 그리고 내산화성의 취약으로 인한 문제점을 해소할 수 있음은 물론, 반도체 분야에서 요구하는 전기 비저항이 월등히 우수하고, 인장강도를 기존보다 월등하게 향상시키며, 또한 열과 전기 전도도가 좋고 기계적 성질인 내구성과 내화학성 및 내산화성을 동시에 만족시킬 수 있도록 하는 반도체용 회로선의 제조 및 성형 방법에 관한 것으로서, 소정의 길이를 갖도록 마련된 은봉을 금형내의 중심에 수직으로 세워 전기로에 투입한 후, 상기 은봉의 표면이 반용융상태가 되도록 가열하는 제 1단계; 상기 은봉의 표면이 반용융상태가 되면 금 용탕을 은봉의 외부를 감싸도록 금형에 주입하여 상기 금 용탕이 반용융상태인 은봉의 표면에 함침되어 융합되게하는 제 2단계; 상기 은봉의 표면에 금 용탕이 함침되어 융합되면 이를 로내에서 냉각시키고 그 냉각물을 소둔로에 다시 투입하여 소둔하는 제 3단계; 및 상기 소둔이 완료되면 그를 금형으로부터 추출하여 필요한 직경으로 연신하는 제 4단계를 거쳐 반도체용 회로선을 제조함을 요지로 한다

Description

반도체용 회로선의 제조 및 성형 방법{A wire for semiconductor and a manufacturing method thereof}
본 발명은 반도체용 회로선의 제조 방법과 성형방법에 관한 것으로서, 더욱 상세하게는 임의의 크기와 길이로 형성된 은봉과 그 은봉의 표면에 접합된 금층과의 접합계면이 용융합금층(즉, 고용체) 상태로된 반도체용 회로선을 제조함으로써 반도체 분야에서 요구되는 열과 전기 전도도 및 인장강도를 향상시키며, 내구성과 내화학성 및 내산화성을 동시에 만족시킬 수 있도록 하여 제품의 신뢰성과 가격 경쟁력을 확보할 수 있도록 한 반도체 회로선의 제조 및 성형 방법에 관한 것이다.
일반적으로 사용되고 있는 반도체용 회로선은 은 만으로 제조된 것이 이상적이나 이는 열 전도도와 전기 전도도는 좋으나, 내구성과 내화학성 및 내산화성이 떨어져 반도체용 회로선으로써의 사용이 부적합함은 물론, 사용수명이 단축되는 문제점이 있었다.
따라서, 상기의 문제점을 해소하고자 근래에는 금 만으로 제조된 반도체용 회로선을 제조하여 사용하고 있으나, 이는 금이 고가(高價)여서 가격 경쟁력이 떨어질 뿐만 아니라, 금의 고유 특성 상 반도체 회로선에 요구되는 인장강도, 전기비저항, 및 열전도도 등의 개선에 한계가 있고, 상기 은 만으로 제조된 반도체용 회로선의 단점인 내구성과 내화학성 및 내산화성은 보완할 수 있었으나, 상대적으로열 전도도와 전기 전도도가 떨어져 최적의 반도체용 회로선으로 사용하기에는 적절치 못한 문제점이 있었다.
또한 종래에는 은선의 표피에 금피막을 접합시키는 성형방법이 대한민국 특허출원 제 1993 - 21794호에 제공되어 있는 바, 이 방법은 금괴를 압연하여 두께가 약 0.5mm가 되고 직경이 3.5㎝가 되는 박판(薄板)상으로 만들고 기포가 제거된 은봉을 700℃ - 800℃로 가열하여 이에 상기 제조된 금박판을 감아주고, 이를 재차 500℃ - 600℃로 가열하여 은봉의 표면과 금박판의 내면이 확산접합으로 긴밀히 밀착되게 하는 방법이 있었다.
그러나, 상기의 방법으로 제조된 성형품은 악세사리 용품의 용도로서만 사용될 수 있는 정도의 것으로서, 그 성형품의 제조방법은 은봉의 표면에 금박판을 감은 후 가열하여 금과 은의 계면이 상호 확산접합되도록 하는 것이기 때문에, 금의 용융온도인 1063℃에 근접하도록 가열해야 하고, 이와 같은 온도로 가열하면 은봉은 용융온도가 960℃이기 때문에 상기 은봉의 형상을 변형시키는 문제점을 안고 있었다.
또한 은선의 표피에 금피막을 부분 접합시키는 성형방법이 제공되어 악세사리 용품의 용도로서만 사용되는 대한민국 특허출원 제 1999 - 17837호가 있으나, 이는 은봉의 선택된 곳에 고정홈을 가공하고 이에 금박을 안착시킨 후, 내부에 돌출라인이 형성된 금형을 삽입하여 확산접합하는 방법으로서, 이와 같은 방법은 은봉의 일부분에 금피막을 형성시켜 악세사리 제조 기술로만 사용할 수 있을 뿐 반도체용 회로선의 제조 기술로서는 적절치 못한 것이었다.
즉, 상기의 방법을 포함하는 종래의 금과 은의 접합 방법은 금과 은이 단순히 접합되어 있을 정도의 부착력만을 제공할 뿐 반도체 회로선과 같이 미세선으로의 가공에 필요한 접합력을 보유하지 못한 것이기 때문에, 현재 사용되고 있는 반도체 본딩 와이어용 금선 정도의 미세선으로 가공할 수 없는 문제점이 있었다.
본 발명은 상기의 문제점을 해소하고자 발명한 것으로서, 그 목적은 첨단 반도체용 회로선을 제조함에 있어 제조공정이 간편하고 용이하며, 종래에 금 만을 사용하여 제조함으로써 발생하는 가격 경쟁력의 한계성과, 은 만을 사용하여 제조함으로써 발생하는 내구성 및 내화학성 그리고 내산화성의 취약으로 인한 문제점을 해소할 수 있음은 물론, 반도체 분야에서 요구되는 열과 전기 전도도, 전기 비저항, 그리고 인장강도를 포함하는 주요 특성의 향상 및 내구성과 내화학성, 내산화성, 극세선 가공에 필요한 금과 은의 접합력 등을 동시에 만족시킬 수 있는 반도체용 회로선의 제조방법을 제공함에 있다.
도 1은 본 발명의 반도체용 회로선을 제조하는 공정을 나타낸 흐름도이고,
도 2는 본 발명의 은봉 발췌 사시도이고,
도 3은 본 발명의 금형 발췌 사시도이고,
도 4는 본 발명의 은봉이 금형내에 고정된 상태의 사시도이고,
도 5는 본 발명의 은봉이 금형내에 고정된 상태에서 금 용탕이 주입된 상태의 평면도이고,
도 6은 본 발명의 은봉이 금형내에 고정된 상태에서 금 용탕이 주입되어 함침된 상태의 단면 구성도이고,
도 7은 금과 은의 온도 평형상태를 나타낸 그래프이고,
도 8은 본 발명의 반도체용 회로선의 단면을 수천배 확대 촬영한 사진이고,
도 9는 도 8의 일부를 다시 확대한 사진이고,
도 10은 본 발명에 따른 반도체 회로선의 전기 비저항을 온도에 대하여 시험한 결과를 나타낸 그래프이다.
※도면의 주요부분에 대한 부호 설명※
10 : 은봉 11 : 돌기
20 : 금 30 : 용융합금층
40 : 금형 50 : 돌출부
본 발명의 반도체용 회로선을 제조하기 위한 특징적인 기술적 구성을 설명하면 다음과 같다.
본 발명은, 소정의 길이를 갖도록 마련된 은봉을 금형내의 중심에 수직으로 세워 전기로에 투입한 후, 상기 은봉의 표면이 반용융상태 또는 예열된 상태가 되도록 가열하는 제 1단계; 상기 은봉의 표면이 반용융상태가 되면 금 용탕을 은봉의 외부를 감싸도록 금형에 주입하여 상기 금 용탕이 반용융상태인 은봉의 표면 소정깊이로 함침되어 융합되게 하는 제 2단계; 상기 은봉의 표면에 상기 금 용탕이 함침되어 융합되면 이를 로내에서 냉각시키고, 그 냉각물을 소둔 로에 다시 투입하여 소둔하는 제 3단계; 상기 소둔이 완료되면 이를 금형으로부터 추출하여 필요한 직경으로 연신하는 제 4단계로 이루어져 반도체용 회로선을 제조한다.
그리고, 상기 은봉의 표면을 감싸는 금의 양은 체적비로 은 1이상∼10미만 대(對) 금 1이상∼10미만으로 하여 반도체용 회로선을 제조하되, 상기 은봉 대 금의 양은 체적비로 은2 : 금1, 은3 : 금1, 은4 : 금1, 또는 은5 : 금1로 하여 반도체용 회로선을 제조함이 바람직하다.
또한, 상기 은봉의 표면이 반용융상태가 되도록 가열하는 조건은 가열온도는 720℃∼820℃이고 가열시간은 20분∼6시간이며, 전기로는 진공상태로 하고, 상기 소둔로에서의 소둔조건은 소둔온도는 300℃∼450℃이고 소둔시간은 2시간∼3시간 이며, 상기 반도체용 회로선을 만들기 위한 연신 직경은 0.016mm∼0.070mm이다.
본 발명에 의하면, 상기 연신 직경은 세계 최소형 치수가 될 0.010mm부터 0.07mm까지 범위에서 가공이 가능하므로, 현재 사용되고 있는 기존 반도체용 금선(Gold Bonding Wire)의 임계 최소 치수인 0.018mm보다 작은 0.016mm 직경을 실용 치수로하여 세계 최초로 상용화 가능하며, 점차 반도체 칩이 극소화되는 추세이므로 향후 그 이하의 치수도 상용화 할 수 있다.
한편, 본 발명의 반도체용 회로선은 전선 역할을 하는 은봉은 내부 중앙에구비되고, 그 은봉의 표면 소정의 깊이로 상기 은과 금의 고용체 상태로서의 용융합금층이 형성되어 있으며, 그 용융합금층의 외부면에는 내구성 및 내화학성을 갖는 금층이 감싸도록 형성되어 있다.
그리고, 상기 외부를 감싸는 금층의 내부에 구비된 상기 은봉은 편봉, 각봉, 환봉, 및 반환봉중 어느 하나임을 특징으로 하고, 상기 은봉의 표면은 상기 금층과의 용융결합 면적 즉, 상기 용융합금층의 형성 면적을 최대로 확보하기 위하여 외주면을 따라 적어도 2개 이상의 돌기가 형성됨을 특징으로 한다.
또한, 상기 소정의 길이와 직경을 갖도록 마련된 은봉을 금형내에 구비시키고 그 금형에 금을 용융시켜서된 용탕을 순간적으로 주입하여 금과 은의 계면이 상호 함침되어 융합되면서 냉각되도록 하여 반도체용 회로선을 성형함을 특징으로 하고, 상기 은봉의 표면은 은봉의 외주면을 따라 일정한 두께를 갖도록 금층이 감싸도록 됨을 특징으로 한다.
상기와 같은 기술적 특징을 갖는 본 발명의 실시예를 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 반도체용 회로선을 제조하는 공정을 나타낸 블럭도이고, 도 2는 본 발명의 은봉 발췌 사시도이며, 도 3은 본 발명의 금형 발췌 사시도이고, 도 4는 본 발명의 은봉이 금형내에 고정된 상태의 사시도이며, 도 5는 본 발명의 은봉이 금형내에 고정된 상태에서 금 용탕이 주입된 상태의 평면도이고, 도 6은 본 발명의 은봉이 금형내에 고정된 상태에서 금 용탕이 주입되어 함침된 상태의 단면 구성도이며, 도 7은 금과 은의 온도 평형상태를 나타낸 그래프이다.
본 발명의 실시예에 대한 설명에 앞서 반도체용 회로선을 제조하는데 사용되는 금(Au)과 은(Ag)의 특성에 대해서 설명하면 다음과 같다.
상기 금은 대기중이나 물속에서도 변하지 않고, 강한 산화제에 의해서도 변하지 않음으로 내산화성, 내화학성, 및 내구성등이 우수하다. 그리고 전기 전도도는 은의 67% 정도이고, 전기 비저항은 2.35 μΩ·㎝ 이며, 열 전도도는 3.15 Watts/㎝℃이다.
또 상기 금은 결정구조가 FCC(Face Centered Cubic)이고, 격자상수는 4.07864Å(25℃)이며, 원자반경은 1.44Å이다.
상기 은은 금보다는 내산화성, 내화학성, 및 내구성등이 상대적으로 약하나 전기와 열 전도도는 금속중에서 가장 크고, 전기 비저항은 1.59 μΩ·㎝ 이며, 결정구조는 FCC(Face Centered Cubic)이고, 격자상수는 4.0862Å(25℃), 원자반경은 1.44Å이다.
따라서, 양 금속은 어떠한 비율에도 고용체를 만드는 전율고용체를 이룬다. 그리고 연신율도 소둔처리후에는 50 : 50으로 일치하기 때문에 반도체용 회로선으로 사용하고자 연신할 때에는 문제가 되지 않아 아주 미세한 회로선의 연신이 가능하다.
또한 상기 은은 전기 전도도가 금속중에서 가장 크기 때문에 전선 역할을 하고 금은 내산화성, 내화학성, 내구성등이 좋기 때문에 은선을 보호해주는 역할을 한다.
이어, 이상과 같은 특성을 갖는 금과 은을 이용한 본 발명의 반도체용 회로선의 상세한 제조방법에 대하여 설명한다.
본 발명은 먼저 99.9% 이상의 순도를 갖는 은을 이용하여 은봉을 만드는데, 그 은봉의 형상은 도 2에서 나타낸 바와 같이 표면의 원주면을 따라 다수개의 돌기(11)를 형성시켜 금과의 결합면적을 최대로 확보한다.
단, 상기 은봉(10)은 도 2와 같이 상기 돌기(11)를 가진 형상에 한정되지 않고 직사각형 형태를 취하는 편봉이나 정 4면, 정 6면, 또는 정 8면의 형태를 취하는 각봉, 그리고 원형의 형태를 취하는 환봉이나 반달형태를 취하는 반환봉 등으로 형성시켜 사용해도 된다.
이와 같이 형성된 상기 은봉(10)은 도 4에 나타낸 바와 같이 금형(40)의 내측 중앙부에 수직으로 세워 고정시키고 상기 은봉(10)의 상단부는 상기 금형(40)의 상부로 일부 돌출되게 고정시킨 다음, 이를 진공상태의 전기로(미도시)에 투입하여 720℃ - 820℃로 20분 - 3시간 가열하면 상기 금형(40)내의 상기 은봉(10)은 표면에서부터 내측으로 소정의 깊이 만큼 반용융상태가 된다.
여기서, 상기 은봉(10)을 720℃ - 820℃로 가열하는 이유는 그 이상의 온도가 되면 은의 용융점이 960℃이기 때문에 상기 은봉(10)의 형상이 유지되지 못하는 문제점이 발생하고, 그 이하가 되면 상기 은봉(10)의 표면이 반용융상태가 되지 못한다. 따라서 은봉(10)의 가열 온도는 720℃ - 820℃가 적당하다. 또한 상기 가열시간은 20분 - 3시간의 범위가 바람직하지만, 상기 금형(40) 및 상기 은봉(10)의 크기에 따라 그 가열 시간의 범위를 벗어날 수 있음을 유념하기 바란다.
이와 같이 상기 은봉(10)의 표면을 반용융 상태로 만든 후, 순도 99.9% 이상의 금(20)을 용융하여서 된 금용탕을 그 은봉(10)이 고정된 금형(40)내로 빠르게 순간 주입하고, 진공상태 또는 불활성 가스 분위기 상태의 전기로(미도시)내에 방치해 두면, 상기 전기로 내에서 금과 은간의 상호 열평형이 일어나 액체상태의 상기 금(20)입자가 반용융상태의 상기 은봉(10) 표면에 침투되어 은(10)표면의 입자와 융합되면서 금과 은의 고용체 상태인 용융합금층(30)이 형성되며, 이로 인해 상기 용융합금층(30)을 매개로 상기 금(20)과 상기 은봉(10)이 견고하게 결합되면서 상기 금층(20)이 상기 은봉(10)의 외주면을 따라 일정한 두께를 갖도록 감싸게 된다.
상기 금형(40)에 금(20)의 용탕을 주입하고 방치해 두는 의미는 로내에서 서냉이 되라는 의미이고, 상기 전기로 내부를 진공상태 또는 불할성 가스 분위기 상태로 유지시키는 이유는 은은 그 특성상 산화에 약하기 때문에 그를 방지하기 위함이다.
상기와 같이 하여 상기 용융합금층(30)을 매개로 상기 금(20)과 상기 은봉(10)이 상호 일체화 되면서 냉각이 완료되면, 이는 다시 소둔로(미도시)에 투입하여 300℃ - 450℃로 2시간 - 3시간 정도 소둔하고 서냉을 하는데, 그 이유는 결정조직의 조정 또는 내부응력을 제거하고 은과 금의 연신율을 일치시키며 연성을 증가시키기 위함이다.
상기 소둔온도와 소둔시간을 상기 범위 이하로 하게되면 상기 결정조직의 조정이 미흡하고, 내부응력이 제거되지 못하며 은과 금의 연신율이 불일치하고 연성이 향상되지 못하는 문제점이 발생하였다.
이상의 공정이 완료되면, 최종적으로 상기 금형(40)으로 부터 상기 최종 제조물을 인출해 내어 상기 금형(40)의 상부로 돌출된 돌출부(50)를 연신기(도면 미도시)에 물리고, 직경이 0.016mm - 0.070mm가 되도록 연신을 하여 스풀(Spool)에 권취함으로써, 반도체용 회로선의 제조를 완료한다.
도 8은 상기와 같이 본 발명에 따라 제조된 직경 30.2㎛의 반도체용 회로선의 단면을 수천배 확대 촬영한 사진으로서, 상기 은봉(10)의 표면으로부터 소정 깊이로 상기 금(20)이 함침되어 융합된 것을 나타내며, 그 함침 융합두께가 기존의 열압착 등으로 접합된 접합 확산층의 두께보다 월등히 큼을 알 수 있다.
또한, 도 9는 상기 도 8의 일부를 다시 더 확대한 것으로서, 상기 금(20)과 상기 은봉(10)간의 계면에 금과 은의 고용체로서의 상기 용융합금층(30)이 형성되어 있음을 알 수 있다.
한편, 본 발명의 은봉(10) 표면에 감싸지는 금(20)의 양은 필요에 따라 조정할 수 있는데, 그 조정범위는 은 1 이상 ~ 10 미만 : 금 1 이상~ 10 미만으로 하고, 메모리 용량이 크거나 전기 비저항을 극소로 요구되는 용도의 곳에 사용하고자 할 때에는 상기 금의 양이 비교적 적은 것을 사용하도록 한다.
또한, 상기의 메모리 용량이나 전기 비저항의 조건을 감안하여 은 2 : 금 1, 은 3 : 금 1, 은 4 : 금 1, 은 5 : 금 1 체적비로 된 것중 어느 하나를 선택하여 사용하면 되고 그리고 아주 미량의 금 성분이 필요한 용도의 곳에 사용하고자 할 때에는 상기 체적비 보다 적은양의 금을 사용한 것을 선택하여 사용하도록 한다.
상기 은과 금의 체적비에 따른 온도관리는 하기의 계산식에 의해 적용관리된다.
계산식
열량Q = C(비열) × m(질량≒중량) × △t(온도)
참조 : (금의 비열 C = 0.0312cal/gr, 은 비열 C = 0.0556cal/gr)
(금의 비중 : 19.3gr/㎤, 은의 비중 : 10.5gr/㎤)
공히 계산 편의상 금의 체적을 100㎤으로 볼때
금의 중량 = 100㎤ × 19.3gr/㎤ = 1930gr
은의 중량 : 금 1 : 은 2인 경우 = 200㎤ × 10.5gr/㎤ = 2100gr
금 1 : 은 3인 경우 = 300㎤ × 10.5gr/㎤ = 3150gr
금 1 : 은 4인 경우 = 400㎤ × 10.5gr/㎤ = 4200gr
금 1 : 은 5인 경우 = 500㎤ × 10.5gr/㎤ = 5250gr
여기에서, 중량과 온도는 반비례하지만 체적의 변화가 있는 은봉(10)과 금형(40) 전체를 은봉(10)의 표면층이 반용융되는 온도인 720℃ - 820℃ 범위로 금(20)용탕이 금형(40)에 주입되기 전에 전기로 속에서 일정하게 예열됨으로, 상기 금(20)용탕이 금형(40)에 들어가 도 7에 나타낸 바와 같이 열평형을 이루면서 은봉(10)과 금(20)의 접촉층이 함침되는 범위는 거의 동일하게 되므로 은의 체적비에 따른 특별한 온도관리는 생략해도 된다.
또한 본 발명의 은봉(10)은 외부를 감싸는 금(20)의 내부 중앙에 위치해야 하고, 금(20)은 은봉(10)의 외부를 감싸도록 마련해야 반도체용 회로선으로써의 목적을 달성할 수 있다.
이상과 같이 제조된 본 발명의 반도체용 회로선의 우수성을 입증하기 위하여, 본 발명에 따라 제조된 반도체용 회로선의 인장하중(Breaking Lode) 및 전기 비저항에 대한 시험 결과를 설명하면 다음과 같다.
먼저, 하기 [표 1]은 대한민국 산업자원부 기술표준원에 의뢰하여 본 발명에 따른 반도체 회로선의 인장하중을 나타내는 것으로서, 본 발명에 따라 제조된 직경 30.2㎛, 33.1㎛, 37.5㎛ 및 49.5㎛의 각 시료에 대한 인장하중이 각각 28, 38, 42 및 80으로 나타났다.
[표 1] 본 발명 반도체 회로선의 인장하중 특성
시료직경(㎛) 인장하중(gf)
30.2 28
33.1 38
37.5 42
49.5 80
하기 [표 2] 및 [표 3]은 본 기술 분야에서 현재까지 반도체용 골드 와이어로 세계적으로 널리 사용되고 있는 해라우스 오리엔탈 골드 와이어(Heraeus Oriental Gold Wire)의 특성 및 다나까 본딩 와이어(Tanaka Bonding Wire)의 특성과 을 각각 나타낸 것으로서, 상기 [표 1]의 본 발명과 비교하여 거의 동일 직경에서 인장하중이 상호 약 2배 이상 차이남을 알 수 있다.
[표 2] 해라우스 오리엔탈 본딩와이어의 특성
직경(㎛) 실내 온도(room temp) 고온(high temp)(250℃)
신장율(%) 인장하중(gr) 신장율(%) 인장하중(gr)
20 4.1 8.1 1.3 6.2
25 4.0 12.9 1.6 11.1
30 4.3 19.9 1.8 16.8
33 4.5 21.5 1.9 18.2
38 4.8 26.5 2.2 20.3
[표 3] 다나까 본딩 와이어의 특성 (H: hard, M: medium, S: soft)
직 경 무 게 상 태 신장율 인장하중
㎛ mil mg/20cm % gr
18±1 0.7±0.05 0.87-1.09 H 0.5-2.5 4.0
M 2.0-5.0 2.5
S 4.0-8.0 1.5
20±1 0.8±0.05 1.10-1.34 H 0.5-2.5 7.0
M 2.0-6.0 4.0
S 6.0-11.0 2.0
23±1 0.9±0.05 1.47-1.75 H 0.5-2.5 8.0
M 2.0-7.0 5.0
S 7.0-11.0 4.0
25±1 1.0±0.05 1.75-2.05 H 0.5-2.5 11.0
M 2.0-8.0 7.0
S 8.0-12.0 5.0
28±1 1.1±0.05 2.21-2.55 H 0.5-2.5 14.0
M 2.0-8.0 8.0
S 8.0-12.0 6.0
30±1 1.2±0.05 2.55-2.92 H 0.5-2.5 15.0
M 2.0-8.0 9.0
S 8.0-12.0 7.0
33±1 1.3±0.05 3.10-3.50 H 0.5-2.5 17.0
M 2.0-8.0 11.0
S 8.0-12.0 8.0
38±1 1.5±0.05 4.15-4.62 H 0.5-3.0 26.0
M 3.0-8.0 15.0
S 8.0-15.0 12.0
50±1 2.0±0.05 6.98-8.20 H 0.5-3.0 45.0
M 3.0-10.0 28.0
S 10.0-20.0 20.0
본 발명은 상기 [표 1], [표 2] 및 [표 3]를 상호 비교하여 알 수 있 듯이, 반도체용 회로선으로서 가장 중요한 특성 중의 하나인 인장하중이 기존 제품보다 2배 이상 우수한 장점을 갖고 있으며, 기존의 골드 와이어를 이용한 반도체 칩의 패키징(packaging) 시 와이어 본딩 과정 및/또는 몰딩물 등의 압력 등에 의한 골드와이어의 파손율이 약 20% 정도임을 감안해 볼 때 상기와 같은 본 발명의 인장 강도의 향상은 매우 획기적으로 수율을 향상시킬 수 있게 된다.
또한, 도 10은 대한민국 산업자원부 기술표준원에 의뢰하여 본 발명에 따른반도체 회로선의 전기 비저항을 온도에 대하여 시험한 결과를 나타낸 그래프로서, 본 발명의 회로선의 전기 비저항이 평균 1.920μΩ·㎝로 최대 1.930μΩ·㎝를 넘지 않음을 알 수 있다. 도 8의 시험 시 본 발명에 따른 반도체 회로선으로서의 시료는 폭이 0.3mm이고 두께가 235.5㎛인 시료를 사용했으며 극간거리는 68mm, 측정환경으로서 램프레이트(Ramp Rate)는 6K/min이고 전류는 1mA로 하였다.
이와 비교하여 현재까지 제조되어 사용되는 기존의 골드 와이어(Gold Wire)로서 상기 다나까 골드 와이어의 전기비저항은 알려진 바와 같이 2.31∼3.02μΩ·㎝이고, 그밖의 각종 기존 골드 와이어들로 금의 특성상 상기 다나까 골드 와이어의 전기 비저항과 대등 소이한 바, 상기 본 발명의 회로선의 전기 비저항이 기존의 순수 와이어보다 월등히 우수함을 알 수 있다.
이상과 같은 방법으로 제조된 본 발명의 반도체용 회로선은, 제조하기가 간편하고 용이하며, 종래에 금 만을 사용하여 제조함으로써 발생하는 제품의 신뢰성 및 가격경쟁력의 한계성과, 은 만을 사용함으로써 발생하는 내구성 및 내화학성 그리고 내산화성의 취약으로 인한 문제점을 해소할 수 있음은 물론, 반도체 분야에서 요구되는 전기 비저항과 인장강도가 월등히 우수하고, 또한 열과 전기 전도도가 좋으며 기계적 성질인 내구성과 내화학성 및 내산화성을 동시에 만족시킬 수 있으며, 또한 금과 은의 접합 계면이 고용체 상태의 용융합금층으로 형성되어 극세선 가공에 필요한 접합력을 보유하고 있으므로 점차 반도체 칩이 극소하되는 추세에 맞추어 기존의 반도체용 와이어보다 극세선의 마이크로 와이어를 제공할 수 있는 특유의 효과가 있다.

Claims (15)

  1. 소정 길이 및 직경의 은봉을 금형내의 중심에 위치시키는 제 1 단계;
    상기 은봉의 표면이 반용융 상태가 되도록 예열하는 제 2단계;
    소정양의 금 용탕을 상기 은봉의 표면을 감싸도록 상기 금형내로 주입하는 제 3단계;
    상기 금 용탕이 상기 은봉의 표면으로부터 소정 깊이 함침되고 융합되어 금과 은의 용융결합층이 형성되도록 상기 주입된 금 용탕을 냉각하는 제 4단계; 및
    상기 제 4단계의 결과물을 소둔한 후 상기 금형으로부터 추출하여 필요한 직경으로 연신하는 제 5단계로 이루어짐을 특징으로 하는 반도체용 회로선 제조방법.
  2. 제 1항에 있어서,
    상기 은봉과 그 은봉의 표면을 감싸는 상기 금의 양은 체적비로 은 1 이상∼10 미만 대(對) 금 1 이상∼10 미만 임을 특징으로 하는 반도체용 회로선 제조방법.
  3. 제 2항에 있어서,
    상기 은봉과 그 은봉의 표면을 감싸는 상기 금의 양은 체적비로 은 2 대(對) 금 1임을 특징으로 하는 반도체용 회로선 제조방법.
  4. 제 2항에 있어서,
    상기 은봉과 그 은봉의 표면을 감싸는 상기 금의 양은 체적비로 은 3 대(對) 금 1임을 특징으로 하는 반도체용 회로선 제조방법.
  5. 제 2항에 있어서,
    상기 은봉과 그 은봉의 표면을 감싸는 상기 금의 양은 체적비로 은 4 대(對) 금 1임을 특징으로 하는 반도체용 회로선 제조방법.
  6. 제 2항에 있어서,
    상기 은봉과 그 은봉의 표면을 감싸는 상기 금의 양은 체적비로 은 5 대(對) 금 1임을 특징으로 하는 반도체용 회로선 제조방법.
  7. 제 1항에 있어서,
    상기 제 2단계의 상기 예열 조건은, 가열온도는 720℃ - 820℃이고, 가열시간은 20분 - 6시간이며, 예열 환경은 진공상태 또는 불활성 가스 분위기 상태임을 특징으로 하는 반도체용 회로선 제조방법.
  8. 제 1항에 있어서,
    상기 제 5단계의 상기 소둔조건은, 소둔온도는 300℃ - 450℃이고, 소둔시간은 2시간 - 3시간 임을 특징으로 하는 반도체용 회로선 제조방법.
  9. 제 1항에 있어서,
    상기 제 5단계의 상기 연신 직경은 0.010mm - 0.070mm임을 특징으로 하는 반도체용 회로선 제조방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 소정의 길이와 직경을 갖는 은봉을 금형내에 구비시키고, 그 금형에 금을 용융시켜서된 용탕을 주입하여 상기 금과 상기 은봉간의 계면이 상호 융합되어 고용체인 용융합금층으로 형성되면서 냉각된 것을 특징으로 하는 반도체용 회로선 성형방법.
  15. 제 14항에 있어서,
    상기 은봉의 표면에 상기 용융합금층을 매개로 상기 금으로된 층이 감싸도록 결합됨을 특징으로 하는 반도체용 회로선 성형방법.
KR1020000042860A 1999-10-16 2000-07-25 반도체용 회로선의 제조 및 성형 방법 KR100326280B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001531138A JP3640925B2 (ja) 1999-10-16 2000-08-23 半導体用回路線とその製造及び成形方法
AU67373/00A AU6737300A (en) 1999-10-16 2000-08-23 A wire for semiconductor and a manufacturing method thereof
PCT/KR2000/000949 WO2001029889A1 (en) 1999-10-16 2000-08-23 A wire for semiconductor and a manufacturing method thereof
CNB008160902A CN1175481C (zh) 1999-10-16 2000-08-23 用于固态器件的导线的制造方法
HK03106093A HK1053905A1 (en) 1999-10-16 2003-08-25 A wire for solid devices and a manufacturing method thereof.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990044902 1999-10-16
KR19990044902 1999-10-16

Publications (2)

Publication Number Publication Date
KR20010039755A KR20010039755A (ko) 2001-05-15
KR100326280B1 true KR100326280B1 (ko) 2002-03-08

Family

ID=19615602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000042860A KR100326280B1 (ko) 1999-10-16 2000-07-25 반도체용 회로선의 제조 및 성형 방법

Country Status (1)

Country Link
KR (1) KR100326280B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960007160A (ko) * 1994-08-09 1996-03-22 이마가와 마사히로 섬유강화 플라스틱스 성형품의 2차 접착성 향상법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960007160A (ko) * 1994-08-09 1996-03-22 이마가와 마사히로 섬유강화 플라스틱스 성형품의 2차 접착성 향상법

Also Published As

Publication number Publication date
KR20010039755A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
EP0725433A2 (en) leadframe and method of fabrication
JPH0350758A (ja) 樹脂封止型半導体装置
KR910000154B1 (ko) 반도체장치와 그 재법 및 그것에 사용되는 본딩와이어
KR100326280B1 (ko) 반도체용 회로선의 제조 및 성형 방법
JP2001217470A (ja) 高温超電導体素子その製造方法
JP3640925B2 (ja) 半導体用回路線とその製造及び成形方法
CN115673007B (zh) 一种用于集成电路双层叠加封装的绝缘键合金丝制造方法
US3945111A (en) Metallization system for semiconductor devices, devices utilizing such metallization system and method for making devices and metallization system
US3987217A (en) Metallization system for semiconductor devices, devices utilizing such metallization system and method for making devices and metallization system
JPH0447461B2 (ko)
GB2146937A (en) Semiconductor device and method of manufacturing the same
US3985515A (en) Metallization system for semiconductor devices, devices utilizing such metallization system and method for making devices and metallization system
US4077045A (en) Metallization system for semiconductive devices, devices utilizing such metallization system and method for making devices and metallization system
KR200173336Y1 (ko) 반도체용 회로선
KR100964361B1 (ko) 산소분압 조절을 통한 2세대 초전도 선재의 용융확산접합방법
JP3509390B2 (ja) 熱電素子チップ作製用形材の製造方法
JPH0431187B2 (ko)
JPS60180127A (ja) 樹脂封止型半導体装置の製造方法
JP2770247B2 (ja) 電極付超電導複合体の製造方法
JPS5830682B2 (ja) チヨウデンドウホロ−コンダクタ−ノ セイゾウホウホウ
Sun et al. Factors governing heat affected zone during wire bonding
JP3117519B2 (ja) 酸化物超電導線材
JPS61163235A (ja) 半導体素子用ボンデイング線
JP3117520B2 (ja) 酸化物超電導線材の製造方法
JP2930112B1 (ja) 樹脂封止型半導体装置のリード端子への半田被覆方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110201

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee