KR100326178B1 - 시스템관리정보이중화저장및동기화장치와그방법 - Google Patents

시스템관리정보이중화저장및동기화장치와그방법 Download PDF

Info

Publication number
KR100326178B1
KR100326178B1 KR1019980060784A KR19980060784A KR100326178B1 KR 100326178 B1 KR100326178 B1 KR 100326178B1 KR 1019980060784 A KR1019980060784 A KR 1019980060784A KR 19980060784 A KR19980060784 A KR 19980060784A KR 100326178 B1 KR100326178 B1 KR 100326178B1
Authority
KR
South Korea
Prior art keywords
nonvolatile memory
management information
system management
main
unit
Prior art date
Application number
KR1019980060784A
Other languages
English (en)
Other versions
KR20000010513A (ko
Inventor
김승호
박한승
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980060784A priority Critical patent/KR100326178B1/ko
Publication of KR20000010513A publication Critical patent/KR20000010513A/ko
Application granted granted Critical
Publication of KR100326178B1 publication Critical patent/KR100326178B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
    • G06F11/1662—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit the resynchronized component or unit being a persistent storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야
시스템 관리정보를 유지하여야 하는 각종 시스템에서 시스템 관리정보를 저 장하기 위한 장치 및 방법에 관한 것이다.
나. 발명이 해결하고자 하는 기술적 과제
주제어 유니트의 교체시에도 시스템의 관리정보를 편리하고 신뢰성있게 유지할 수 있도록 한다.
다. 발명의 해결방법의 요지
서비스 유니트에 백업용 비휘발성 메모리를 장착하여 서브 유니트로서 시스 템에 실장하고, 주제어 유니트에서는 시스템 관리정보를 자신에 구비된 주 비휘발성 메모리뿐만 아니라 서브 유니트의 백업용 비휘발성 메모리에도 공통으로 저장한다. 또한 주제어 유니트는 자신이나 서브 유니트가 교체되는 경우에는 주 비휘발성 메모리와 백업용 비휘발성 메모리중 정상인 비휘발성 메모리에 저장되어 있는 시스템 관리정보를 다른 비휘발성 메모리로 복사하여 동기시킨다.
라. 발명의 중요한 용도
시스템 관리정보를 유지하여야 하는 각종 시스템에 이용한다.

Description

시스템 관리정보 이중화 저장 및 동기화장치와 그 방법
본 발명은 시스템 관리정보를 유지하여야 하는 각종 시스템에 관한 것으로, 특히 시스템 관리정보를 저장하기 위한 장치 및 방법에 관한 것이다.
통상적으로 교환 시스템, 전송 시스템 등과 같은 시스템에서는 시스템의 이 력(history), 구성(configuration) 정보 또는 시스템 관련 특정 정보 등의 시스템 관리정보를 유지 및 관리하고 있다. 이를 위해 시스템의 주제어 유니트(Main Control Unit: 이하 "MCU"라 함)에서는 시스템의 관리정보를 NVRAM(Non-VolatileRandom Access Memory)과 같은 비휘발성 메모리에 저장하여 보존하도록 하고 있다.
도 1은 통상적인 시스템 관리정보 저장장치를 포함한 MCU의 블록구성도를 보인 것으로, MCU(100)에서 관리정보 저장과 직접적으로 관련이 없는 부분은 도시하 지 않고 생략하였다. 도 1과 같이 MCU(100)는 마이크로프로세서 유니트(Microprocessor Unit: 이하 "MPU"라 함)(102)와 NVRAM(104)과 버퍼(106) 및 디코더(decoder)(108)로 구성되는 시스템 관리정보 저장장치를 구비한다.
시스템의 상태 정보, 구성 정보나 시스템 관련 특정 정보 등의 시스템 관리 정보는 MPU(102)에 의해 NVRAM(104)에 저장하게 되는데, 저장할 시기가 되면 MPU(102)는 NVRAM(104)을 액세스할 특정 어드레스를 디코더(108)로 출력한다. 그러면 디코더(108)는 MPU(102)의 어드레스를 디코딩하여 제1,제2제어신호를 발생하여 버퍼(106)와 NVRAM(104)을 라이트 동작시킨다. 제1제어신호는 NVRAM(104)을 선택하는 칩 선택신호와 라이트 가능하게 하는 라이트 인에이블신호 또는 리드 가능하게 하는 인에이블신호이고, 제2제어신호는 버퍼(106)를 인에이블시키는 인에이블신호 이다. 이러한 제1,제2제어신호를 발생하는 디코더(108)는 FPGA(Field Programmable Gate Array)를 사용하여 구현한다. 상기한 제1,제2제어신호에 의해 버퍼(106)가 인에이블되고 NVRAM(104)이 라이트 또는 리드 인에이블되면, MPU(102)가 버퍼(106)를 통해 NVRAM(104)에 시스템 관리정보를 저장하거나 독출할 수 있게 된다. 이와 같이 MPU(102)는 버퍼(106)와 NVRAM(104)을 동작시키고 시스템 관리정보를 NVRAM(104)에 저장하게 된다. 이와 같이 시스템 관리정보가 비휘발성 메모리인 NVRAM(104)에 저 장되므로 전원 "온"/"오프"와 관계없이 시스템 관리정보가 유지 및 관리된다.
이와 같이 시스템에 이용되는 각종 관리정보 데이터를 MCU 내부에 있는 비휘발성 메모리에 저장하여 관리함에 따라 정상적인 상태에서는 큰 문제가 발생하지 않는다. 그러나 MCU의 MPU가 치명적인 고장(fail)을 일으킴으로 인해 MCU를 교체할 경우에는 지금까지 관리 및 유지되어 오던 시스템 관리정보를 보존할 수 없게 된다. 즉, 새로이 교체한 정상적인 MCU는 지금까지 유지해오던 시스템 관리정보를 가지고 있지 않기 때문에 현재 운용중인 시스템에 새로이 실장하여 사용하게 되면, MCU는 비정상적인 관리정보를 가지고 시스템 구성 관리를 하게 된다. 이에따라 시 스템에 치명적인 영향을 주어 서비스를 할 수 없는 경우가 발생한다.
이런 경우 정상적인 관리정보를 운용자에 의해 갱신시켜야 한다. 이를 위해 서는 운용자가 고장난 MCU에 장착되어 있었던 비휘발성 메모리를 새로운 MCU로 옮 기거나 아니면 새로운 MCU에 있는 비휘발성 메모리에 새로이 관리정보를 저장시켜 야만 하였었다. 그러나 MCU의 고장으로 인한 시스템의 서비스에 영향을 줄때는 복 구하기까지 상당히 많은 시간이 소요되며 그동안 서비스 중단을 감수해야 하였었다. 또한 복구하더라도 이전에 구성되어 있었던 시스템 관리정보를 동일하게 유지 하기 곤란하였었다. 그리고 비휘발성 메모리를 새로운 MCU로 옮기는 경우에도 일일이 교체해야 하는 번거로움과 데이터 유실 등의 우려가 있었다.
상술한 바와 같이 종래에는 MCU를 교체하는 경우 시스템 관리정보의 연속성 을 유지하기 위해서는 비휘발성 메모리를 교체해야만 하는 번거로움과 데이터 유실등의 우려가 있거나 서비스 중단이 되는 문제점이 있었다.
따라서 본 발명의 목적은 MCU 교체시에도 시스템 관리정보를 편리하고 신뢰 성있게 유지할 수 있는 관리정보 이중화 저장 및 동기화장치와 그 방법을 제공함에 있다.
도 1은 통상적인 시스템 관리정보 저장장치를 포함한 주제어 유니트의 블록 구성도,
도 2는 본 발명의 실시예에 따른 시스템 관리정보 이중화 저장 및 동기화장 치의 블록구성도,
도 3은 본 발명의 실시예에 따른 시스템 관리정보 동기화를 위한 시스템 초 기화 처리 흐름도,
도 4는 본 발명의 실시예에 따른 시스템 관리정보 동기화 처리 흐름도.
상술한 목적을 달성하기 위한 본 발명은 시스템 구성을 할 때 필히 실장되어 운용되어야 할 서비스 유니트(service unit)에 백업(backup)용 비휘발성 메모리를 장착하여 서브 유니트로서 시스템에 실장하고, MCU에서는 시스템 관리정보를 자신 에 구비된 주 비휘발성 메모리뿐만 아니라 서브 유니트의 백업용 비휘발성 메모리 에도 공통으로 저장한다. 또한 MCU는 자신이나 서브 유니트가 교체되는 경우에는 주 비휘발성 메모리와 백업용 비휘발성 메모리중 정상인 비휘발성 메모리에 저장되어 있는 시스템 관리정보를 다른 비휘발성 메모리로 복사하여 동기시킨다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성 에 대한 상세한 설명은 생략한다.
MCU의 고장으로 인한 교체와 같은 문제가 발생할 때 시스템 관리정보를 유지하고 비휘발성 메모리 교체의 번거러움이나 데이터 유실의 우려나 서비스 중단과 같은 문제를 해결하기 위해서는 정보 저장장치인 비휘발성 메모리를 이중화해야만 한다. 이를 위해 본 발명은 MCU 내에는 물론이고 시스템 자체에도 비휘발성 메모리를 별도로 구비하여 액세스할 수 있는 서브 유니트를 실장한다. 이렇게 함으로써 새로운 MCU로 교체시에도 비휘발성 메모리 교체와 같이 운용자에 의한 시스템 관리정보의 갱신없이도 시스템 관리정보를 계속 유지할 수 있도록 한다. 상기 서브 유 니트는 시스템에 실장되는 서비스 유니트들 중에 시스템 구성을 할 때 필히 실장되어 운용되어야 할 서비스 유니트를 이용한다.
도 2는 이러한 본 발명의 실시예에 따른 시스템 관리정보 이중화 저장 및 동기화장치의 블록구성도를 보인 것으로, 전술한 도 1에서와 마찬가지로 MCU(200)에 서 관리정보 저장과 직접적으로 관련이 없는 부분은 도시하지 않고 생략하였다. 그리고 MCU(200)는 MPU(202)와, NVRAM(204)과, 버퍼(206)와, 디코더(208)와, 현재 시스템 시각 데이터를 제공하기 위한 실시간 클럭인 RTC(Real Time Clock)(210)를 구비한다. 이러한 MCU(200)의 내부 구성은 전술한 도 1과 기본적으로 동일하나, 다만 RTC(210)를 MCU(200)에 추가함과 아울러 MPU(202)가 디코더(208)를 통해 서브 유니트(212)도 액세스할 수 있도록 MCU(200)의 로컬 버스를 서브 유니트(212)의 NVRAM(214)까지 연장하여 구성한 것이다. 서브 유니트(212)는 백업용 비휘발성 메 모리인 NVRAM(214)과, NVRAM(214)에 저장 및 독출을 위한 데이터 및 어드레스를 버퍼링하는 버퍼(216)를 구비한다. 이러한 서브 유니트(212)에서 NVRAM(214) 및 버퍼(216)는 기본적으로 주 비휘발성 메모리인 NVRAM(204) 및 버퍼(206)와 동일하다.
그리고 디코더(208)는 MPU(200)의 어드레스를 디코딩하여 NVRAM(204) 및 버 퍼(206)를 동작시키기 위한 제1,제2제어신호뿐만아니라 NVRAM(214) 및 버퍼(216)를 동작시키기 위한 제3,제4제어신호를 발생한다. 이때 제1,제2제어신호는 전술한 바 와 같고, 제3제어신호는 NVRAM(214)을 선택하는 칩 선택신호와 라이트 가능하게 하는 라이트 인에이블신호 또는 리드 가능하게 하는 리드 인에이블신호이고, 제4제어신호는 버퍼(216)를 인에이블시키는 인에이블신호이다. 이러한 디코더(208)는 역시 FPGA를 사용하여 구현한다. 이때 디코더(208)는 MPU(202)에 의해 시스템 관리정보 를 저장할 경우에는 MCU(200)의 NVRAM(204)과 서브 유니트(212)의 NVRAM(214)에 동시에 라이트 가능하게 로직(logic)을 구성한다. 또한 역으로 데이터를 리드할 경우에는 서브 유니트(212)의 NVRAM(214)의 데이터는 액세스할 수 없고 MCU(200)의 NVRAM(204)만을 액세스할 수 있도록 구성한다. 이렇게 함으로써 MPU(202)에서 시스템 관리정보를 NVRAM(204)에 저장할 때 NVRAM(214)에도 공통으로 저장되도록 동작 하게 되며, 데이터 리드시에는 NVRAM(204)만 액세스할 수 있게 된다. 이에따라 리 드시 데이터 중복에 대한 문제가 발생하지 않게 된다. 다만 NVRAM (214)에 저장된 데이터만을 리드하여야 할 경우에는 특정한 하드웨어 어드레스에 의해서만 액세스 가능하도록 디코더(208)의 로직을 구성한다. FPGA를 이용하여 이와 같이 디코더(208)의 로직을 구현할 수 있음은 공지된 사항이므로 이에 대한 상세한 설명은 생략한다.
상기와 같은 상태에서 시스템이 동작중에 시스템 관리정보를 MPU (202)에 의해 NVRAM(204,214)에 저장하게 되는데, 저장할 때 MPU(202)는 NVRAM(204,214)을 액세스할 특정 어드레스를 디코더(208)로 출력한다. 그러면 디코더(208)는 그 어드레스를 디코딩하여 제1,제3제어신호를 발생하여 내,외부의 NVRAM(204,214)을 라이트 인에이블시킨다. 이와 동시에 디코더(208)는 제2,제4제어신호를 발생하여 어드레스 및 데이터를 제어할 버퍼(206,216)를 각각 동작시킨다. 이에따라 시스템 관리정보데이터가 동시에 NVRAM(204,214)에 공통으로 저장이 된다.
이와 같이 시스템 관리정보를 MCU(200)에 있는 NVRAM(204)뿐만 아니라 서브 유니트(212)의 NVRAM(214)에도 동일하게 저장함으로써 만일 MCU(200)가 동작중 고 장을 일으키거나 다른 이유에서 MCU(200)를 새로운 MCU로 교체를 하더라도 그때까지의 시스템 관리정보는 시스템에 설치되어 있는 서브 유니트(212)의 NVRAM(214)에 남아있게 된다. 이에따라 새로운 MCU를 시스템에 실장을 하게 될 때 NVRAM(214)의 데이터를 새로운 MCU의 NVRAM으로 업로드(upload)하면, 그때까지의 시스템 관리정 보가 새로운 MCU에서도 유지 및 관리되게 된다.
따라서 시스템의 관리정보를 백업하기 위한 NVRAM을 MCU와 별도로 시스템 자체에도 설치하여 이중화함으로써 백업 데이터의 유실을 막을 수 있으며 MCU 교체시마다 NVRAM도 함께 교체할 필요없이 시스템 관리정보를 연속적으로 유지 및 관리할 수 있다.
한편 MCU(200)나 서브 유니트(212)가 교체되는 경우에는 주 비휘발성 메모리인 NVRAM(204)과 백업용 비휘발성 메모리인 NVRAM(214)에 저장되는 시스템 관리정 보를 동일하게 동기시켜 복구시켜야 한다. 이와 같은 복구를 자동으로 하게 되면 운용자의 번거러움을 방지할 수 있으며 복구에 따른 서비스 중단을 최소화할 수 있다. 이를 위해 본 발명은 MCU(200)나 서브 유니트(212)가 교체되는 경우 NVRAM(204)과 NVRAM(214)중에 정상인 NVRAM에 저장되어 있는 시스템 관리정보를 다른 NVRAM으로 복사하여 동기시킨다.
도 3 및 도 4 는 이를 이와 같이 시스템 관리정보 동기화를 위한 본 발명의실시예에 따른 MPU(202)의 처리 흐름도를 보인 것이다. 상기 도 3은 시스템 관리정보 동기화를 위한 시스템 초기화 처리 과정을 (300)∼(302)단계로 보인 것이고, 상기 도 4는 시스템 관리정보 동기화 처리 과정을 (400)∼(412)단계로 보인 것이다.
먼저 도 3을 참조하면, 초기에 시스템 설치 초기화시에 MPU (202)는 (300)단계에서 RTC(210)로부터 현재 시스템 시각 데이터를 ㎲단위까지 리드하여 NVRAM(204)과 NVRAM(214) 각각의 시스템 ID 영역에 시스템 ID로서 공통으로 저장한다. 이와 같이 시스템 ID로서 저장된 현재 시스템 시각 데이터는 후술하는 바와 같이 동기되었는지 여부를 나타내기 위한 정보로 사용된다. 이러한 시스템 ID는 랜덤 코드(random code)를 사용할 수도 있으나, 랜덤 코드를 사용하는 경우에는 중복될 가능성이 크므로 현재 시스템 시각 데이터를 사용한다.
이후부터는 도 4의 동기화 처리 과정이 이루어진다. 먼저 MPU(202)는 (400) ∼(402)단계에서 MCU (200) 또는 서브 유니트(212)의 교체 여부, 즉 탈장되었다가 다시 실장되었는가를 검사한다. 이때 MCU(200) 또는 서브 유니트(212)의 교체 여부를 확인하는 것은 통상적인 경우와 동일하다. 즉, MCU(200)가 교체된 경우라면 MPU(202)는 자신의 유니트가 교체된 것이므로 교체 여부를 알 수 있다. 이와 달리 서브 유니트(212)가 교체된 경우라면, 서브 유니트(212)의 NVRAM(214)의 시스템 영역에 저장된 데이터를 확인하면 교체 여부를 알 수 있다.
만일 MCU(200)가 교체된 경우에는 MPU(202)는 (404)∼(406)단계에서 NVRAM(204)와 NVRAM(214)에 저장된 시스템 ID를 비교하여 동일한지를 검사한다. 이때 시스템 ID가 동일한 경우라면 다시 (408)단계에서 서브 유니트(212)가 동작중인지를 검사한다. 만일 서브 유니트(212)가 동작중인 경우라면 (410)단계에서 NVRAM(214)부터 시스템 관리정보 데이터를 NVRAM(204)으로 복사한다. 이와 달리 상기 (400)∼(402)단계에서 서브 유니트(212)가 교체되었거나 상기 (406)단계에서 시스템 ID가 다르거나 상기 (408)단계에서 서브 유니트(212)가 동작중이 아닌 경우에는 NVRAM(204)으로부터 시스템 관리정보 데이터를 NVRAM(214)으로 복사한다.
따라서 MCU(200)나 서브 유니트(212)가 교체되는 경우에는 NVRAM(204)과 NVRAM(214)중에 정상인 NVRAM에 저장되어 있는 시스템 관리정보를 다른 NVRAM으로 복사하여 동기시킨다. 이에따라 운용자와 관계없이 자동적으로 시스템 관리정보가 복구된다.
한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 특히 본 발명의 실시예에서는 비휘발성 메모리로서 NVRAM을 사용하는 예를 보였으나, EEPROM과 같은 다른 종류의 불휘발성 메모리를 사용하는 경우에도 동일하게 적용된다. 또한 이중화 저장뿐만아니라 동기시키는 것도 포함하는 예를 들었으나, 이중화 저장만을 적용할 수도 있다. 따라서 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니 고 특허청구범위와 특허청구범위의 균등한 것에 의해 정하여져야 한다.
상술한 바와 같이 본 발명은 MCU에 내장된 주 비휘발성 메모리뿐만아니라 별도의 백업 비휘발성 메모리에도 시스템 관리정보를 이중화 저장함으로써 시스템 관리정보를 유지하여야 하는 각종 시스템에서 시스템의 관리정보를 편리하고 신뢰성있게 보존할 수 있는 잇점이 있다. 또한 고장으로 인한 MCU나 서브 유니트의 교체 시에도 주/백업용 비휘발성 메모리에 저장되어 있는 시스템 관리정보를 동기시켜 시스템 관리정보를 자동으로 복구함으로써 MCU의 고장으로 인한 시스템 서비스 중 단을 최소화할 수 있다.

Claims (3)

  1. 시스템 관리정보를 유지하여야 하는 시스템에 있어서,
    백업용 비휘발성 메모리와, 상기 백업용 비휘발성 메모리에 저장 및 독출을 위한 데이터 및 어드레스를 버퍼링하는 버퍼를 구비하며 상기 시스템에 실장되는 서비스 유니트인 서브 유니트와,
    주 비휘발성 메모리와, 상기 주 비휘발성 메모리에 저장 및 독출을 위한 데 이터 및 어드레스를 버퍼링하는 버퍼와, 상기 시스템 관리정보를 상기 버퍼들을 통해 상기 비휘발성 메모리들에 공통으로 저장하며 자신의 유니트나 상기 서브 유니 트가 교체되는 경우에는 상기 주 비휘발성 메모리와 상기 백업용 비휘발성 메모리 중 정상인 비휘발성 메모리에 저장된 시스템 관리정보를 다른 비휘발성 메모리로 복사하여 동기시키는 마이크로프로세서 유니트와, 상기 마이크로프로세서 유니트의 어드레스를 디코딩하여 상기 비휘발성 메모리들과 상기 버퍼들을 선택적으로 동작 시키는 디코더와, 현재 시스템 시각 데이터를 상기 마이크로프로세서 유니트에 상 기 동기화를 위한 시스템 ID로 제공하는 실시간 클럭을 구비하는 주제어 유니트를 구비함을 특징으로 하는 시스템 관리정보 이중화 저장 및 동기화장치.
  2. 백업용 비휘발성 메모리를 구비하며 시스템에 실장되는 서비스 유니트인 서 브 유니트와, 주 비휘발성 메모리와 실시간 클럭을 구비하고 상기 시스템 관리정보를 상기 비휘발성 메모리들에 공통으로 저장하는 주제어 유니트를 구비하여 상기시스템 관리정보를 이중화 저장하는 시스템에서 상기 시스템 관리정보를 동기시키 는 방법에 있어서,
    시스템 초기화시에 상기 실시간 클럭으로부터 현재 시스템 시각 데이터를 리드하여 상기 주 비휘발성 메모리와 상기 백업용 비휘발성 메모리에 시스템 ID로서 공통으로 저장하는 과정과,
    상기 주제어 유니트 또는 상기 서브 유니트가 교체되는 경우 상기 주/백업용 비휘발성 메모리중 정상인 비휘발성 메모리에 저장된 시스템 관리정보를 다른 비휘발성 메모리로 복사하여 동기시키는 과정을 구비함을 특징으로 하는 시스템 관리정보 동기화방법.
  3. 제5항에 있어서, 상기 동기화과정이,
    상기 주제어 유니트가 교체된 경우에는 상기 주 비휘발성 메모리와 상기 백 업용 비휘발성 메모리에 저장된 시스템 ID를 비교하여 동일한지를 검사하는 과정과,
    상기 시스템 ID가 동일한 경우 상기 서브 유니트가 동작중인지를 검사하는 과정과,
    상기 서브 유니트가 동작중인 경우에는 상기 백업용 비휘발성 메모리로부터 시스템 관리정보 데이터를 상기 주 비휘발성 메모리로 복사하는 과정과,
    상기 서브 유니트가 교체되었거나 상기 시스템 ID가 다르거나 상기 서브 유 니트가 동작중이 아닌 경우에는 상기 주 비휘발성 메모리로부터 시스템 관리정보데이터를 상기 백업용 비휘발성 메모리로 복사하는 과정을 구비함을 특징으로 하는 시스템 관리정보 동기화방법.
KR1019980060784A 1998-07-06 1998-12-30 시스템관리정보이중화저장및동기화장치와그방법 KR100326178B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980060784A KR100326178B1 (ko) 1998-07-06 1998-12-30 시스템관리정보이중화저장및동기화장치와그방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019980027155 1998-07-06
KR19980027155 1998-07-06
KR1019980060784A KR100326178B1 (ko) 1998-07-06 1998-12-30 시스템관리정보이중화저장및동기화장치와그방법

Publications (2)

Publication Number Publication Date
KR20000010513A KR20000010513A (ko) 2000-02-15
KR100326178B1 true KR100326178B1 (ko) 2002-07-03

Family

ID=26633879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060784A KR100326178B1 (ko) 1998-07-06 1998-12-30 시스템관리정보이중화저장및동기화장치와그방법

Country Status (1)

Country Link
KR (1) KR100326178B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05324488A (ja) * 1992-05-18 1993-12-07 Toshiba Corp メモリバックアップ装置
JPH09186686A (ja) * 1995-12-28 1997-07-15 Mitsubishi Electric Corp 網管理システム
JPH1031610A (ja) * 1996-02-16 1998-02-03 Korea Electron Telecommun データベースのデータ回復装置及びその方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05324488A (ja) * 1992-05-18 1993-12-07 Toshiba Corp メモリバックアップ装置
JPH09186686A (ja) * 1995-12-28 1997-07-15 Mitsubishi Electric Corp 網管理システム
JPH1031610A (ja) * 1996-02-16 1998-02-03 Korea Electron Telecommun データベースのデータ回復装置及びその方法

Also Published As

Publication number Publication date
KR20000010513A (ko) 2000-02-15

Similar Documents

Publication Publication Date Title
US5913219A (en) Database recovery apparatus and method of using dual plane nonvolatile memory
US6571324B1 (en) Warmswap of failed memory modules and data reconstruction in a mirrored writeback cache system
US7724643B2 (en) Recovery of duplex data system after power failure
US7017017B2 (en) Memory controllers with interleaved mirrored memory modes
US6279078B1 (en) Apparatus and method for synchronizing a cache mode in a dual controller, dual cache memory system operating in a plurality of cache modes
JP2694099B2 (ja) 大型耐故障不揮発性複数ポート・メモリー
US5535399A (en) Solid state disk drive unit having on-board backup non-volatile memory
US7100080B2 (en) Write cache recovery after loss of power
US5623625A (en) Computer network server backup with posted write cache disk controllers
US7210061B2 (en) Data redundancy for writes using remote storage system cache memory
US7293068B2 (en) Method and system for storing duplicate data
EP0232769A2 (en) Maintaining availability of a restartable data base system
US7882316B2 (en) Shared data mirroring apparatus, method, and system
JP2004021989A (ja) データをバックアップする方法
JPH10177498A (ja) フォルトトレラント・コンピュータ・システムのメモリ・マネージメント
JP2004021811A (ja) 不揮発メモリを使用したディスク制御装置
US7363531B2 (en) Data synchronization for system controllers
KR100326178B1 (ko) 시스템관리정보이중화저장및동기화장치와그방법
JP2006260141A (ja) 記憶システムの制御方法、記憶システム、記憶制御装置、記憶システムの制御プログラム、情報処理システム
US20150019822A1 (en) System for Maintaining Dirty Cache Coherency Across Reboot of a Node
JP2007058873A (ja) 不揮発メモリを使用したディスク制御装置
JP2002373059A (ja) ディスクアレイのエラー回復方法、ディスクアレイ制御装置及びディスクアレイ装置
JP5151393B2 (ja) ブレードサーバシステム及びスイッチモジュール
JP2004206239A (ja) Ｒａｉｄ装置
JPH07201190A (ja) 不揮発性メモリファイルシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070115

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee