KR100325615B1 - 다층 주입 공정을 이용한 반도체 소자 제조 방법 - Google Patents
다층 주입 공정을 이용한 반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR100325615B1 KR100325615B1 KR1019990046410A KR19990046410A KR100325615B1 KR 100325615 B1 KR100325615 B1 KR 100325615B1 KR 1019990046410 A KR1019990046410 A KR 1019990046410A KR 19990046410 A KR19990046410 A KR 19990046410A KR 100325615 B1 KR100325615 B1 KR 100325615B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- semiconductor device
- implantation process
- silicon
- silicon film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 238000002513 implantation Methods 0.000 title abstract description 7
- 238000005468 ion implantation Methods 0.000 claims abstract description 57
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 33
- 238000005389 semiconductor device fabrication Methods 0.000 claims abstract 2
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 9
- 230000002265 prevention Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 claims 2
- 150000002500 ions Chemical class 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 7
- 238000000151 deposition Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
다층 주입 공정을 이용한 반도체 소자 제조 방법에 관한 것으로, 이온 주입 공정을 이용하는 반도체 소자 제조 공정 중에서 이온 주입 단계 사이에 실리콘 막질을 형성한 후 다음 단계의 이온 주입 공정을 수행함으로써, 고 에너지 이온 주입 장비를 사용하지 않고, 접합 깊이 조절이 용이하며, 고 에너지 이온 주입에 따른 웨이퍼의 손상을 방지할 수 있다.
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 보다 상세하게는 다층 주입 공정을 이용한 반도체 소자 제조 방법에 관한 것이다.
반도체 소자 제조 공정에서 이온 주입(ion implantation)은 실리콘 기판내의 특정 부위에 대해 외부에서 입자를 강제 가속하여 불순물을 삽입시키는 반도체 소자 제조 기술이다.
기존의 반도체 소자 생산 라인에 있어서는 중전류 이온 주입기(medium current implantation)와 고전류 이온 주입기(high current implantation)를 가지고 소자(device)를 생산하였으나, 최근에는 고도의 기술이 요구됨에 따라 고 에너지 주입 장비가 도입되어 사용되고 있다.
그러면, 이온 주입 공정에 의한 반도체 소자를 제조하는 종래의 방법을 첨부된 도 2a와 도 2b를 참조하여 설명한다.
먼저, 도 2a에 도시된 바와 같이 실리콘 웨이퍼(21)를 열산화하여 패드(pad) 산화막(22)을 열성장시키고, 그 상부에 질화막을 증착시킨 후, 포토리소그래피(photolithography) 공정에 의해 질화막과 패드 산화막(22)을 선택적으로 식각하여 제거하고, 드러난 실리콘 웨이퍼(21)를 식각하여 트렌치를 형성한다. 이후, 트렌치 내벽에 라이너(liner) 산화막(23)을 성장시키고, 실리콘 웨이퍼(21) 전면에 산화막(24)을 상압 화학 기상 증착법(APCVD ; atmospheric pressure chemical deposition)에 의해 두껍게 증착한 후, 포토리소그래피 공정에 의해 산화막(24)을 선택적으로 식각한다. 그 다음, 산화막(24)을 화학 기계적 연마(CMP ; chemical mechanical polishing) 공정에 의해 평탄화한 후, 질화막을 제거하여 반도체 소자 분리를 위한 트렌치를 완성한다.
그리고, 도 2b에 도시된 바와 같이 붕소(B)를 이온 주입 공정에 의해 도즈(dose)는 3.5E12 atm/cm2로 하고 이온 주입 에너지는 20KeV로 하여 얕게 주입(25)함으로써 문턱 전압(Vt)을 조절하고, 펀치 쓰루(punch through)를 방지하기 위해 불순물을 도즈는 6.5E12 atm/cm2로 하고 이온 주입 에너지는 70KeV로 하여 많은 양을 깊게 이온 주입(26)한다. 그 다음, 채널 스탑(channel stop) 형성을 위해 불순물을 도즈는 3.4E12 atm/cm2로 하고 이온 주입 에너지는 180KeV로 하여 깊게이온 주입(27)한 후, 웰(well)을 형성하기 위해 불순물을 도즈는 3.5E12 atm/cm2로 하고 이온 주입 에너지는 500KeV로 하여 아주 깊게 이온 주입(28)을 한다.
이와 같이 종래의 반도체 소자 제조 방법에 있어서는 고 에너지의 이온 주입 장비가 필요하게 된다.
그러나, 이러한 고 에너지 이온 주입 장비 자체가 워낙 고가품이어서 소자의 생산 단가를 높이고, 제품을 개발하는 단계에서는 위험 부담이 큰 단점이 있다.
또한, 고 에너지에서 주입을 함으로써 웨이퍼 내에 손상(damage)이 발생하며, 주입 에너지의 한계가 있어 깊은 접합을 만들기가 어려운 단점도 있다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로써, 그 목적은 반도체 소자를 제조하는 공정 중에서 고 에너지 이온 주입 장비를 사용하지 않고 공정을 진행하여 웨이퍼에 주는 손상을 방지하고, 고가의 장비 구입 비용 절감하는 것이다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따라 다층 주입 공정을 이용한 반도체 소자 제조 공정을 도시한 공정도이고,
도 2a와 2b는 종래의 이온 주입 공정에 의한 반도체 소자를 제조하는 방법을 도시한 공정도이다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 웰(well) 형성, 채널 스탑(channel stop) 형성, 펀치 쓰루(punch through) 방지 및 문턱 전압(Vt) 조절을 위한 이온 주입 공정을 이용하는 반도체 소자 제조 공정에 있어서, 이온 주입 공정 사이에 실리콘 막질을 형성한 후 다음 이온 주입 공정을 수행하는 것을 특징으로 한다.
상기 이온 주입 공정시 저 에너지 이온 주입 장비를 사용할 수 있다.
상기 실리콘 막질을 형성하는 공정은 각 이온 주입 공정 사이를 하나 또는 둘을 임의적으로 선택하여 행한 후, 후속 이온 주입 공정을 수행할 수 있다. 즉, 웰(well) 형성과 채널 스탑 형성을 위한 이온 주입 공정 사이와, 펀치 쓰루 방지와 문턱 전압 조절을 위한 이온 주입 공정 사이에 각각 실리콘 막질을 형성하거나, 채널 스탑 형성과 문턱 전압 조절을 위한 이온 주입 공정 사이에 실리콘 막질을 형성할 수 있다. 또는, 웰(well) 형성과 채널 스탑 형성을 위한 이온 주입 공정 사이에 실리콘 막질을 형성하거나, 펀치 쓰루 방지와 문턱 전압 조절을 위한 이온 주입 공정 사이에 실리콘 막질을 형성할 수도 있다.
이하 첨부된 도면을 참조로 하여 본 발명에 따른 바람직한 일 실시예를 설명하면 다음과 같다.
먼저, 도 1a에 도시된 바와 같이 실리콘 웨이퍼(1) 위에 웰(well)을 형성하기 위해 종래의 웰(well) 형성의 고 에너지에 비해 낮은 에너지를 이용하여 불순물을 이온 주입(2)한다.
그리고, 도 1b에 도시된 바와 같이 웰(well) 형성을 위한 이온 주입이 된 실리콘 웨이퍼(1) 상부에 실리콘 막질(3)을 증착한 후, 종래의 채널 스탑 형성을 위한 높은 에너지에 비해 낮은 에너지를 이용하여 불순물을 이온 주입(4)한다.
그 다음, 도 1c에 도시된 바와 같이 채널 스탑 형성을 위한 이온 주입이 된 실리콘(3) 상부에 실리콘 막질(5)을 증착한 후, 종래의 펀치 쓰루를 방지하기 위한 높은 에너지에 비해 낮은 에너지를 이용하여 불순물을 이온 주입(6)한다.
그 다음, 도 1d에 도시된 바와 같이 펀치 쓰루를 방지하기 위한 이온 주입이 된 실리콘(5) 상부에 실리콘 막질(7)을 증착한 후, 문턱 전압 조절을 위해 불순물을 이온 주입(8)한다.
이후, 도 1e에 도시된 바와 같이 각 이온 주입 공정이 이루어진 실리콘 웨이퍼(1, 3, 5, 7)를 열산화하여 실리콘(7) 상부에 패드 산화막(9)을 열성장시키고, 그 상부에 화학 기상 증착법에 의해 질화막을 증착시킨 후, 포토리소그래피 공정에 의해 질화막과 패드 산화막(9)을 선택적으로 식각하여 제거하고, 드러난 실리콘 웨이퍼(1, 3, 5)를 식각하여 트렌치를 형성한다. 이후, 트렌치 내벽에 라이너 산화막(10)을 성장시키고, 실리콘 웨이퍼(1, 3, 5) 전면에 산화막(11)을 상압 화학 기상 증착법에 의해 두껍게 증착한 후, 포토리소그래피 공정에 의해 산화막(11)을 선택적으로 식각한다. 그 다음, 산화막(11)을 화학 기계적 연마 공정에 의해 평탄화한 후, 질화막을 제거하여 반도체 소자 분리를 위한 트렌치를 완성한다.
한편, 실리콘 막질(3, 5, 7)을 형성하는 공정은 각 이온 주입 공정(2, 4, 6, 8) 사이를 하나 또는 둘을 임의적으로 선택하여 행할 수 있다. 즉, 웰(well) 형성을 위한 이온 주입(2), 실리콘 막질(3)을 형성, 채널 스탑 형성을 위한 이온 주입(4), 펀치 쓰루 방지를 위한 이온 주입(6), 실리콘 막질(7)을 형성, 문턱 전압 조절을 위한 이온 주입(8) 순으로 공정을 진행할 수 있다.
또는, 웰(well) 형성을 위한 이온 주입(2), 채널 스탑 형성을 위한 이온 주입(4), 실리콘 막질(5)을 형성, 펀치 쓰루 방지를 위한 이온 주입(6), 문턱 전압 조절을 위한 이온 주입(8) 순으로 공정을 진행하거나, 웰(well) 형성을 위한 이온주입(2), 채널 스탑 형성을 위한 이온 주입(4), 펀치 쓰루 방지를 위한 이온 주입(6), 실리콘 막질(7)을 형성, 문턱 전압 조절을 위한 이온 주입(8) 순으로 공정을 진행할 수 있으며, 또한 웰(well) 형성을 위한 이온 주입(2), 실리콘 막질(3)을 형성, 채널 스탑 형성을 위한 이온 주입(4), 펀치 쓰루 방지를 위한 이온 주입(6), 문턱 전압 조절을 위한 이온 주입(8) 순으로 공정을 진행할 수 있다.
이와 같이 본 발명은 각 이온 주입 단계에 실리콘 막질을 형성함으로써, 고 에너지 이온 주입 장비를 사용하지 않고, 접합 깊이 조절(junction depth control)이 용이하며, 고 에너지 이온 주입에 따른 웨이퍼의 손상을 방지할 수 있다.
Claims (3)
- (정정) 웰(well) 형성, 채널 스탑(channel stop) 형성, 펀치 쓰루(punch through) 방지 및 문턱 전압 조절을 위한 이온 주입 공정으로 이루어진 반도체 소자 제조 공정에 있어서,반도체 기판에 불순물을 주입한 후,상기 반도체 기판 상부에 실리콘막질을 형성하는 단계와 상기 형성된 실리콘막질에 불순물 이온을 주입하는 단계를 반복하는 다층 주입 공정을 이용한 반도체 소자 제조 방법.
- 제 1 항에 있어서, 각 이온 주입 공정시 저 에너지 이온 주입 장비를 이용하는 것을 특징으로 하는 다층 주입 공정을 이용한 반도체 소자 제조 방법.
- 제 1 항에 있어서, 상기 실리콘 박막을 형성하는 공정은 각 이온 주입 공정 사이를 하나 또는 둘을 임의적으로 선택하여 후속 이온 주입 공정을 수행하는 것을 특징으로 하는 다층 주입 공정을 이용한 반도체 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990046410A KR100325615B1 (ko) | 1999-10-25 | 1999-10-25 | 다층 주입 공정을 이용한 반도체 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990046410A KR100325615B1 (ko) | 1999-10-25 | 1999-10-25 | 다층 주입 공정을 이용한 반도체 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010038441A KR20010038441A (ko) | 2001-05-15 |
| KR100325615B1 true KR100325615B1 (ko) | 2002-02-25 |
Family
ID=19616806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990046410A KR100325615B1 (ko) | 1999-10-25 | 1999-10-25 | 다층 주입 공정을 이용한 반도체 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100325615B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100755052B1 (ko) * | 2001-06-29 | 2007-09-06 | 주식회사 하이닉스반도체 | 반도체 소자의 분리 웰 형성 방법 |
| KR100613285B1 (ko) * | 2004-12-23 | 2006-08-21 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 및 그 반도체 소자 |
-
1999
- 1999-10-25 KR KR1019990046410A patent/KR100325615B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010038441A (ko) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5960276A (en) | Using an extra boron implant to improve the NMOS reverse narrow width effect in shallow trench isolation process | |
| US6313008B1 (en) | Method to form a balloon shaped STI using a micro machining technique to remove heavily doped silicon | |
| US4925805A (en) | Method of manufacturing a semiconductor device having an SOI structure using selectable etching | |
| EP0600814B1 (en) | Transistor with deep submicron channel | |
| US5795801A (en) | MethodS of fabricating profiled device wells for improved device isolation | |
| EP2287901A2 (en) | Improvements relating to semiconductor devices | |
| JP2762976B2 (ja) | 半導体装置の製造方法 | |
| JPH11340461A (ja) | 半導体装置及びその製造方法 | |
| US6326272B1 (en) | Method for forming self-aligned elevated transistor | |
| KR19990055121A (ko) | 반도체 소자 제조 방법 | |
| US6987064B2 (en) | Method and composition to improve a nitride/oxide wet etching selectivity | |
| US20070010090A1 (en) | Semiconductor device having local interconnection layer and etch stopper pattern for preventing leakage of current | |
| EP1145305B1 (en) | Method of suppressing anomalous increases in the threshold voltage of a semiconductor device | |
| KR100523648B1 (ko) | 반도체소자의 소자 분리 방법 | |
| KR100325615B1 (ko) | 다층 주입 공정을 이용한 반도체 소자 제조 방법 | |
| JP3189817B2 (ja) | 半導体装置の製造方法 | |
| US7259072B2 (en) | Shallow low energy ion implantation into pad oxide for improving threshold voltage stability | |
| KR100562268B1 (ko) | 반도체 소자의 소자분리막형성방법 | |
| KR100406737B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100675878B1 (ko) | 문턱전압 및 필드정지용 이온주입이 포함된 반도체장치의소자분리막 형성방법 | |
| US20050014344A1 (en) | Method of forming well in semiconductor device | |
| KR100425998B1 (ko) | 실리콘 섭스트레이트의 소자 분리 방법 | |
| KR100520512B1 (ko) | 질소 이온 주입 공정을 포함한 반도체 제조 방법 | |
| KR100291195B1 (ko) | 에스오아이 기판제조방법 | |
| KR100266457B1 (ko) | 선택적에피택셜성장법을이용한트랜치소자분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120119 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |