KR100309028B1 - 제조 방법 및 동작 상태의 변화로 인한 동작 변화를 ｄｃ바이어싱의 변화를 트래킹해서 트랙하는 게인 제어 신호 발생기 - Google Patents

제조 방법 및 동작 상태의 변화로 인한 동작 변화를 ｄｃ바이어싱의 변화를 트래킹해서 트랙하는 게인 제어 신호 발생기 Download PDF

Info

Publication number
KR100309028B1
KR100309028B1 KR1019990037044A KR19990037044A KR100309028B1 KR 100309028 B1 KR100309028 B1 KR 100309028B1 KR 1019990037044 A KR1019990037044 A KR 1019990037044A KR 19990037044 A KR19990037044 A KR 19990037044A KR 100309028 B1 KR100309028 B1 KR 100309028B1
Authority
KR
South Korea
Prior art keywords
control signal
values
signal
minimum
change
Prior art date
Application number
KR1019990037044A
Other languages
English (en)
Other versions
KR20000028635A (ko
Inventor
어브히지트펜스
윙히
Original Assignee
클라크 3세 존 엠.
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라크 3세 존 엠., 내셔널 세미콘덕터 코포레이션 filed Critical 클라크 3세 존 엠.
Publication of KR20000028635A publication Critical patent/KR20000028635A/ko
Application granted granted Critical
Publication of KR100309028B1 publication Critical patent/KR100309028B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/14—Control of transmission; Equalising characterised by the equalising network used
    • H04B3/143—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers
    • H04B3/145—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers variable equalisers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Dc Digital Transmission (AREA)

Abstract

일관된 회로 게인이 게인 제어와 신호 혼합 단에서 동일한 해당 장치 크기를 가진 트랜지스터와, 게인 제어와 신호 혼합 단의 전력을 위해 사용되는 dc바이어스 전류의 변화를 각각 트랙하는 역 및 비역 차동 전압 위상을 가진 차동 게인 제어 전압을 이용함으로써 유지되는 신호 혼합기용 게인 제어기를 제공한다. 이는 회로 제조 방법과 동작 전압 및 온도의 변화로 인한 회로 동작의 변화에 무관한 게인 요소를 제공한다. 그러한 게인 제어기는 게인 제어와 신호 혼합 단의 전력에 이용되는 dc 바이어싱의 변화를 트랙함으로써 회로 제조 방법과 동작 전압 및 온도에서 변화로 인한 회로 동작의 가변 게인 제어 요소와 트랙 변화에 기초하는 자동-보상 게인 제어 신호를 제공한다. 게인 제어에 의한 바이어싱의 그러한 트래킹은 증가된 동적 범위를 제공한다.

Description

제조 방법 및 동작 상태의 변화로 인한 동작 변화를 ＤＣ바이어싱의 변화를 트래킹해서 트랙하는 게인 제어 신호 발생기{GAIN CONTROL SIGNAL GENERATOR THAT TRACKS OPERATING VARIATIONS DUE TO VARIATIONS IN MANUFACTURING PROCESSES AND OPERATING CONDITIONS BY TRACKING VARIATIONS IN DC BIASING}
본 발명은 긴 길이의 케이블을 통해 수신된 고 데이터 율 신호를 적응성으로 등화하기 위한 적응성 신호 등화기에 관한 것으로, 특히 그러한 적응성 신호 등화기의 신호 게인을 제어하기 위한 게인 제어기에 관한 것이다.
고 데이터 율로서 케이블의 긴 길이를 통해 전송된 데이터를 복원하는 방법의 일부로서, 손실에 대한 보상 및 케이블의 위상 분산 특성을 위해 수신된 데이터 신호의 등화가 필요하다. 예를들어 도1을 보면, 케이블과 관련된 신호 손실은 주파수와 함께 증가하며, 그러한 신호 손실은, 케이블 길이가 가상의 제로 길이(L0)로부터 더 큰 케이블 길이(L1, L2, L3....)로 증가하기 때문에 더 커지게 된다. 그러므로, 데이터 신호의 고계 주파수 성분은 저계 주파수 성분과 비교할 때 점진적으로 감쇠된다. 따라서 필요한 신호 등화의 크기는 주파수 뿐 만 아니라 케이블 길이와 함께 증가한다.
또한, 전송 케이블 길이를 변경할 수 있는 응용에서, 그러한 등화는 케이블 길이의 변화로 인한 케이블의 전달기능의 변화에 적응할 수 있을만큰 적응성이어야만 한다.
도2를 참조하면, 종래의 적응성 등화기(20)는 그림에서 처럼 연결된 단위-게인 버퍼(22), 고역 필터(24), 혼합기(26) 및 신호 합산 단(28)을 포함한다. 입력 신호(Vi)는 양측 단위-게인 버퍼 단(22)에 의해 처리되며 고역필터(24)에 의해 필터링된다. 고역 필터링된 신호(25)는 혼합기(26)에서 게인 제어 신호(α)와 혼합된다. 단위-게인 버퍼링된 신호(23)와 게인-제어된 고역 필터링된 신호(27)는 최종 출력 신호(V0)를 발생하기 위해 합산 회로(28)에서 서로 합산된다.
도3을 참조하면, 제어신호(α)의 값을 변화시킴으로써 고역 필터의 전체 게인이 조정될 수 있으며, 이에 의해 출력 신호(V0)의 적응성 등화에 제공하게 됨을 알 수 있다.
이러한 종래의 기술은 합리적으로 잘 수행되고는 있지만, 특히 더욱 정밀한 등화 제어가 요구될 때는 여러 가지 단점이 존재한다. 예를들어, 동작 전압과 온도에서 제조 및 변경하는 동안 제조방법의 변화와 같은 등화회로(20)의 다수의 동작 파라미터에 의존하면, 게인 요소(α)는 회로(20)의 일부의 DC바이어싱에 영향을 줄 수 있다. 또한 출력신호(V0)는 변화에 의해 회로(20)내의 DC바이어스 성분에 영향을 줄 수 있다. 따라서, 게인요소(α)가 회로 제조 방법 및 동작 전압과 온도의 변화로 인한 회로 동작의 변화에 무관하게 되는 게인-제어된 적응성 등화기를 갖는 것이 바람직하다.
본 발명의 목적은 게인요소(α)가 등화회로의 일부DC 바이어싱에 영향을 주지 않으며 또한 출력 신호가 등화회로내의 DC바이어스 성분에 영향을 주지 않도록게인요소(α)가 회로 제조 방법 및 동작 전압과 온도의 변화로 인한 회로 동작의 변화에 무관한 게인-제어된 적응성 등화기 회로 및 방법을 제공하는 것이다.
도1은 신호 등화기에 의해 제공된 신호세기와 대응하는 등화 사이의 보상관계를 예시하는 주파수 대 게인의 그래프도.
도2는 종래의 적응성 신호 등화기의 기능 블록도.
도3은 게인 제어된 도2의 등화기의 고역 필터링 된 부분에 대한 주파수 대 게인의 그래프도.
도4는 본 발명의 일 실시예에 따른 적응성 신호 등화기의 기능 블럭도.
도5는 도4의 회로의 단위게인, 전압-전류 변환기 단의 구성도.
도6은 도4의 회로의 고역, 전압-전류 변환기 단의 구성도.
도7은 도4의 회로의 가변-게인 혼합기 단의 '비역 성분'부분의 구성도.
도8은 도4의 회로의 게인 제어기 및 트래킹 회로단의 기능 블럭도.
도9는 도8의 회로의 디지털-아날로그 변환기 단에 대한 게인요소 대 전압의 그패프도.
도10은 도8의 회로의 게인 제어 레벨 발생기 단의 구성도.
도11은 도4의 회로의 전류-전압 변환기 단의 '비역 성분' 부분의 구성도.
본 발명에 따른 적응성 등화기용 게인 제어기는 회로 제조 방법 및 동작 전압과 온도의 변화로 인한 회로 동작의 변화에 무관한 게인요소를 제공한다. 그러한 게인 제어기는 가변 게인 제어 요소에 기초한 자동-보상 게인 제어 신호를 제공하며 또한 회로 제조 방법 및 동작 상태(예, 전압 및 온도)의 변화로 인한 회로 동작의 변화를 게인 제어 및 신호 혼합 단의 전력을 위해 사용되는 dc바이어싱의 변화를 트래킹해서 트랙한다. 그러한 게인 제어에 의한 바이어싱의 트래킹은 증가된 동적 범위를 유리하게 제공한다.
본 발명의 일 실시예에 따르면, 신호 결합 회로용 게인 제어기는 기준 신호 발생기 회로 및 신호 변환 회로를 포함한다. 기준 신호 발생기 회로는 제1 바이어스 신호를 수신하기 구성되어 제1 및 제2 기준 신호를 제공한다. 제1 바이어스 신호의 변화는 상기 제1 및 제2 기준 신호의 각각의 변화에 대응하여 트래킹된다. 기준 신호 발생기 회로에 연결된 신호 변환 회로는 입력 제어 신호와 상기 제1 및 제2 기준 신호를 수신하기 위해 구성되어 제1 및 제2 출력 제어 신호를 제공한다. 입력 제어 신호는 최소 값과 최대 값을 가진 값의 범위를 갖는다. 제1 출력 제어 신호는 각각 최소 및 최대 입력 제어 신호 값에 대응하는 최소 및 최대 값을 가진 입력 제어 신호 값에 대응하는 값의 범위를 갖는다. 제2 출력 제어 신호는 각각 최대 및 최소 입력 제어 신호 값에 대응하는 최소 및 최대 값을 가진 입력 제어 신호 값에 대응하는 값의 범위를 갖는다. 제1 및 제2 출력 제어 신호는 서로 차동 제어 신호를 형성한다.
본 발명의 다른 실시예에 따르면, 신호 결합 회로용 게인 제어기는 기준 신호 발생기 회로 및 디지털-아날로그 신호 변환 회로를 포함한다. 다수의 다이오드-연결된 트랜지스터를 가진 기준 신호 발생기 회로는 제1 바이어스 전류를 수신하기 위해 구성되어 제1 및 제2 기준 전압을 제공한다. 제1 바이어스 전류의 변화는 제1 및 제2 기준 전압의 각각의 변화에 대응하여 트래킹된다. 기준 신호 발생기 회로에 연결된 디지털-아날로그 신호 변환 회로는 디지털 제어 신호와 제1 및 제2 기준 전압을 수신하기 구성되어 제1 및 제2 아날로그 제어 전압을 제공한다. 디지털 제어 신호는 최소 및 최대 값을 가진 값의 범위를 갖는다. 제1 아날로그 제어 전압은 각각 최소 및 최대 디지털 제어 신호 값에 대응하는 최소 및 최대 값을 가진 디지털 제어 신호 값에 대응하는 값의 범위를 갖는다. 제2 아날로그 제어 전압은 각각 최대 및 최소 디지털 제어 신호 값에 대응하는 최소 및 최대 값을 가진 디지털 제어 신호 값에 대응하는 값의 범위를 갖는다. 제1 및 제2 아날로그 제어 전압은 서로 차동 제어 전압을 형성한다.
본 발명의 또 다른 실시예에 따르면, 신호 결합 회로에 게인 제어를 제공하는 방법은
제1 바이어스 신호를 수신하고 제1 및 제2 기준 신호를 발생하는 단계를 포함하고, 상기 제1 바이어스 신호의 변화는 상기 제1 및 제2 기준 신호의 각각의 변화에 대응하여 트래킹되고; 및
입력 제어 신호와 상기 제1 및 제2 기준 신호를 수신하고 제1 및 제2 출력 제어 신호를 발생하는 단계를 포함하고,
입력 제어 신호는 최소 값 및 최대 값을 가진 값의 범위를 갖고,
상기 제1 출력 제어 신호는 각각 상기 최소 및 최대 입력 제어 신호 값에 대응하는 최소 및 최대 값을 가진 상기 입력 제어 신호 값에 대응하는 값의 범위를 갖고,
상기 제2 출력 제어 신호는 각각 최대 및 최소 입력 제어 신호 값에 대응하는 최소 및 최대 값을 가진 상기 입력 제어 신호 값에 대응하는 값의 범위를 갖고, 및
상기 제1 및 제2 출력 제어 신호는 서로 차동 제어 신호를 형성한다.
본 발명의 또 다른 실시예에 따르면, 신호 결합 회로용 게인 제어를 제공하는 방법은
제1 바이어스를 수신하고 다수의 다이오드-연결된 트랜지스터를 가진 제1 및 제2 기준 전압을 발생하는 단계를 포함하고, 상기 제1 바이어스 전류의 변화는 각각 상기 제1 및 제2 기준 전압의 변화에 대응해서 트래킹되고; 및
디지털 제어 신호와 상기 제1 및 제2 기준 전압을 수신하고 제1 및 제2 아날로그 제어 전압을 발생하는 단계를 포함하고,
상기 디지털 제어 신호는 최소 값 및 최대 값을 가진 값의 범위를 갖고,
상기 제2 아날로그 제어 전압은 각각 상기 최소 및 최대 디지털 제어 신호 값에 대응하는 최소 및 최대 값을 가진 상기 디지털 제어 신호 값에 대응하는 값의범위를 갖고,
상기 제1 아날로그 제어 전압은 각각 최대 및 최소 디지털 제어 신호 값에 대응하는 최소 및 최대 값을 가진 상기 디지털 제어 신호 값에 대응하는 값의 범위를 갖고, 및
상기 제 1 및 제2 아날로그 제어 전압은 서로 차동 제어 전압을 형성한다.
본 발명의 이들 특징 및 다른 특징 그리고 장점은 본 발명의 다음의 상세한 설명과 첨부 도면을 참작해서 이해될 것이다.
실시예
도4를 보면, 본 발명의 일 실시예에 따른 적응성 등화기(40)는 도시한 바와 같이 상호 연결된 단위-게인 전압-전류 변환기(50), 고역 전압-전류 변환기(60), 가변-게인 혼합기(70), 게인 제어기 및 트래킹 회로(80) 및 전류-전압 변환기(110)를 포함한다. (비역 Vi +과 역 Vi -성분에 의해 차이가 있는)입력 신호 전압(Vi)은 바이어스 성분(Ii)과 신호 성분(i)을 갖는 차동 출력 전류 신호(I1+i1)/(I1-i1)를 발생하기 위해 바이어스 전류(IBias)에 의해 바이어스 되는 단위-게인 전압-전류 변환기(50)에 의해 버퍼링 된다. (알고 있는 바와 같이 바이어스 성분은 회로의 DC바이어싱으로 인한 것이라는 점이며, 한편 신호 성분은 입력 신호로 인한 것이라 점이다.) 또한 입력 신호(Vi)는 DC바이어스 전류(IBias)에 의해 바이어스 되는 고역 전압 -전류 변환기(60)에 의해 고역 필터링 된다. 단(60)은 바이어스 성분(IH(f))과신호 성분(iH(f))을 갖는 고역 필터링 된 차 신호(IH(f)+iH(f))/(IH(f)-iH(f))를 발생한다. 이들 신호(I1+i1)/(I1-i1), (IH(f)+iH(f))/(IH(f)-iH(f))모두는 가변-게인 혼합기(70)에 제공된다.
또한 게인 제어기 및 트래킹 회로(80)는 DC바이어스 전류(IBias)에 의해 바이어스 되고 디지털(예, 8-bit)게인 제어 신호(α)를 수신한다. 그러한 게인 제어 신호(α)에 따르면, 게인 제어기 및 트래킹 회로(80)는 비역성분 Vc +과 역 성분 Vc -을 갖는 차 게인 제어 신호(Vc)를 발생한다. 이들 차 제어 전압 성분(Vc +, Vc -)은 가변-게인 혼합기(70)에 제공된다.
또한 가변-게인 혼합기(70)는 DC바이어스 전류(IBias)에 의해 바이어스 된다. 게인 요소(α)를 나타내는 상기 제어 전압 성분(Vc +, Vc -)에 따르면, 가변 게인 혼합기(70)는 3 입력 전류 신호, 즉 DC바이어스 전류(IBias), 단위-게인 전류 신호(I1+i1), 및 고역 필터링된 전류((IH(f)+iH(f))/(IH(f)-iH(f))를 혼합한다. 이들 신호의 혼합에 기초하여, 가변-게인 혼합기(70)는 바이어스 성분(I0)와 신호 성분(i0)을 갖는 출력 전류(I0+i0)/(I0-i0)를 발생한다.
가변 게인 혼합기(70)로부터의 출력 전류(I0+i0)/(I0-i0)는 전류-전압변환기(110)에 의해 (비역 Vi +과 역 Vi -성분에 의해 차이가 있는)출력 전압(V0)으로 변환된다.
도5를 참조하면, 단위-게인 전압-전류 변환기(50)는 전원공급장치의 양의 VDD와 음의 VSS/GND단자사이에서 바이어스된 2 전류 미러와 결합된 차동 증폭기를 포함한다. 차동 증폭기는 트랜지스터(P51,P52,N51,N52,N53 및 N54)를 포함한다.(머리 글자 'P'는 P-채널 금속 산화 반도체 전계 효과 트랜지스터(P-MOSFET)를 나타내고 머리글자 'N'은 N-채널 MOSFET(N-MOSFET)를 나타낸다.) 바이어스 전류 미러는 트랜지스터(N55, N53 및 N54)를 포함한다. 신호 전류 미러는 트랜지스터(P51, P52, P53 및 P54)를 포함한다.
차동 증폭기에 대한 DC바이어싱은 DC바이어스 전류(IBias)로 바이어스 전류 미러(IBias)를 구동하는 것을 포함한다. 차동 증폭기에 대한 게인은 2개의 차동 증폭기 회로 브랜치들 사이에 연결된 저항기(R)에 의해 성취된다. 차동 증폭기로의 입력은 차동 입력 신호 전압(Vi)의 비역 Vi +과 역 Vi -성분에 의해 구동된다. 결정된 차동 전류, 즉 트랜지스터( N51 및 N52)의 드레인 전류는 비역 성분 (I1+i1)과 역 성분(I1-i1)을 가진 차동 출력 전류를 발생시키기위해 신호 전류 미러에 의해 중복(replicated)된다. 바이어스 성분(I1)은 회로에 대한 DC바이어싱 즉 입력 DC바이어스 전류(IBias)에 대응하는 출력 전류 신호의 성분이다. 신호 성분(i1)은 입력 신호 즉 입력 신호 전압(Vi)에 대응하는 출력 전류 신호의 성분이다.
도6을 보면, 또한 고역 전압-전류 변환기(60)는 전원공급장치의 양의 VDD와 음의 VSS/GND 단자사이에서 바이어스된 2 전류 미러 회로와 결합된 차동 증폭기를 포함한다. 차동 증폭기는 트랜지스터(P61, P62, N61, N62, N63 및 N64를 포함한다. 바이어스 전류 미러는 트랜지스터(N65, N63 및 N64)를 포함한다. 신호 전류 미러는 트랜지스터(P61, P62, P63 및 P64)를 포함한다.
차동 증폭기용 DC바이어싱은 DC바이어스 전류(IBias)를 가진 바이어스 전류 미러에 입력을 구동하는 것을 포함한다. 차동 증폭기용 고역 필터 전달 함수는 2 차동 증폭기 회로 브랜치 사이에 고역 필터 회로(62)를 연결함으로서 확립된다. 차동 증폭기는 차동 입력 신호 전압(Vi)의 비역 Vi +과 역 Vi -성분에 의해 구동된다. 결정된 차동 전류, 즉 트랜지스터(N61 및N63)의 드레인 전류는 비역 성분(IH(f)+iH(f))과 역 성분(IH(f)-iH(f))을 가진 차동 출력 전류를 제공하기 위해 신호 전류 미러에 의해 중복된다. 출력전류 신호의 바이어스 성분(IH(f))과 신호 성분(iH(f))은 DC바이어스 전류(IBias)와 입력 신호 전압(Vi) 각각에 대응한다.
도7을 보면, 가변-게인 혼합기(70)의 '비역 성분' 부분(70n)은 2 교차-연결된 차동 증폭기 회로, 즉 트랜지스터(N71 및 N72) 및 트랜지스터(N73 및 N74)를 포함한다. (차동 신호의 비역 성분을 처리하는 가변-게인 혼합기(70)의 부분(70n)만을 여기에 도시하였지만, 유사한 부분이 역 성분을 처리하는데 이용되는 것은 당연하다.) 차동 증폭기 트랜지스터(N71, N72, N73, N74)는 동일한 채널 폭(WA)과 길이(LA)를 갖는다. 제1 차동 증폭기는 고역 필터링 된 신호 전류의 비역 성분(IH(f)+iH(f))과 (게인 요소 α를 나타내는)차동 제어 전압(VC)에 의해 구동된다. 이 결과가 출력 합산 노드(72)에 제공되는 역 성분(I01 -+i01 -)과 '해제(discard)'합산 노드(74)에 제공되는 비역 성분(I01 ++i01 +)을 갖는 차동 출력 전류이다.
제2 차동 증폭기는 DC바이어스 전류(IBias)와 차동 제어 전압(VC)에 의해 구동된다. 이것은 출력 합산 노드(72)에 제공되는 비역 성분(I02 +)과 '해제'합산 노드(74)에 제공되는 역 성분(I02 -)을 갖는 차동 출력 전류를 발생한다. 또한 출력 합산 노드(72)는 비역 단위-게인 신호 전류 성분(I1+i1)을 수신하고, 이것을 제1 역 차동 출력 전류 성분(I01+i01)과 제2 비역 차동 출력 전력 성분(I02 +)으로 서로 합산하여 출력 전류(I0+i0)를 발생한다. 유사하게, '해제노드(74)'는 제2 비역 차동 출력 전류 성분(I01 ++i01 +)과 제2 역 차동 출력 전류 성분(I02 -)을 서로 합산하여 '해제'전류(ID+iD)를 발생한다.
출력 전류(I0+i0)는 식1에 나타낸바와 같이, DC바이어스 전류(IBias), (차동게인 제어 신호(VC)에 의해 표현되는)게인 요소(α), 고역 신호 성분 (IH(f)+iH(f)) 및 단위-게인 신호 전류 성분(I1+i1 +)에 의하여 표현될 수 있다.
I0+ i0= ( I1+ i1) + α( IH(f)+ iH(f)) +( 1-α )(IBias) <식1>
이 표현은 식2에 나타낸바와 같이 바이어스 성분과 신호 성분으로 분리하여 다시 쓸 수 있다.
I0+ i0= ( i1+ αiH(f)) + ( I1+ αIH(f)+ ( 1-α)IBias) <식2>
따라서, 신호(i0)와 바이어스(I0) 출력 전류 성분은 각각 식3 및 식4에 나타낸바와 같이 표현될 수 있다.
i0= i1+ αiH(f)<식3>
I0= I1+ αIH(f)+ IBias- αIBias<식4>
고역 필터링 된 신호 전류 성분(IH(f)+iH(f))의 바이어스 성분(IH(f))이 DC바이어스 전류(IBias)와 동일하기 때문에, 출력 전류(I0+i0)의 바이어스 성분(I0)은 식5에 나타낸바와 같이 표현될 수 있다.
I0= I1+ IBias<식5>
유사하게, '해제'전류(ID+iD)는 식6에 나타낸바와 같이 표현될 수 있다.
ID+ iD= ( 1 - α) + ( IH(f)+ iH(f)) +αIBias<식6>
이 표현은 식7에 나타낸바와 같이 게인 제어 요소(α)에 의존함을 보이기 위해 다시 쓸 수 있다.
ID+ iD= IH(f)- α( IH(f)- IBias) + ( 1-α) iH(f)<식7>
따라서 신호(iD)와 바이어스(ID)전류 성분은 각각 식8과 식9에 나타낸바와 같이 표현될 수 있다.
iD= ( 1-α) iH(f)<식8>
ID= IH(f)- αIH(f)+ αIBias<식9>
고역 필터링 된 신호( IH(f)+ iH(f))의 바이어스 성분은 상술한 바와 같이 DC바이어스 전류(IBias)와 동일하기 때문에, '해제' 전류 바이어스 성분(ID)은 식10에 나타낸바와 같이 표현될 수 있다.
ID= IH(f)<식10>
도8을 보면, 본 발명의 일 실시예에 따른 게인 제어기 및 트래킹 회로(80; 도4)는 디지털-아날로그 변환기(82)와 게인 제어 레벨 발생기(100)를 포함한다. (선택적으로, 디지털-아날로그 변환기 대신에 펄스 밀도 변조기가 이용될 수 있다.) 디지털-아날로그 변환기(82)는 디지털 게인 제어 요소(α)를 가변-게인 혼합기(70)에 의해 이용되는 차동 제어 전압 성분(VC +,VC -)으로 변환할 수 있다. 이들 차동 제어 전압 성분(VC +,VC -)은 DC바이어스 전류(IBias)에 의해 바이어스 되는 게인 제어 레벨 발생기(100)에 의해 제공된 2기준전압(VHigh, VLow)에 기초하여 발생된다.
도9를 보면, 차동 제어 전압 성분(VC +,VC -)은 다른 방법으로 로우( VLow)와 하이(VHigh)기준전압 값 사이의 값에서 게인 제어 요소(α)의 값에 따라 변화한다. 예를들어 게인 제어 요소(α)가 0과 동일할 때, 비역 (VC +)과 역(VC -)성분은 각각 하이(VHigh)와 로우(VLow)기준전압과 동일하다. 역으로, α가 그의 최대값에 있을 때, 예를들어 FF(hex), 비역(VC +)과 역(VC -)제어 전압 성분은 각각 로우(VLow)와 하이(VHigh)기준 전압과 동일하다.
도10을 보면, 본 발명의 일 실시예에 따른 게인 제어 레벨 발생기(100, 도8)는 도시한바와 같이 모두 상호 연결된 4 트랜지스터(P101, P102, P103, P104)와 다이어드(103) 및 5 전류원(101, 102, 104, 105, 106)을 포함한다. (채널 폭(WB)과 길이(LB)를 각각 갖는)트랜지스터(P101)와 (채널 폭(WC)과 길이(LC)를 각각 갖는) 트랜지스터(P102)는 전류 원 회로(102)와 전류 싱크 회로(101)에 의해 바이어스 되고 이의 각각은 바이어스 전류(IB)를 발생한다. 다이오드(103)는 트랜지스터(P102) 양단의 전압 강하를 감소시키는데 이용되지만 불필요하며, 따라서 VSS/GND에 직접 트랜지스터(P102)의 드레인을 연결함으로써 생략될 수 있다. 트랜지스터(P101 및 P102)는 동일한 임계전압(Vth)과 각각의 게이트-소오스 '온' 전압(Von(P101)및 Von(P102))을 갖는다. 따라서 트랜지스터(P102)의 소오스에서 발생되는 보상된 전압(V(PVT))은 식11에서 나타낸바와 같이 표현될 수 있다.
V(PVT) = VDD - Vgs(P101)+ Vgs(P102)<식11>
이 표현은 식 12에 나타낸바와 같이 각각 트랜지스터(P101 및 P102)에 대한 게이트-소오스 전압(Vgs(P101)및 Vgs(P102))을 치환함으로써 다시 쓸 수 있다.
V(PVT) = VDD - (Vth+ Von(P101)) + (Vth+ Von(P102)) <식12>
좀더 간단히 하면, 이 표현은 식13에 나타낸바와 같이 축소된다.
V(PVT) = VDD - (Von(P101)- Von(P102)) <식13>
따라서, 고역 전압-전류 변환기(60,도6)에서 고역 필터링 된 신호(IH(f)+ iH(f))의 비역 성분을 제공하는 전류 미러 트랜지스터(P64) 양단의 요구된 전압(VP64)과 동일 또는 보다 큰 전류원(102,104) 양단의 전압(Von)은 식14에 나타낸바와 같이 표현될 수 있다.
Von= Von(P101)- Von(P102)<식14>
이 전압(V(PVT))은 전류원(104, 105, 및 106)에 따라 하이(VHigh)와 로우(VLow)기준 전압을 발생하기 위해 바이어스 트랜지스터(P103 및 P104)에 이용된다. 다이오드-접속된 트랜지스터(P103 및 P104)는 가변-게인 혼합기(70,도7)에서 트랜지스터의 해당 장치크기와 동일한 동일 채널 폭(WA)과 길이(LA)를 갖는다. 전류원 회로(104)와 싱크 회로(105)는 단위-게인 전압-전류 변환기(50), 고역 전압-전류 변환기(60) 및 가변-게인 혼합기(70, 도4)를 바이어스 하는데 이용되는 DC 바이어스 전류(IBias)와 동일한 바이어스 전류(IBias)를 발생한다. 전류 싱크 회로(106)는 값이 매우 작고 최소 상태로 트랜지스터(P104)를 유지하는데 이용되는 세류(trickle) 전류(IT)를 발생한다.
이 회로(100)는 바이어스 전류(IBias)와 트랜지스터 채널 크기(WA,LA)사이에서 상술한 관계 때문에, 이 전압(VHigh, LLow)은 바이어스 전류(IBias)의 변화 뿐 만 아니라 트랜지스터의 동작 파라미터, 이를테면 임계전압과 전하 캐리어 이동도의 변화를 따르도록 하이(VHigh)와 로우(VLow)기준 전압을 발생한다. 다음에 이것은 바이어스 전류(IBias)의 변화 뿐 만 아니라 임계전압 및 전하 캐리어 이동도와 같은 트랜지스터의 동작 파라미터의 변화(이 변화의 원인은 예를들어 제조과정과 동작 전압 및 온도 때문임.)를 따르도록 출력 전류 신호(I0+ I0)를 허용한다.
도 11을 보면, 출력 전류-전압 변환기(110, 도4)의 '비역성분'부분(110n)은 다음과 같이 수행될 수 있다.(차동출력전류의 비역성분을 처리하는 출력 전류-전압 변환기(110)의 부분(110n)만이 여기에 도시되었지만 유사한 부분이 역 성분을 처리하기위해 이용될 수 있음은 당연하다.) 출력전류신호(I0+i0)는 트랜지스터(N111 및 N112)에 의해 형성된 전류 미러에 대해 입력을 구동한다. 트랜지스터(N112)를 통과하는 출력 전류는 부하 저항기(RL)의 양단에서 전압 강하를 발생함으로써 출력 전압(V0 +)을 발생시킨다.
본 발명의 구조 및 동작 방법에서 여러 가지 다른 변경과 변형이 본 발명의 범위와 사상으로부터 벗어남이 없이 당업자에 의해 명확해 질 것이다. 본 발명은 특정의 바람직한 실시예에 의해 기술되었지만, 청구된 발명은 그러한 특정의 실시예에 과도하게 제한되지 않음은 당연하다. 다음의 청구항은 본 발명의 범위를 한정하며 이들 청구항 및 그 등가물의 범위내에서 의 구조 및 방법은 여기에 포함되어 있음을 의도하고 있다.
본 발명은 게인요소(α)가 회로 제조 방법 및 동작 전압과 온도의 변화로 인한 회로 동작의 변화에 무관한 게인-제어된 적응성 등화기를 이용함으로써, 게인 요소(α)가 등화 회로의 일부의 DC바이어싱에 영향을 주지 않게 되고 또한 출력신호가 회로내의 DC바이어스 성분에 영향을 주지 않게 된다.

Claims (5)

  1. 제조 방법 및 동작 상태의 변화로 인한 동작 변화를 dc바이어싱의 변화를 트래킹해서 트랙하는 신호 결합 회로 게인 제어기를 갖는 장치에 있어서,
    제1 바이어스 신호를 수신하기 위해 구성되어 제1 및 제2 기준 신호를 제공하는 기준 신호 발생기를 포함하고, 상기 제 1 바이어스 신호의 변화는 상기 제1 및 제2 기준 신호의 각각의 변화에 대응하여 트래킹되고; 및
    상기 기준 신호 발생기 회로에 연결되고, 입력 제어 신호와 상기 제1 및 제2 기준 신호를 수신하기 위해 구성되고 그에따라 제1 및 제2 출력 제어 신호를 제공하는 신호 변환 회로를 포함하고,
    상기 입력 제어 신호는 최소 값 및 최대 값을 가진 값의 범위를 갖고,
    상기 제1 출력 제어 신호는 상기 최소 및 최대 입력 제어 신호 값에 각각 대응하는 최소 및 최대 값을 가진 상기 입력 제어 신호 값에 대응하는 값의 범위를 갖고,
    상기 제2 출력 제어 신호는 상기 최대 및 최소 입력 제어 신호 값에 각각 대응하는 최소 및 최대 값을 가진 상기 입력 제어 신호에 대응하는 값의 범위를 갖고, 및
    상기 제1 및 제2 출력 제어 신호는 서로 차동 제어 신호를 형성하는 것을 특징으로 하는 장치.
  2. 제1 항에 있어서,
    상기 제1 출력 제어 신호의 최소 및 최대 값은 각각 상기 제1 및 제2 기준신호에 대응하고; 및
    상기 제2 출력 제어 신호의 최소 및 최대 값은 각각 상기 제1 및 제2 기준 신호에 대응하는 것을 특징으로 하는 장치.
  3. 제조 방법 및 동작 상태의 변화로 인한 동작 변화를 dc바이어싱의 변화를 트래킹해서 트랙하는 신호 결합 회로 게인 제어기를 갖는 장치에 있어서,
    제1 바이어스 전류를 수신하기 위해 구성되어 제1 및 제2 기준 전압을 제공하는 다수의 다이오드-연결된 트랜지스터를 가진 기준 신호 발생기 회로를 포함하고, 상기 제1 바이어스 전류의 변화는 상기 제1 및 제2 기준 전압의 변화에 각각 대응하여 트랙되고; 및
    상기 기준 신호 발생기 회로에 연결되고, 디지털 제어 신호와 상기 제1 및 제2 기준 전압을 수신하기 위해 구성되고 그에따라 제1 및 제2 아날로그 제어 전압을 제공하는 디지털-아날로그 변환회로를 포함하고,
    상기 디지털 제어 신호는 최소 값 및 최대 값을 가진 값의 범위를 갖고,
    상기 제1 아날로그 제어 전압은 상기 최소 및 최대 디지털 제어 신호 값에 각각 대응하는 최소 및 최대 값을 가진 상기 디지털 제어 신호 값에 대응하는 값의 범위를 갖고,
    상기 제2 아날로그 제어 전압은 상기 최대 및 최소 디지털 제어 신호 값에각각 대응하는 최소 및 최대 값을 가진 상기 디지털 제어 신호 값에 대응하는 값의 범위를 갖고, 및
    상기 제1 및 제2 아날로그 제어 전압은 서로 차동 제어 전압을 형성하는 것을 특징으로 하는 장치.
  4. 제조 방법 및 동작 상태의 변화로 인한 동작 변화를 dc바이어싱의 변화를 트래킹해서 트랙하는 동안 신호 결합 회로에 게인 제어를 제공하는 방법에 있어서,
    제1 바이어스 신호를 수신하고 그에 따라 제1 및 제2 기준 신호를 발생하는 단계를 포함하고, 상기 제1 바이어스 신호의 변화는 각각 상기 제1 및 제2 기준 신호의 변화에 대응하여 트래킹되고; 및
    입력 제어 신호와 상기 제1 및 제2 기준 신호를 수신하고 그에 따라 제1 및 제2 출력 제어 신호를 발생하는 단계를 포함하고,
    상기 입력 제어 신호는 최소 값 및 최대 값을 가진 값의 범위를 갖고,
    상기 제1 출력 제어 신호는 상기 최소 및 최대 입력 제어 신호 값에 각각 대응하는 최소 및 최대 값을 가진 상기 입력 제어 신호 값에 대응하는 값의 범위를 갖고,
    상기 제2 출력 제어 신호는 상기 최대 및 최소 입력 제어 신호 값에 각각 대응하는 최소 및 최대 값을 가진 상기 입력 제어 신호에 대응하는 값의 범위를 갖고, 및
    상기 제1 및 제2 출력 제어 신호는 서로 차동 제어 신호를 형성하는 것을특징으로 하는 방법.
  5. 제조 방법 및 동작 상태의 변화로 인한 동작 변화를 dc바이어싱의 변화를 트래킹해서 트랙하는 동안 게인 제어기를 신호 결합 회로에 제공하는 방법에 있어서,
    제1 바이어스 전류를 수신하고 그에 따라 다수의 다이오드-연결된 트랜지스터를 가진 제1 및 제2 기준 전압을 발생하는 단계를 포함하고, 상기 제1 바이어스 전류의 변화는 상기 제1 및 제2 기준 전압의 변화에 각각 대응하여 트래킹되고; 및
    디지털 제어 신호와 상기 제1 및 제2 기준 전압을 수신하고 그에 따라 제1 및 제2 아날로그 제어 전압을 발생하는 단계를 포함하고,
    상기 디지털 제어 신호는 최소 값과 최대 값을 가진 값을 범위를 갖고,
    상기 제1 아날로그 제어 전압은 상기 최소 및 최대 디지털 제어 신호 값에 각각 대응하는 최소 및 최대 값을 가진 상기 디지털 제어 신호 값에 대응하는 값의 범위를 갖고,
    상기 제2 아날로그 제어 전압은 상기 최대 및 최소 디지털 제어 신호 값에 각각 대응하는 최소 및 최대 값을 가진 상기 디지털 제어 신호 값에 대응하는 값의 범위를 갖고, 및
    상기 제1 및 제2 아날로그 제어 전압은 서로 차동 제어 전압을 형성하는 것을 특징으로 하는 방법.
KR1019990037044A 1998-10-22 1999-09-02 제조 방법 및 동작 상태의 변화로 인한 동작 변화를 ｄｃ바이어싱의 변화를 트래킹해서 트랙하는 게인 제어 신호 발생기 KR100309028B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/176,784 US6259302B1 (en) 1998-10-22 1998-10-22 Gain control signal generator that tracks operating variations due to variations in manufacturing processes and operating conditions by tracking variations in DC biasing
US09/176,784 1998-10-22
US9/176,784 1998-10-22

Publications (2)

Publication Number Publication Date
KR20000028635A KR20000028635A (ko) 2000-05-25
KR100309028B1 true KR100309028B1 (ko) 2001-11-01

Family

ID=22645806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990037044A KR100309028B1 (ko) 1998-10-22 1999-09-02 제조 방법 및 동작 상태의 변화로 인한 동작 변화를 ｄｃ바이어싱의 변화를 트래킹해서 트랙하는 게인 제어 신호 발생기

Country Status (3)

Country Link
US (1) US6259302B1 (ko)
KR (1) KR100309028B1 (ko)
DE (1) DE19950713A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6328802B1 (en) * 1999-09-14 2001-12-11 Lsi Logic Corporation Method and apparatus for determining temperature of a semiconductor wafer during fabrication thereof
JP4319362B2 (ja) * 2001-07-12 2009-08-26 三菱電機株式会社 逆レベルシフト回路およびパワー用半導体装置
JP3759117B2 (ja) * 2003-03-28 2006-03-22 川崎マイクロエレクトロニクス株式会社 Ｉ／ｖ変換回路およびｄａコンバータ
DE102007051313B3 (de) * 2007-10-26 2009-04-16 Austriamicrosystems Ag Schaltungsanordnung und Verfahren zur Verschiebung eines Spannungspegels

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124673A (en) * 1991-04-26 1992-06-23 The Grass Valley Group, Inc. Level independent automatic cable equalizer
US5699022A (en) * 1996-02-09 1997-12-16 Dsc Communications Corporation Adaptive cable equalizer
US5793264A (en) * 1995-10-06 1998-08-11 Plessey Semiconductor Limited LAN equalizer
JPH1168624A (ja) * 1997-08-08 1999-03-09 Sony Corp 等化回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4563670A (en) * 1983-12-14 1986-01-07 Tektronix, Inc. High speed multiplying digital to analog converter
JP3038790B2 (ja) * 1990-04-27 2000-05-08 日本電気株式会社 等化器
US5162678A (en) * 1990-09-18 1992-11-10 Silicon Systems, Inc. Temperature compensation control circuit for exponential gain function of an agc amplifier
JP3099831B2 (ja) * 1991-02-13 2000-10-16 日本電気株式会社 自動等化器
US5200655A (en) * 1991-06-03 1993-04-06 Motorola, Inc. Temperature-independent exponential converter
DE59109002D1 (de) * 1991-07-31 1998-07-09 Micronas Intermetall Gmbh Hallsensor mit Selbstkompensation
JP2851767B2 (ja) * 1992-10-15 1999-01-27 三菱電機株式会社 電圧供給回路および内部降圧回路
US5684481A (en) * 1994-03-18 1997-11-04 Analog Devices Rail-to-rail DAC drive circuit
US5514988A (en) * 1994-09-15 1996-05-07 National Semiconductor Corporation Temperature-compensated, precision frequency-to-voltage converter
US5640122A (en) * 1994-12-16 1997-06-17 Sgs-Thomson Microelectronics, Inc. Circuit for providing a bias voltage compensated for p-channel transistor variations
US5614851A (en) * 1995-02-09 1997-03-25 National Semiconductor Corporation High-accuracy, low-power peak-to-peak voltage detector
US5914630A (en) * 1996-05-10 1999-06-22 Vtc Inc. MR head preamplifier with output signal amplitude which is independent of head resistance
US5977813A (en) * 1997-10-03 1999-11-02 International Business Machines Corporation Temperature monitor/compensation circuit for integrated circuits
US6084466A (en) * 1998-10-22 2000-07-04 National Semiconductor Corporation Variable gain current summing circuit with mutually independent gain and biasing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124673A (en) * 1991-04-26 1992-06-23 The Grass Valley Group, Inc. Level independent automatic cable equalizer
US5793264A (en) * 1995-10-06 1998-08-11 Plessey Semiconductor Limited LAN equalizer
US5699022A (en) * 1996-02-09 1997-12-16 Dsc Communications Corporation Adaptive cable equalizer
JPH1168624A (ja) * 1997-08-08 1999-03-09 Sony Corp 等化回路

Also Published As

Publication number Publication date
KR20000028635A (ko) 2000-05-25
US6259302B1 (en) 2001-07-10
DE19950713A1 (de) 2000-05-04

Similar Documents

Publication Publication Date Title
EP0663719B1 (en) Analog filter circuit and semiconductor integrated circuit device using the same
US7034606B2 (en) VGA-CTF combination cell for 10 Gb/s serial data receivers
CN108462476B (zh) 一种功率放大器及其功率控制方法
US6985036B2 (en) Digitally controlled transconductance cell
US4274014A (en) Switched current source for current limiting complementary symmetry inverter
JP4416728B2 (ja) 低電圧差動信号の駆動回路及び制御方法
US20060255997A1 (en) Differential analog filter
KR100311447B1 (ko) 서로 무관한 게인 및 바이어싱을 갖는 가변 게인 전류 합산 회로
EP0320471B1 (en) Common mode sensing and control in balanced amplifier chains
US4808944A (en) High accuracy differential output stage
JPH02162812A (ja) 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器
US6642788B1 (en) Differential cascode amplifier
US4731590A (en) Circuits with multiple controlled gain elements
US5057789A (en) Class AB CMOS amplifier
US5656952A (en) All-MOS differential high speed output driver for providing positive-ECL levels into a variable load impedance
US6084467A (en) Analog amplifier clipping circuit
KR100309028B1 (ko) 제조 방법 및 동작 상태의 변화로 인한 동작 변화를 ｄｃ바이어싱의 변화를 트래킹해서 트랙하는 게인 제어 신호 발생기
EP0410295B1 (en) Single-ended chopper stabilized operational amplifier
US8471601B2 (en) Single-ended to differential converter
US6798802B2 (en) High-speed laser driver including wave-shaping circuits
KR100668455B1 (ko) 가변 이득 증폭기
KR20000029074A (ko) 듀티 사이클 제어 특성을 갖는 인버터 회로
US6710656B2 (en) High gain amplifier circuits and their applications
WO2021124450A1 (ja) 差動増幅回路、受信回路及び半導体集積回路
JPH11136104A (ja) デューティ可変回路及びそれを用いた光素子駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 16