JPH11136104A - デューティ可変回路及びそれを用いた光素子駆動回路 - Google Patents
デューティ可変回路及びそれを用いた光素子駆動回路Info
- Publication number
- JPH11136104A JPH11136104A JP9295395A JP29539597A JPH11136104A JP H11136104 A JPH11136104 A JP H11136104A JP 9295395 A JP9295395 A JP 9295395A JP 29539597 A JP29539597 A JP 29539597A JP H11136104 A JPH11136104 A JP H11136104A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- duty
- optical element
- variable
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
Landscapes
- Optical Communication System (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 電圧利得を劣化させないデューティ可変回路
を実現し、また消費電力を低減することのできる光素子
駆動回路を提供する。 【解決手段】 単相入力ではなく、両相入力を採用し、
制御電圧３の入力端子を別に設けることにより、電圧利
得を劣化させないデューティ可変回路を構成できる。こ
のデューティ可変回路を用いて半導体光変調器６等の光
素子を駆動する回路を構成すれば、出力光のアイダイア
グラムの立上りと立下りとの交点の位置をハイレベルと
ロウレベルとの中間に設定でき、さらに、差動増幅器の
段数を従来よりも削減することができるので駆動回路の
消費電力を低減できる。
を実現し、また消費電力を低減することのできる光素子
駆動回路を提供する。 【解決手段】 単相入力ではなく、両相入力を採用し、
制御電圧３の入力端子を別に設けることにより、電圧利
得を劣化させないデューティ可変回路を構成できる。こ
のデューティ可変回路を用いて半導体光変調器６等の光
素子を駆動する回路を構成すれば、出力光のアイダイア
グラムの立上りと立下りとの交点の位置をハイレベルと
ロウレベルとの中間に設定でき、さらに、差動増幅器の
段数を従来よりも削減することができるので駆動回路の
消費電力を低減できる。
Description
【０００１】
【発明の属する技術分野】本発明はデューティ可変回路
及びそれを用いた光素子駆動回路に関し、特に外部から
入力される信号によってデューティを変化させることの
できるデューティ可変回路及びそれを用いた光素子駆動
回路に関する。
及びそれを用いた光素子駆動回路に関し、特に外部から
入力される信号によってデューティを変化させることの
できるデューティ可変回路及びそれを用いた光素子駆動
回路に関する。
【０００２】
【従来の技術】一般に、光通信においては、送信側に半
導体レーザ等の光素子を設け、これを駆動回路で駆動す
る。超Ｇｂｐｓの光通信においては、半導体レーザを直
接変調した場合に起こるチャーピング（ｃｈｉｒｐｉｎ
ｇ）と光ファイバの分散に起因する受信光の波形劣化を
抑制するために、半導体レーザを連続発振させて外部変
調器による光のオン・オフで光の強度変調が行われてい
る。ここで用いられる外部変調器には、ＬｉＮｂＯ3 等
の誘電体導波路を用いる誘電体変調器と、半導体の光吸
収を利用した電界吸収型半導体変調器とがある。電界吸
収型半導体変調器は誘電体変調器に比べて駆動電圧振幅
が小さく小型であるという特徴を有するため、光送信器
の外部変調器として有望である。
導体レーザ等の光素子を設け、これを駆動回路で駆動す
る。超Ｇｂｐｓの光通信においては、半導体レーザを直
接変調した場合に起こるチャーピング（ｃｈｉｒｐｉｎ
ｇ）と光ファイバの分散に起因する受信光の波形劣化を
抑制するために、半導体レーザを連続発振させて外部変
調器による光のオン・オフで光の強度変調が行われてい
る。ここで用いられる外部変調器には、ＬｉＮｂＯ3 等
の誘電体導波路を用いる誘電体変調器と、半導体の光吸
収を利用した電界吸収型半導体変調器とがある。電界吸
収型半導体変調器は誘電体変調器に比べて駆動電圧振幅
が小さく小型であるという特徴を有するため、光送信器
の外部変調器として有望である。
【０００３】ところが、この電界吸収型半導体変調器の
消光比と入力電圧（ＢＩＡＳ）との関係は、図１０に示
すように非線形の特性を有している。そのために、入力
電圧が図１１に示されているアイダイアグラムのように
良好な波形であっても、出力光の波形は図１２に示され
ているアイダイアグラムのように立上りと立下りとの交
点がロウレベル側にシフトした波形となってしまい受信
側での受信感度を悪化させる原因となる。
消光比と入力電圧（ＢＩＡＳ）との関係は、図１０に示
すように非線形の特性を有している。そのために、入力
電圧が図１１に示されているアイダイアグラムのように
良好な波形であっても、出力光の波形は図１２に示され
ているアイダイアグラムのように立上りと立下りとの交
点がロウレベル側にシフトした波形となってしまい受信
側での受信感度を悪化させる原因となる。
【０００４】この問題を解決するためには、変調器駆動
回路の出力電圧のデューティを変化させて、１ビット分
のハイレベルの期間をロウレベルの期間よりも大きくす
れば良い。こうすることによって、出力電圧のアイダイ
アグラムの立上りと立下りとの交点をハイレベル側にシ
フトすることができる。デューティを可変する回路とし
ては、特開平９−３６８１０号公報の図４に示されてい
る回路や、特開平１−１８４１６８号公報の第１図中の
一点鎖線１９で示されている回路等が知られている。
回路の出力電圧のデューティを変化させて、１ビット分
のハイレベルの期間をロウレベルの期間よりも大きくす
れば良い。こうすることによって、出力電圧のアイダイ
アグラムの立上りと立下りとの交点をハイレベル側にシ
フトすることができる。デューティを可変する回路とし
ては、特開平９−３６８１０号公報の図４に示されてい
る回路や、特開平１−１８４１６８号公報の第１図中の
一点鎖線１９で示されている回路等が知られている。
【０００５】ここで、特開平１−１８４１６８号公報に
示されている回路は、フリップフロップを用いたディジ
タル回路で異なるデューティの信号を発生させて、その
うちの一つを選択して用いるものである。この回路は、
Ｇｂｐｓ以上の高速動作が難しいことや、仮にこの速度
で動作しても消費電力が非常に大きくなることから、Ｇ
ｂｐｓ以上の高速光通信で使用できる回路ではない。
示されている回路は、フリップフロップを用いたディジ
タル回路で異なるデューティの信号を発生させて、その
うちの一つを選択して用いるものである。この回路は、
Ｇｂｐｓ以上の高速動作が難しいことや、仮にこの速度
で動作しても消費電力が非常に大きくなることから、Ｇ
ｂｐｓ以上の高速光通信で使用できる回路ではない。
【０００６】一方、特開平９−３６８１０号公報に示さ
れている回路は、図１３に示されているように差動増幅
器１の一方の入力を制御電圧３とし、それを調整するこ
とで出力電圧のデューティを変化させるものである。こ
の回路では、入力に制御電圧より高い電圧のときに出力
がロウレベル、低い電圧の時には出力がハイレベルとな
るので、制御電圧をハイレベルとロウレベルとの中間よ
り高い電圧に設定すると、１ビット分のハイレベルの保
持時間をロウレベルよりも長くすることができる。この
結果、出力電圧のアイダイアダラムの立上りと立下りと
の交点をハイレベル側にシフトするように設定できる。
れている回路は、図１３に示されているように差動増幅
器１の一方の入力を制御電圧３とし、それを調整するこ
とで出力電圧のデューティを変化させるものである。こ
の回路では、入力に制御電圧より高い電圧のときに出力
がロウレベル、低い電圧の時には出力がハイレベルとな
るので、制御電圧をハイレベルとロウレベルとの中間よ
り高い電圧に設定すると、１ビット分のハイレベルの保
持時間をロウレベルよりも長くすることができる。この
結果、出力電圧のアイダイアダラムの立上りと立下りと
の交点をハイレベル側にシフトするように設定できる。
【０００７】そして、図１４に示されているように、こ
の回路５以降に何段かの差動増幅回路１を付加すれば、
電界吸収型半導体変調器６の駆動回路を構成できる。こ
れにより、出力光のアイダイアグラムの立上りと立下り
との交点をハイレベルとロウレベルとの中間に位置する
ように調整できる。なお、図１４中の２Ａ及び２Ｂは、
ソースフォロワ回路である。
の回路５以降に何段かの差動増幅回路１を付加すれば、
電界吸収型半導体変調器６の駆動回路を構成できる。こ
れにより、出力光のアイダイアグラムの立上りと立下り
との交点をハイレベルとロウレベルとの中間に位置する
ように調整できる。なお、図１４中の２Ａ及び２Ｂは、
ソースフォロワ回路である。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、差動増幅器は単相入力となるために、
両相入力と比べると電圧利得が半分になってしまう。変
調器駆動回路においては０．５Ｖ程度の入力電圧に対
し、２．５Ｖ以上の電圧振幅を出力する必要があり単細
こは１４ｄＢ以上の電圧利得が必要であるが、デューテ
ィ可変回路の電圧利得が小さいために、以降の差動増幅
器の段数が増加し、駆動回路の消費電力が増加してしま
うという欠点があった。
来例においては、差動増幅器は単相入力となるために、
両相入力と比べると電圧利得が半分になってしまう。変
調器駆動回路においては０．５Ｖ程度の入力電圧に対
し、２．５Ｖ以上の電圧振幅を出力する必要があり単細
こは１４ｄＢ以上の電圧利得が必要であるが、デューテ
ィ可変回路の電圧利得が小さいために、以降の差動増幅
器の段数が増加し、駆動回路の消費電力が増加してしま
うという欠点があった。
【０００９】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は電圧利得を劣
化させることのないデューティ可変回路を実現し、また
消費電力を低減することのできる光素子駆動回路を提供
することである。
るためになされたものであり、その目的は電圧利得を劣
化させることのないデューティ可変回路を実現し、また
消費電力を低減することのできる光素子駆動回路を提供
することである。
【００１０】
【課題を解決するための手段】本発明によるデューティ
可変回路は、両相入力信号を構成する非反転入力信号及
び反転入力信号に夫々対応して設けられ対応する入力信
号を入力とする第１及び第２のソースフォロワ回路と、
前記第１及び第２のソースフォロワ回路に夫々対応して
設けられ対応するソースフォロワ回路の出力を入力とす
る第１及び第２のトランジスタからなる差動増幅回路と
を含み、前記第１のトランジスタへの入力レベルを外部
制御信号に応じて変化せしめ前記第２のトランジスタか
ら出力を導出するようにしたことを特徴とする。そし
て、前記第１のトランジスタに対応する前記第１のソー
スフォロワ回路を構成する電流源の電流量を前記外部制
御信号によって制御する。
可変回路は、両相入力信号を構成する非反転入力信号及
び反転入力信号に夫々対応して設けられ対応する入力信
号を入力とする第１及び第２のソースフォロワ回路と、
前記第１及び第２のソースフォロワ回路に夫々対応して
設けられ対応するソースフォロワ回路の出力を入力とす
る第１及び第２のトランジスタからなる差動増幅回路と
を含み、前記第１のトランジスタへの入力レベルを外部
制御信号に応じて変化せしめ前記第２のトランジスタか
ら出力を導出するようにしたことを特徴とする。そし
て、前記第１のトランジスタに対応する前記第１のソー
スフォロワ回路を構成する電流源の電流量を前記外部制
御信号によって制御する。
【００１１】本発明による光素子駆動回路は、前記デュ
ーティ可変回路と、前記第２のトランジスタから導出さ
れる出力によって駆動される光素子とを含むことを特徴
とする。そして、前記外部制御信号を変化させることに
よって前記光素子の出力光のアイダイアグラムにおける
立上りと立下りとの交点をハイレベルとロウレベルとの
中間に位置するように調整する。
ーティ可変回路と、前記第２のトランジスタから導出さ
れる出力によって駆動される光素子とを含むことを特徴
とする。そして、前記外部制御信号を変化させることに
よって前記光素子の出力光のアイダイアグラムにおける
立上りと立下りとの交点をハイレベルとロウレベルとの
中間に位置するように調整する。
【００１２】要するに、本発明では、単相入力で動作し
ていた従来回路に対し、両相入力で動作することとし、
デューティを変化させるための制御電圧の入力端子を別
に設けているのである。これにより、電圧利得を劣化さ
せることのないデューティ可変回路を実現できるのであ
る。
ていた従来回路に対し、両相入力で動作することとし、
デューティを変化させるための制御電圧の入力端子を別
に設けているのである。これにより、電圧利得を劣化さ
せることのないデューティ可変回路を実現できるのであ
る。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１４】以下、デューティ可変回路の第１の実施の
形態、これを用いた光素子駆動回路の実施の形態、デュ
ーティ可変回路の第２の実施の形態、これを用いた光素
子駆動回路の実施の形態、デューティ可変回路の第３の
実施の形態、これを用いた光素子駆動回路の実施の形
態、の順に説明する。
形態、これを用いた光素子駆動回路の実施の形態、デュ
ーティ可変回路の第２の実施の形態、これを用いた光素
子駆動回路の実施の形態、デューティ可変回路の第３の
実施の形態、これを用いた光素子駆動回路の実施の形
態、の順に説明する。
【００１５】図１は本発明によるデューティ可変回路の
第１の実施の形態を示す回路図である。同図において、
図１３と同等部分は同一符号により示されており、その
部分の詳細な説明は省略する。
第１の実施の形態を示す回路図である。同図において、
図１３と同等部分は同一符号により示されており、その
部分の詳細な説明は省略する。
【００１６】本実施形態では、差動増幅器１の前段に両
相入力信号に対応して２つのソースフォロワ回路２Ａ，
２Ｂが接続されている。そして、一方のソースフォロワ
回路の電流源ＦＥＴ４Ａのゲート端子に制御電圧３を印
加し、他方の電流源ＦＥＴ４Ｂのゲートは差動増幅器の
電流源ＦＥＴ４Ｃと同じく電圧ＶＣＳが印加されてい
る。ソースフォロワ回路２Ａ，２Ｂは、レベルシフト及
びインピーダンス変換のために設けられている。
相入力信号に対応して２つのソースフォロワ回路２Ａ，
２Ｂが接続されている。そして、一方のソースフォロワ
回路の電流源ＦＥＴ４Ａのゲート端子に制御電圧３を印
加し、他方の電流源ＦＥＴ４Ｂのゲートは差動増幅器の
電流源ＦＥＴ４Ｃと同じく電圧ＶＣＳが印加されてい
る。ソースフォロワ回路２Ａ，２Ｂは、レベルシフト及
びインピーダンス変換のために設けられている。
【００１７】２つのソースフォロワ回路２Ａ，２Ｂの電
流源ＦＥＴ４Ａ，４Ｂのゲート電圧が異なるので、その
レベルシフト量も異なるため、図２中の波形Ａ及びＢで
示されているように電圧が互いに異なる逆の論理の信号
Ｘ，Ｙが差動増幅器１に入力されることになる。つま
り、差動増幅器１には、両相入力信号を構成する非反転
入力信号Ｄ及び反転入力信号／Ｄ（／は反転であること
を示す）が入力されることになる。
流源ＦＥＴ４Ａ，４Ｂのゲート電圧が異なるので、その
レベルシフト量も異なるため、図２中の波形Ａ及びＢで
示されているように電圧が互いに異なる逆の論理の信号
Ｘ，Ｙが差動増幅器１に入力されることになる。つま
り、差動増幅器１には、両相入力信号を構成する非反転
入力信号Ｄ及び反転入力信号／Ｄ（／は反転であること
を示す）が入力されることになる。
【００１８】差動増幅器１では、この２つの信号Ｘ，Ｙ
の差信号を出力するため、１ビット分のハイレベルの期
間とローレベルの期間とが等しいデューティ１００％の
入力信号が入力された場合でも差動増幅器の出力は、図
２中の波形Ｃで示されているようにハイレベルの期間と
ロウレベルの期間とが異なった信号となり、電流源ＦＥ
Ｔ４Ａのゲート電圧に接続された制御電圧３に応じてデ
ューティを変化させることができる。
の差信号を出力するため、１ビット分のハイレベルの期
間とローレベルの期間とが等しいデューティ１００％の
入力信号が入力された場合でも差動増幅器の出力は、図
２中の波形Ｃで示されているようにハイレベルの期間と
ロウレベルの期間とが異なった信号となり、電流源ＦＥ
Ｔ４Ａのゲート電圧に接続された制御電圧３に応じてデ
ューティを変化させることができる。
【００１９】さらに本実施形態で使用している差動増幅
器は、両相入力で動作しているので、回路素子が従来例
と同一の場合でも、従来例の２倍の電圧利得を得ること
ができる。
器は、両相入力で動作しているので、回路素子が従来例
と同一の場合でも、従来例の２倍の電圧利得を得ること
ができる。
【００２０】図３は図１に示されているデューティ可変
回路を用いた光素子駆動回路の実施の形態を示す回路図
であり、図１と同等部分は同一符号により示されてい
る。本実施形態では、入力データが差動増幅器１に入力
され、その出力が図１のデューティ可変回路５に接続さ
れている。そして、その出力には、駆動される電界吸収
型半導体光変調器６が接続されている。
回路を用いた光素子駆動回路の実施の形態を示す回路図
であり、図１と同等部分は同一符号により示されてい
る。本実施形態では、入力データが差動増幅器１に入力
され、その出力が図１のデューティ可変回路５に接続さ
れている。そして、その出力には、駆動される電界吸収
型半導体光変調器６が接続されている。
【００２１】このデューティ可変回路５を使用すること
により、両相駆動差動回路の大きな電圧利得を利用でき
るので、変調器の駆動に必要な差動増幅器の段数が従来
例の３段から２段まで段数を減らすことができ、駆動回
路の消費電力が低減できる。さらにデューティ可変機能
により、電界吸収型半導体変調器を駆動するときに、電
圧出力のアイダイアグラムの立上りと立下りとの交点を
ハイレベル側に設定することにより、図４に示されてい
るように光出力のアイダイアグラムの立上りと立下りと
の交点がハイレベルとロウレベルとの中間に位置するよ
うに調整することができるのである。
により、両相駆動差動回路の大きな電圧利得を利用でき
るので、変調器の駆動に必要な差動増幅器の段数が従来
例の３段から２段まで段数を減らすことができ、駆動回
路の消費電力が低減できる。さらにデューティ可変機能
により、電界吸収型半導体変調器を駆動するときに、電
圧出力のアイダイアグラムの立上りと立下りとの交点を
ハイレベル側に設定することにより、図４に示されてい
るように光出力のアイダイアグラムの立上りと立下りと
の交点がハイレベルとロウレベルとの中間に位置するよ
うに調整することができるのである。
【００２２】図５は本発明によるデューティ可変回路の
第２の実施の形態を示す回路図であり、図１と同等部分
は同一符号により示されている。本実施形態では、差動
増幅器１Ａの２つの負荷抵抗をＦＥＴ７Ａ，７Ｂで構成
している。そして、一方の負荷ＦＥＴ７Ａのゲート端子
に制御電圧３を印加し、他方の負荷ＦＥＴ７Ｂのゲート
端子はグランドに接続されている。この差動増幅器１Ａ
の後段にはソースフォロワ回路２Ａ，２Ｂを介して差動
増幅器１Ｂが接続されている。
第２の実施の形態を示す回路図であり、図１と同等部分
は同一符号により示されている。本実施形態では、差動
増幅器１Ａの２つの負荷抵抗をＦＥＴ７Ａ，７Ｂで構成
している。そして、一方の負荷ＦＥＴ７Ａのゲート端子
に制御電圧３を印加し、他方の負荷ＦＥＴ７Ｂのゲート
端子はグランドに接続されている。この差動増幅器１Ａ
の後段にはソースフォロワ回路２Ａ，２Ｂを介して差動
増幅器１Ｂが接続されている。
【００２３】このとき、差動増幅器１Ａでは、ゲート電
圧が異なるＦＥＴ７Ａ，７Ｂが負荷抵抗として使用され
ているので、この抵抗値が異なるようにみえ、２個の出
力端子Ｘ，Ｙの電圧振幅は異なる値となる。そのために
差動増幅器１Ａの入力信号は図６中の波形Ａ及びＢに示
されているように振幅が異なる信号が出力される。この
信号が入力される差動増幅器１Ｂは、上記の２つの信号
Ｘ，Ｙの差信号を出力するので図６中の波形Ｃで示され
ているようにハイレベルの期間とロウレベルの期間とが
異なった信号となり、負荷ＦＥＴ７Ａのゲート電圧に接
続された制御電圧３に応じてデューティを変化させるこ
とができる。
圧が異なるＦＥＴ７Ａ，７Ｂが負荷抵抗として使用され
ているので、この抵抗値が異なるようにみえ、２個の出
力端子Ｘ，Ｙの電圧振幅は異なる値となる。そのために
差動増幅器１Ａの入力信号は図６中の波形Ａ及びＢに示
されているように振幅が異なる信号が出力される。この
信号が入力される差動増幅器１Ｂは、上記の２つの信号
Ｘ，Ｙの差信号を出力するので図６中の波形Ｃで示され
ているようにハイレベルの期間とロウレベルの期間とが
異なった信号となり、負荷ＦＥＴ７Ａのゲート電圧に接
続された制御電圧３に応じてデューティを変化させるこ
とができる。
【００２４】さらに本実施形態で使用している差動増幅
器は、両相入力で動作しているので、回路素子が従来例
と同一の場合でも、従来例の２倍の電圧利得を得ること
ができる。
器は、両相入力で動作しているので、回路素子が従来例
と同一の場合でも、従来例の２倍の電圧利得を得ること
ができる。
【００２５】図７は図５に示されているデューティ可変
回路を用いた光素子駆動回路の実施の形態を示す回路図
であり、図５と同等部分は同一符号により示されてい
る。本実施形態では、図５のデューティ可変回路を用い
て光素子駆動回路を構成している。そして、その出力に
は、駆動される電界吸収型光変調器６が接続されてい
る。
回路を用いた光素子駆動回路の実施の形態を示す回路図
であり、図５と同等部分は同一符号により示されてい
る。本実施形態では、図５のデューティ可変回路を用い
て光素子駆動回路を構成している。そして、その出力に
は、駆動される電界吸収型光変調器６が接続されてい
る。
【００２６】このデューティ可変回路５を使用すること
により、両相駆動差動回路の大きな電圧利得を利用でき
るので、変調器の駆動に必要な差動増幅器の段数が従来
例の３段から２段まで段数を減らすことができ、駆動回
路の消費電力が低減できる。さらにデューティ可変機能
により、電界吸収型半導体変調器を駆動するときに、電
圧出力のアイダイアグラムの立上りと立下りとの交点を
ハイレベル側に設定することにより、図４に示されてい
るように入出力のアイダイアダラムの立上りと立下りと
の交点がハイレベルとロウレベルとの中間に位置するよ
うに調整することができるのである。
により、両相駆動差動回路の大きな電圧利得を利用でき
るので、変調器の駆動に必要な差動増幅器の段数が従来
例の３段から２段まで段数を減らすことができ、駆動回
路の消費電力が低減できる。さらにデューティ可変機能
により、電界吸収型半導体変調器を駆動するときに、電
圧出力のアイダイアグラムの立上りと立下りとの交点を
ハイレベル側に設定することにより、図４に示されてい
るように入出力のアイダイアダラムの立上りと立下りと
の交点がハイレベルとロウレベルとの中間に位置するよ
うに調整することができるのである。
【００２７】図８は本発明によるデューティ可変回路の
第３の実施の形態を示す回路図であり、図１と同等部分
は同一符号により示されている。本実施形態では、差動
増幅器１Ａを４個のＦＥＴ８Ａ，８Ｂ，９Ａ，９Ｂをカ
スコード接続したカスコード回路ａ，ｂで構成し、これ
にソースフォロワ回路２を介して差動増幅器１Ｂを接続
している。
第３の実施の形態を示す回路図であり、図１と同等部分
は同一符号により示されている。本実施形態では、差動
増幅器１Ａを４個のＦＥＴ８Ａ，８Ｂ，９Ａ，９Ｂをカ
スコード接続したカスコード回路ａ，ｂで構成し、これ
にソースフォロワ回路２を介して差動増幅器１Ｂを接続
している。
【００２８】ここで、差動増幅器１Ａのカスコード回路
ａ，ｂのうち負荷抵抗に接続されるＦＥＴ９Ａ，９Ｂう
ちの一方のＦＥＴ９Ａのゲート端子には制御電圧３が印
加され、他方のＦＥＴ９Ｂには２個の抵抗１０及び１１
で生成された一定電圧が印加される。このように、これ
らのＦＥＴ９Ａ，９Ｂのゲート電圧が異なるために、カ
スコード接続されたＦＥＴ全体としての相互コンダクタ
ンスが異なる値となるので、論理しきい値が変化してハ
イレベルの期間とロウレベルの期間とが異なった信号と
なる。したがって、カスコード接続されたＦＥＴ９Ａの
ゲート電圧として印加される制御電圧３に応じてデュー
ティを変化させることができる。
ａ，ｂのうち負荷抵抗に接続されるＦＥＴ９Ａ，９Ｂう
ちの一方のＦＥＴ９Ａのゲート端子には制御電圧３が印
加され、他方のＦＥＴ９Ｂには２個の抵抗１０及び１１
で生成された一定電圧が印加される。このように、これ
らのＦＥＴ９Ａ，９Ｂのゲート電圧が異なるために、カ
スコード接続されたＦＥＴ全体としての相互コンダクタ
ンスが異なる値となるので、論理しきい値が変化してハ
イレベルの期間とロウレベルの期間とが異なった信号と
なる。したがって、カスコード接続されたＦＥＴ９Ａの
ゲート電圧として印加される制御電圧３に応じてデュー
ティを変化させることができる。
【００２９】さらに本発明で使用している差動増幅器
は、両相入力で動作しているので、回路素子が従来例と
同一の場合でも、従来例の２倍の電圧利得を得ることが
できる。
は、両相入力で動作しているので、回路素子が従来例と
同一の場合でも、従来例の２倍の電圧利得を得ることが
できる。
【００３０】図９は図８に示されているデューティ可変
回路を用いた光素子駆動回路の実施の形態を示す回路図
であり、図８と同等部分は同一符号により示されてい
る。本実施形態では、図８のデューティ可変回路を用い
て光素子駆動回路を構成している。そして、その出力に
は、駆動される電界吸収型光変調器６が接続されてい
る。
回路を用いた光素子駆動回路の実施の形態を示す回路図
であり、図８と同等部分は同一符号により示されてい
る。本実施形態では、図８のデューティ可変回路を用い
て光素子駆動回路を構成している。そして、その出力に
は、駆動される電界吸収型光変調器６が接続されてい
る。
【００３１】このデューティ可変回路５を使用すること
により、両相駆動差動回路の大きな電圧利得を利用でき
るので、変調器の駆動に必要な差動増幅器の段数が従来
例の３段から２段まで段数を減らすことができ、駆動回
路の消費電力を低減できるのである。
により、両相駆動差動回路の大きな電圧利得を利用でき
るので、変調器の駆動に必要な差動増幅器の段数が従来
例の３段から２段まで段数を減らすことができ、駆動回
路の消費電力を低減できるのである。
【００３２】さらに、デューティ可変機能により、電界
吸収型半導体変調器を駆動するときに、電圧出力のアイ
ダイアダラムの立上りと立下りとの交点をハイレベル側
に設定することにより、図４に示されているように光出
力のアイダイアグラムの立上りと立下りとの交点をハイ
レベルとロウレベルとの中間に位置するように調整する
ことができるのである。
吸収型半導体変調器を駆動するときに、電圧出力のアイ
ダイアダラムの立上りと立下りとの交点をハイレベル側
に設定することにより、図４に示されているように光出
力のアイダイアグラムの立上りと立下りとの交点をハイ
レベルとロウレベルとの中間に位置するように調整する
ことができるのである。
【００３３】以上のように、両相入力を採用して制御電
圧の入力端子を別に設けることにより、電圧利得を劣化
させることのないデューティ可変回路を構成することが
できるのである。さらに、これらのデューティ可変回路
を使用してデューティ可変光素子駆動回路を構成すれ
ば、出力光のアイダイアグラムの立上りと立下りとの交
点の位置をハイレベルとロウレベルとの中間に設定で
き、さらに、差動増幅器の段数を従来よりも削減するこ
とができるので、駆動回路の消費電力を低減できる。な
お、以上の各実施形態においては、制御電圧を外部から
印加する例について説明したが、出力アイダイアグラム
の交点の位置をハイレベルとロウレベルとの中間になる
ような電圧を内部で発生させて印加しておくこともでき
る。
圧の入力端子を別に設けることにより、電圧利得を劣化
させることのないデューティ可変回路を構成することが
できるのである。さらに、これらのデューティ可変回路
を使用してデューティ可変光素子駆動回路を構成すれ
ば、出力光のアイダイアグラムの立上りと立下りとの交
点の位置をハイレベルとロウレベルとの中間に設定で
き、さらに、差動増幅器の段数を従来よりも削減するこ
とができるので、駆動回路の消費電力を低減できる。な
お、以上の各実施形態においては、制御電圧を外部から
印加する例について説明したが、出力アイダイアグラム
の交点の位置をハイレベルとロウレベルとの中間になる
ような電圧を内部で発生させて印加しておくこともでき
る。
【００３４】請求項の記載に関連して本発明は更に次の
態様をとりうる。
態様をとりうる。
【００３５】（１）前記光素子は、入出力特性が非線形
であることを特徴とする請求項７又は８記載の光素子駆
動回路。
であることを特徴とする請求項７又は８記載の光素子駆
動回路。
【００３６】（２）前記光素子は、電界吸収型半導体光
変調器であることを特徴とする請求項７又は８記載の光
素子駆動回路。
変調器であることを特徴とする請求項７又は８記載の光
素子駆動回路。
【００３７】
【発明の効果】以上説明したように本発明は、両相入力
を採用して制御電圧の入力端子を別に設けることによ
り、電圧利得を劣化させないデューティ可変回路を構成
することができるという効果がある。また、このデュー
ティ可変回路を用いて光素子駆動回路を構成すれば、出
力光のアイダイアグラムの立上りと立下りとの交点の位
置をハイレベルとロウレベルとの中間に設定でき、さら
に、差動増幅器の段数を従来よりも削減することができ
るので、駆動回路の消費電力を低減できるという効果が
ある。
を採用して制御電圧の入力端子を別に設けることによ
り、電圧利得を劣化させないデューティ可変回路を構成
することができるという効果がある。また、このデュー
ティ可変回路を用いて光素子駆動回路を構成すれば、出
力光のアイダイアグラムの立上りと立下りとの交点の位
置をハイレベルとロウレベルとの中間に設定でき、さら
に、差動増幅器の段数を従来よりも削減することができ
るので、駆動回路の消費電力を低減できるという効果が
ある。
【図１】本発明の第１の実施の形態によるデューティ可
変回路の構成を示すブロック図である。
変回路の構成を示すブロック図である。
【図２】図１のデューティ可変回路の動作を示す波形図
である。
である。
【図３】図１のデューティ可変回路を用いた光素子駆動
回路の構成例を示す図である。
回路の構成例を示す図である。
【図４】図３の光素子駆動回路の動作を示す光出力波形
図である。
図である。
【図５】本発明の第２の実施の形態によるデューティ可
変回路の構成を示すブロック図である。
変回路の構成を示すブロック図である。
【図６】図５のデューティ可変回路の動作を示す波形図
である。
である。
【図７】図５のデューティ可変回路を用いた光素子駆動
回路の構成例を示す図である。
回路の構成例を示す図である。
【図８】本発明の第３の実施の形態によるデューティ可
変回路の構成を示すブロック図である。
変回路の構成を示すブロック図である。
【図９】図８のデューティ可変回路を用いた光素子駆動
回路の構成例を示す図である。
回路の構成例を示す図である。
【図１０】電界吸収型半導体光変調器の消光特性を示す
図である。
図である。
【図１１】デューティ調整しないときの変調器の入力電
圧波形を示す図である。
圧波形を示す図である。
【図１２】デューティ調整しないときの変調器の出力光
波形を示す図である。
波形を示す図である。
【図１３】従来のデューティ可変回路の構成を示す回路
図である。
図である。
【図１４】図１３のデューティ可変回路を用いたデュー
ティ可変光素子駆動回路の構成を示す回路図である。
ティ可変光素子駆動回路の構成を示す回路図である。
１，１Ｂ，１Ａ 差動増幅器 ２Ａ，２Ｂ ソースフォロワ回路 ３ 制御電圧 ４Ａ，４Ｂ，７Ａ，７Ｂ，８Ａ，８Ｂ，９Ａ，９Ｂ Ｆ
ＥＴ ５ デューティ可変回路 ６ 電界吸収型半導体光変調器 ａ，ｂ カスコード回路
ＥＴ ５ デューティ可変回路 ６ 電界吸収型半導体光変調器 ａ，ｂ カスコード回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｂ 10/04 10/06
Claims (8)
- 【請求項１】 両相入力信号を構成する非反転入力信号
及び反転入力信号に夫々対応して設けられ対応する入力
信号を入力とする第１及び第２のソースフォロワ回路
と、前記第１及び第２のソースフォロワ回路に夫々対応
して設けられ対応するソースフォロワ回路の出力を入力
とする第１及び第２のトランジスタからなる差動増幅回
路とを含み、前記第１のトランジスタへの入力レベルを
外部制御信号に応じて変化せしめ前記第２のトランジス
タから出力を導出するようにしたことを特徴とするデュ
ーティ可変回路。 - 【請求項２】 前記第１のトランジスタに対応する前記
第１のソースフォロワ回路を構成する電流源の電流量を
前記外部制御信号によって制御するようにしたことを特
徴とする請求項１記載のデューティ可変回路。 - 【請求項３】 前記両相入力信号を入力とする他の差動
増幅回路を更に含み、この差動増幅回路を介して前記両
相入力信号を前記第１及び第２のソースフォロワ回路に
入力するようにしたことを特徴とする請求項１又は２記
載のデューティ可変回路。 - 【請求項４】 前記他の差動増幅回路を構成する一対の
トランジスタのうち前記第１のソースフォロワ回路に対
応するトランジスタの負荷抵抗の抵抗値を前記外部制御
信号によって制御するようにしたことを特徴とする請求
項３記載のデューティ可変回路。 - 【請求項５】 前記負荷抵抗は電界効果トランジスタの
ソース端子とドレイン端子との間の抵抗によって実現さ
れ該トランジスタのゲート端子に前記外部制御信号を印
加したことを特徴とする請求項４記載のデューティ可変
回路。 - 【請求項６】 前記他の差動増幅回路を構成する一対の
トランジスタは、夫々他のトランジスタとカスコード接
続されそのカスコード接続された他のトランジスタのゲ
ート端子に前記外部制御信号を印加したことを特徴とす
る請求項４記載のデューティ可変回路。 - 【請求項７】 請求項１〜６のいずれかに記載のデュー
ティ可変回路と、前記第２のトランジスタから導出され
る出力によって駆動される光素子とを含むことを特徴と
する光素子駆動回路。 - 【請求項８】 前記外部制御信号を変化させることによ
って前記光素子の出力光のアイダイアグラムにおける立
上りと立下りとの交点をハイレベルとロウレベルとの中
間に位置するように調整するようにしたことを特徴とす
る請求項７記載の光素子駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9295395A JPH11136104A (ja) | 1997-10-28 | 1997-10-28 | デューティ可変回路及びそれを用いた光素子駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9295395A JPH11136104A (ja) | 1997-10-28 | 1997-10-28 | デューティ可変回路及びそれを用いた光素子駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11136104A true JPH11136104A (ja) | 1999-05-21 |
Family
ID=17820067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9295395A Pending JPH11136104A (ja) | 1997-10-28 | 1997-10-28 | デューティ可変回路及びそれを用いた光素子駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11136104A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004056187A (ja) * | 2002-07-16 | 2004-02-19 | Fujitsu Ltd | 状態検出機能を備えた光送信装置 |
| WO2005020394A3 (en) * | 2003-08-20 | 2005-04-21 | Intel Corp | Laser driver circuit |
| WO2009069814A1 (ja) * | 2007-11-30 | 2009-06-04 | Nec Corporation | 光受信回路および信号処理方法 |
-
1997
- 1997-10-28 JP JP9295395A patent/JPH11136104A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004056187A (ja) * | 2002-07-16 | 2004-02-19 | Fujitsu Ltd | 状態検出機能を備えた光送信装置 |
| WO2005020394A3 (en) * | 2003-08-20 | 2005-04-21 | Intel Corp | Laser driver circuit |
| GB2421114A (en) * | 2003-08-20 | 2006-06-14 | Intel Corp | Laser driver circuit |
| JP2007503119A (ja) * | 2003-08-20 | 2007-02-15 | インテル・コーポレーション | レーザドライバ回路 |
| GB2421114B (en) * | 2003-08-20 | 2007-07-25 | Intel Corp | Laser driver circuit |
| WO2009069814A1 (ja) * | 2007-11-30 | 2009-06-04 | Nec Corporation | 光受信回路および信号処理方法 |
| US8483581B2 (en) | 2007-11-30 | 2013-07-09 | Nec Corporation | Light receiving circuit and signal processing method |
| JP5339088B2 (ja) * | 2007-11-30 | 2013-11-13 | 日本電気株式会社 | 光受信回路および信号処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6836185B1 (en) | High-speed electro-optical modulator drivers and method | |
| US5030925A (en) | Transimpedance amplifier | |
| US7339427B2 (en) | Analogue power control in a saturated amplifier | |
| US5343164A (en) | Operational amplifier circuit with slew rate enhancement | |
| KR20010102417A (ko) | 집적 회로들간에 인터페이스 신호들을 제공하는 방법 및회로 | |
| US20040246613A1 (en) | Voltage mode current-assisted pre-emphasis driver | |
| US6130562A (en) | Digital driver circuit | |
| US6087899A (en) | Optical transmitter module, and semiconductor integrated circuit capable of increasing gain and band of amplifier constructed from FET | |
| US7342418B2 (en) | Low voltage differential signal receiver | |
| US6437628B1 (en) | Differential level shifting buffer | |
| US7609097B2 (en) | Driver circuit and a method for matching the output impedance of a driver circuit with a load impedance | |
| KR100311447B1 (ko) | 서로 무관한 게인 및 바이어싱을 갖는 가변 게인 전류 합산 회로 | |
| JPH11136104A (ja) | デューティ可変回路及びそれを用いた光素子駆動回路 | |
| US7227878B1 (en) | Differential opto-electronics transmitter | |
| JP3008608B2 (ja) | 電界吸収型光変調器駆動方法 | |
| EP0998034A2 (en) | Analog amplifier clipping circuit | |
| US5745282A (en) | Light modulation device | |
| JP2970601B2 (ja) | 光変調器ドライバ回路 | |
| KR20010007578A (ko) | 인터페이스 장치용 고속 전치 증폭기 | |
| JPWO2009131215A1 (ja) | ドライバー回路 | |
| US20030006842A1 (en) | Split cascode driver | |
| KR100309028B1 (ko) | 제조 방법 및 동작 상태의 변화로 인한 동작 변화를 ｄｃ바이어싱의 변화를 트래킹해서 트랙하는 게인 제어 신호 발생기 | |
| US7280574B1 (en) | Circuit for driving a laser diode and method | |
| US6538474B2 (en) | Digital interface with low power consumption | |
| US6784736B2 (en) | Apparatus and method for indicating a difference between first and second voltage signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050121 |
|
| A02 | Decision of refusal |
Effective date: 20050630 Free format text: JAPANESE INTERMEDIATE CODE: A02 |