KR100308590B1 - 건식에칭장치및건식에칭방법 - Google Patents

건식에칭장치및건식에칭방법 Download PDF

Info

Publication number
KR100308590B1
KR100308590B1 KR1019970046755A KR19970046755A KR100308590B1 KR 100308590 B1 KR100308590 B1 KR 100308590B1 KR 1019970046755 A KR1019970046755 A KR 1019970046755A KR 19970046755 A KR19970046755 A KR 19970046755A KR 100308590 B1 KR100308590 B1 KR 100308590B1
Authority
KR
South Korea
Prior art keywords
etching
dry etching
etching apparatus
dry
electrode
Prior art date
Application number
KR1019970046755A
Other languages
English (en)
Other versions
KR19980024553A (ko
Inventor
소오지히데유키
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980024553A publication Critical patent/KR19980024553A/ko
Application granted granted Critical
Publication of KR100308590B1 publication Critical patent/KR100308590B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32963—End-point detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32559—Protection means, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/022—Avoiding or removing foreign or contaminating particles, debris or deposits on sample or tube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

에칭실(2)과, 대면 관계로 상기 에칭실(2)내에 배치되는 한쌍의 전극(3,4)을 구비하며, 에칭될 피에칭제(1)가 상기 하나의 전극(4)상에 배치되는 건식 에칭장치에 있어서, 상기 다른 전극(3)상에 장착되며, 다수의 관통구멍(5a)이 형성되는 판(5)과, 상기 각 전극(3,4)상에 각각 장착되며 상기 관통구멍(5a)을 통해 반응성 가스를 도입함으로써 플라스마가 발생되는 공간(14)을 사이에 형성하도록 반대쪽을 향해 연장되는 한쌍의 밀폐체(6,15)를 또한 구비하는 것을 특징으로 하는 건식 에칭 장치가 제공된다. 상기 밀폐체(6,15)는 그 사이에 간극(S)을 갖도록 배치된다. 상기 판(5) 및 밀폐체(6,15)는 알루미늄 이외의 재료로 제조된다. 상기 반응성 가스는 CF4가스만으로 구성된다. 피에칭제 이외에는 플라스마에 노출되지 않으므로, 입자의 발생을 방지할 수 있다.

Description

건식 에칭 장치 및 건식 에칭 방법
본 발명은 반도체 장치의 제조공정에 사용되는 건식 에칭 장치 및 방법에 관한 것으로서, 특히 반도체 기판상에 증착되는 질화 실리콘막을 건식 에칭하는 장치 및 방법에 관한 것이다.
일반적으로 반도체 장치의 제조 공정은 다수의 반도체 소자를 서로 절연시키는 단계를 포함한다. 이 때문에, 반도체 기판상에 증착되는 질화 실리콘막을 건식 에칭하는 방법이 일반적으로 사용되고 있다.
도 1 a 내지 1c 는 건식 에칭 방법의 개별 단계를 나타내는 반도체 소자의 부분 단면도이다. 도 1a에 나타내는 건식 피에칭제는 반도체 기판(40)과, 상기 반도체 기판(40)을 열적산화 처리함으로써 반도체 기판(40)상에 형성되는 이산화 실리콘막(41)과, 상기 이산화 실리콘막(41)상에 형성된 질화 실리콘막(42)과, 상기 질화 실리콘막(42)상에 형성되며 포토리소그라피(photolithography)에 의해 패터닝 되는 포토레지스트(43)로 구성된다.
도 1b에 도시된 바와 같이, 상기 질화 실리콘막(42)은 평판 타입의 반응성 이온 에칭(RIE) 장치에 의해 건식 에칭된다. 그후 패터닝된 포토레지스트(43)를 제거한 다음, 열적 어닐링(thermal annealing) 처리를 행한다. 그 후 질화 실리콘막(42)과 이산화 실리콘막(41)을 제거한다. 그러므로, 도 1c에 도시된 바와 같이 반도체 기판(40)의 표면에 소자 절연 영역(44)이 형성된다.
질화 실리콘막(42)을 건식 에칭하기 위해서는 다양한 에칭 가스가 사용된다. 일예로, 에칭 가스로는 CHF3/O2및 CF4/CHF3; 일본 특개평 제 5-251399 호에서 제안된 SF6/CHF3; 일본 특개소 제 56-122129호에서 제안된 CF4/H2; 일본 특개평 제 1-214025 호에서 제안된 CF4/N2; 일본 특개소 제63-41987호에서 제안된 CF4/O2등과 같은 플루오르카본 가스를 포함하는 가스가 사용된다.
상술된 종래의 건식 에칭 장치 및 방법이 가지는 문제점은 다음과 같다.
제 1 문제점은, CHF3/O2, CF4/CHF3또는 SF6/CHF3가 에칭가스로서 사용될 때, 에칭은 CHF3가스가 갖는 증착 특성때문에 반도체 기판내에서 증착과 균형을 이루지 않는다. 결과적으로, 에칭이 균일하게 행해질 수 없다. 본 발명자의 실험결과에 따르면, CHF3를 포함하는 가스를 에칭 가스로 사용하는 경우에 8인치 실리콘 기판에서 ± 10%(3 mm 에지 제외)이하의 균일성을 갖는 것이 불가능하였다.
제 2 문제점은 CF4/N2또는 CF4/O2가 질화 실리콘막을 건식 에칭하는데 사용되면, 소정의 치수를 갖기 어렵게 하는 N2또는 O2의 추가로 인해 질화 실리콘막과 포토레지스트간의 선택이 축소된다. 즉 CF4/N2또는 CF4/O2의 사용은 에칭될 질화 실리콘막의 치수를 제어하는데 어려움을 준다.
제 3 문제점은 다음과 같다. 종래의 건식 에칭 장치내의 에칭실안의 가스공급판은 일반적으로 알루미늄 또는 알루마이트로 제작되며, 상기 가스 공급판을 통해 에칭 가스가 에칭실내로 안내된다. 가스 공급판이 플라스마에 노출될 때 문제가 생기는데, 알루미늄이 에칭 가스내에 함유된 플루오르와 반응함으로써 원치 않는 입자를 발생하게 된다. 본 발명자가 수행한 실험 결과에 따르면 알루미늄 또는 알루마이트로 제작된 가스 공급판이 에칭가스로서 사용된 SF6/CHF3족 가스와 건식 에칭하는데 사용되면 총 충전시간이 약 40 시간에 도달할 때 입자가 급격히 증가되었다.
제 4 문제점은 다음과 같다. 질화 실리콘막의 건식 에칭에는 2가지 방식이 있다. LOCOS 공정이라 호칭되는 한가지 방식은 질화 실리콘막 하부에 놓이는 이산화 실리콘막이 에칭되지 않는다. RECESS 공정이라 호칭되는 다른 방식은 질화 실리콘막, 질화 실리콘막 하부에 놓이는 이산화 실리콘막, 및 이산화 실리콘막 하부에 배치되는 반도체 기판 모두가 50 내지 70 nm 까지 에칭된다. 종래의 건식 에칭 장치 및 방법에서는, 상기 양 공정에서 가스를 공통으로 사용하는 것이 불가능하였다.
예를 들면, 에칭 가스로서 CHF3/O2또는 CF4/H2가 사용되면, RECESS 공정에서 실리콘에 대한 에칭 속도를 얻을 수 없으므로, 대량 생산에 지장이 생긴다.
LOCOS 공정에서 에칭 가스로서 CF4/CHF3가 사용되면, 상술된 바와 같이 에칭시 균일성이 부족해진다. 불충분한 에칭 균일성은 질화 실리콘막 및 이산화 실리콘막 사이의 경계면 검출을 어렵게 하며, 에칭이 중단되므로 결과적으로 이산화 실리콘막이 에칭되지 않도록 유지하는 것이 매우 어려워진다.
SF6/CHF3를 RECESS 공정의 에칭 가스로 사용하면, 반도체 기판 또는 실리콘 기판에 대한 에칭 속도가 매우 높아지는데, 특히 초당 수백 나노미터에 이르게 된다. 따라서, 반도체 기판이 단지 수십 나노미터로 에칭될 때에는, 에칭의 제어가 어려워져 재현성이 떨어진다.
CF4/N2또는 CF4/O2를 에칭 가스로서 사용하면, LOCOS 및 RECESS 공정 양쪽에서 양산성 및 재현성에 대해 문제가 없으나, 상술된 바와 같이 치수 제어시의 어려움에 대한 문제가 해결되지 않는다.
TELNEWS/SPE 1996년 10월자 43권 13-14 페이지에는 폴리-에처 플라스마 소스(poly-etcher plasma source)가 제안되어 있다. 도 3에 도시된 바와 같이, 제안된 플라스마 소스는 공정실, 상부 및 하부 정합기(matcher), 상기 상부 및 하부 정합기에 전기적으로 각각 접속된 RF 발생기, 및 RF 발생기와 검출기에 전기적으로 접속된 IEM(이온 에너지 모듈레이션;Ion Energy Modulation)제어기를 포함한다. 고안정성을 갖는 중간 밀도의 플라스마를 얻을 수 있다고 알려졌다.
종래의 건식 에칭 장치 및 방법의 전술된 문제의 관점에서, 본 발명의 목적은 LOCOS 및 RECESS 공정 양쪽에서 양호한 에칭 균일성, 에칭 형상 및 에칭 재현성을 제공하고 입자의 발생을 방지하며, 양산성을 제공하는 건식 에칭 장치 및 방법을 제공하는데 있다.
한 양태에 있어서, 소정 간격만큼 서로 이격되며 반응성 가스를 도입함으로써 플라스마가 발생되는 공간을 사이에 형성하는 한쌍의 전극을 구비하는 건식 에칭 장치에 있어서, 상기 각 전극상에 장착되며 그 사이에서 공간을 형성하도록 반대쪽을 향해 연장되는 한쌍의 밀폐체를 구비하며, 상기 공간은 알루미늄 이외의 재료로 형성되고, 상기 반응성 가스는 CF4가스만으로 구성되며 상기 밀폐체는 그 사이에 간극을 갖도록 배치되는 것을 특징으로 하는 건식 에칭 수행장치를 제공한다.
상기 플라스마가 발생되는 공간은 알루미늄을 함유하지 않는 재료로 제조되므로, 입자의 발생을 방지할 수 있다.
상기 반응성 가스는 CF4가스만으로 구성되는 것이 바람직하다. CF4가스의 사용은 에칭의 균일성, 에칭 형상, 에칭 재현성, 및 대량 생산성을 보장한다.
상술된 건식 에칭 장치는 각 전극상에 각각 장착되고 그 사이에 공간을 한정하도록 반대쪽을 향해 연장하는 한쌍의 밀폐체를 포함한다. 밀폐체는 그 사이에 간극을 가지도록 배열된다. 에칭될 피에칭제 이외의 작은 영역이 플라스마에 노출되어 입자의 보다 적은 발생을 보장한다. 밀폐체는 링의 형태인 것이 바람직하다. 커버는 알루미늄과는 다른 소정의 재료로 제조된다. 피에칭제와 함께 한 전극상에 장착된 한 밀폐체는 피에칭제와 동일 재료로 제조되는 것이 바람직하다. 예를 들어, 피에칭제가 실리콘 기판이면, 하나의 밀폐체는 실리콘으로 제조되는 것이 바람직하다. 다른 밀폐체는 알루미늄 이외의 소정 재료로 제조될 수 있다. 예를 들어, 다른 밀폐체는 폴리이미드와 같은 유기 재료로 제조될 수 있다.
상술된 건식 에칭 장치는 하나의 전극상에 장착된 판을 또한 포함할 수 있다. 판은 반응성 가스가 공간내로 도입되는 다수의 관통 구멍으로 형성된다. 판은 알루미늄 이외의 소정 재료로 제조될 수 있다. 예를 들어, 판은 실리콘으로 제조될 수 있다.
상술된 건식 에칭 장치는 에칭될 피에칭제가 배치되는 하나의 전극으로 13.56 MHz 주파수를 갖는 전압을 공급하는 고주파 전압원을 또한 포함할 수 있다.
상술된 건식 에칭 장치는 소정 온도로 전극을 유지하기 위한 온도 제어기를 또한 포함할 수 있다. 온도 제어기는 30℃ 내지 50℃ 범위의 통상 온도를 전극이 갖도록 유지하는 것이 바람직하다.
상술된 건식 에칭 장치는 에칭이 언제 중단되는 지를 검출하는 에칭 제어기를 또한 포함할 수 있다. 예를 들어, 에칭 제어기는 388 nm의 파장을 가지는 빛의 광강도로 변화를 모니터링함으로써 에칭이 언제 중단되어야 하는지를 판정할 수 있다. 388 nm의 파장을 갖는 빛의 광강도의 변화는 388 nm 이외의 파장을 갖는 빛보다 크므로, 에칭이 중단될 때의 시간을 정확하게 검출할 수 있다.
또한, 에칭실과, 대면 관계로 에칭실내에 배치되는 한쌍의 전극을 구비하며, 에칭될 피에칭제가 하나의 전극상에 배치되는 건식 에칭 장치에 있어서, 다른 전극 상에 장착되며 다수의 관통구멍으로 형성된 판과, 상기 각 전극상에 각각 장착되며 관통구멍을 통해 반응성 가스를 도입함으로써 플라스마가 발생되는 공간을 한정하도록 반대쪽으로 연장하는 한쌍의 밀폐체를 구비하는 것을 특징으로 하는 건식 에칭 장치를 제공한다. 상기 밀폐체는 그 사이에 간극을 갖도록 배치된다. 상기 판 및 밀폐체는 모두 알루미늄 이외의 재료로 제조된다.
다른 양태에 있어서, 알루미늄 이외의 재료에 의해 형성되는 공간내로 CF4가스를 도입하고 전압을 전극에 공급하는 것에 의해 플라스마를 발생시키는 건식 에칭방법에 있어서, 상기 공간 사이에 형성되는 한쌍의 전극을 소정온도로 유지하는 단계와, 상기 플라스마로부터 발생한 일정 파장을 갖는 광강도를 광센서에 의해 검출하는 단계와, 상기 광강도를 모니터하는 것에 의해 에칭의 중지여부를 에칭제어기로 판정하는 단계를 구비하는 건식에칭 방법이 제공된다.
반응성 가스는 CF4가스만으로 구성되는 것이 바람직하다. 플라스마는 13.56 MHz 주파수를 갖는 전압을 전극에 공급함으로써 발생된다.
전극은 소정의 온도로 유지되는 것이 바람직하다. 또한, 전극은 30℃ 내지 50℃의 양쪽을 포함하는 범위의 통상 온도를 갖도록 제어되는 것이 바람직하다. 예를 들어, 에칭이 중단될 때의 시간은 388 nm의 파장을 갖는 빛의 광도 변화를 모니터링함으로써 판정될 수 있다.
본 발명에 따른 건식 에칭 장치 및 방법은 다음의 장점을 제공한다.
첫째, 반응성 가스로서 CF4가스만을 사용하므로, 바람직한 에칭 균일성을 얻을 수 있다.
둘째, LOCOS 및 RECESS 공정 양쪽에서 종래보다 바람직한 에칭 형상 및 에칭 재현성을 얻을수 있다.
셋째, 플라스마에 노출되는 공간이 알루미늄이외의 재료로 형성되므로 입자의 발생을 방지 할 수 있다.
제1a 내지 1c도는 종래 기술의 건식 에칭 방법의 개별 단계를 나타내는 반도체 장치의 단면도.
제2도는 본 발명의 바람직한 실시예에 따른 건식 에칭 장치를 나타낸 개략도.
제3도는 에칭 제어기를 나타낸 개략도.
제4a 내지 4c도는 본 발명의 다른 바람직한 실시예에 따른 LOCOS 공정에서 건식 에칭 방법의 개별 단계를 나타내는 반도체 장치의 단면도.
제5a 내지 5c도는 본 발명의 다른 바람직한 실시예에 따른 RECESS 공정에서 건식 에칭 방법의 개별 단계를 나타내는 반도체 장치의 단면도.
제6도는 발광강도의 경시변화를 나타내는 그래프.
<도면의 주요부분에 대한 부호의 설명>
1 : 피에칭제 2 : 에칭실
3 : 상부전극 4 : 하부전극
8 : 고주파 전원 11 : 가스 공급장치
20 : 반도체 기판 21 : 이산화 실리콘막
22 : 질화 실리콘막 23 : 포토레지스트
24 : 소자 분리 영역
도 2 는 본 발명의 제 1 실시예에 따른 건식 에칭 장치를 도시한다. 도 2에 도시된 바와 같이, 건식 에칭 장치는 실리콘 기판 등의 에칭될 피에칭제(1)가 배치되는 에칭실(2)을 포함한다. 에칭실(2) 내측에는 상부 및 하부 전극(3 및 4)이 대면 관계로 서로 이격되어 있다. 상부 및 하부 전극(3 및 4)은 그 사이에 공간(14)을 형성한다. 에칭실(2)에는 배출 포트(2a)가 형성된다.
가스 공급판(5)은 상부 전극(3)에 부착된다. 가스 공급판(5)은 반응성 가스가 에칭실(2)내로 도입되는 다수의 관통 구멍(5a)으로 형성된다. 링 형상의 애노드 커버(6)는 상부 전극(3)에 또한 부착되어 상부 전극과 함께 가스 공급판(5)을 둘러싼다. 애노드 커버(6)는 하부 전극(4)을 향해 연장한다. 링 형상의 캐소드 커버(15)는 하부 전극(4)에 부착되어 하부 전극과 함께 피에칭제를 둘러싼다. 캐소드 커버(15)는 상부 전극(3)을 향해 연장한다. 애노드 및 캐소드 커버(6 및 15)는 공간(14)내에 플라스마를 한정하도록 서로 유기적으로 작용한다.
도시된 바와 같이, 간극(S)은 애노드 커버(6)와 캐소드 커버(15) 사이에 형성된다. 건식 에칭 장치의 크기에 달려있지만, 간극(S)은 1 내지 5 mm 의 양쪽을 포함하는 범위내에 있는 것이 바람직하며, 간극(S)은 1 내지 3 mm 의 양쪽을 포함하는 범위내에 있는 것이 더욱 바람직하다. 간극(S)이 5 mm 보다 크면, 내부벽은 공간(14)에서 발생된 플라스마에 바람직하지 않게 노출된다. 추후 언급될 가스 공급기(11)로부터 공간(14)내로 도입되어 피에칭제(1)를 에칭하기 위해 반응되는 반응성 가스는 에칭실(2)내로 간극(S)을 통해 배출되고, 그 다음 에칭실(2) 외부로 배출 포트(2a)를 통해 또한 배출된다.
고주파 전원(8)은 정합 박스(7)를 통해 하부 전극(4)에 전기적으로 접속된다. 고주파 전원(8)은 13.56MHz 의 주파수를 갖는 전압을 전송한다. 에칭될 피에칭제(1)는 하부 전극(4)상에 배치된다. 냉각장치(chiller, 9 및 10)는 상부 및 하부 전극(3 및 4)의 온도를 제어하기 위해 상부 및 하부 전극(3 및 4)에 각각 전기적으로 접속된다.
본 실시예에 따른 건식 에칭 장치에 있어서, 플라스마에 노출되는 공간(14)은 알루미늄을 함유하지 않는 재료로 형성된다. 특히, 가스 공급판(5)은 실리콘으로 제조되며, 애노드 커버(6)는 폴리이미드와 같은 유기 재료로 제조되며, 캐소드 커버(15)는 피에칭제(1)의 재료와 동일한 재료로 제조된다. 만약 피에칭제(1)가 실리콘 기판이라면, 캐소드 커버(15)도 실리콘으로 제조된다. 간극(S)은 애노드 커버(6)와 캐소드 커버(15)사이에 형성되며 공간(14)에서 발생된 플라스마가 에칭실(2)의 내벽에 도달하지 않을 만큼 작게 설계된다.
본 실시예내에서 사용되는 반응성 가스는 CF4가스만으로 구성된다. 반응성 가스, 즉 CF4가스는 가스 공급판(5)의 관통 구멍(5a)을 통해서 가스 공급기(11)에서 에칭실(2)로 공급된다.
도 3 에 도시된 바와 같이, 건식 에칭 장치는 광센서(12) 및 에칭 제어기 또는 단부점 검출기(EPD;13)를 또한 포함한다. 광 센서(12)는 플라스마에서 발생된 빛중에서 388 nm의 파장을 갖는 광강도를 검출하고, 에칭 제어기(13)로 강도 지시신호를 전송한다. 에칭 제어기 또는 EPD(13)는 광 센서(12)로부터 전송된 신호에 근거하여 에칭이 중단되어야 하는 시간을 판정한다. 여기에서, 388 nm의 파장은 CN의 파장이다. 388 nm 의 파장을 갖는 빛의 발광강도의 변화는 388 nm 이외의 파장을 갖는 빛보다 크며, 에칭이 완료되는 시간을 정확하게 검출할 수 있다.
도 4a 내지 4c 는 LOCOS 공정에서 건식 에칭 방법의 개별 단계를 도시한다. 도 4a는 건식 에칭될 피에칭제(1)를 도시한다. 도 4a에 도시된 바와 같이, 피에칭제(1)는 반도체 기판(20), 반도체 기판(20)을 열적 산화시킴으로써 반도체 기판(20)상에 형성되고 약 40nm 의 두께를 갖는 이산화 실리콘막(21), 상기 이산화 실리콘막(21)상에 형성되고 약 120 nm의 두께를 갖는 질화 실리콘막(22), 및 상기 질화 실리콘막(22)상에 형성되고 포토리소그라피에 의해 패터닝되는 포토레지스트(23)로 구성된다.
피에칭제(1)는 도 2에 도시된 건식 에칭 장치에 의해 건식 에칭된다. 에칭 조건은 다음의 범위로 결정된다.
CF4: 50 - 100 sccm
압력: 10 - 20 Pa
RF 출력 밀도 : 1.23 - 1.85 W/cm2
먼저, 도 4b 에 도시된 바와 같이, 질화 실리콘막(22)이 건식 에칭된다. 질화 실리콘막(22)이 에칭되는 동안에 에칭 제어기 또는 단부점 검출기(13)는 388 nm 의 파장을 갖는 빛을 모니터하는 광센서(12)에서 전송된 신호를 근거로 건식 에칭이 어느 정도 진행되었는 지를 모니터한다. 이후에 설명되는 바와 같이, 빛의 밀도가 갑자기 변화하면, 에칭 제어기(13)는 건식 에칭을 완료할 시간으로 판단하여 건식 에칭 장치의 작동을 예를 들어, 가스 공급기(11)를 폐쇄하고 고주파 전원(8)을 정지시킴으로써 중단시킨다. 에칭 제어기(13)에 의해서, 도 4b에 도시된 바와 같이, 질화 실리콘막(22)과 이산화 실리콘막(21) 사이의 경계면에 에칭이 도달할 때 건식 에칭을 정지시킬 수 있다.
그 다음에, 패터닝된 포토레지스트(23)를 제거하고 열적 어닐링을 수행한다. 그 후, 질화 실리콘막(22)과 이산화 실리콘막(21)이 제거된다. 그러므로, 도 4c에 도시된 바와 같이, 반도체 기판(20)의 표면에 소자 절연 영역(24)이 형성된다.
질화 실리콘막(22)의 에칭과 관련하여, 질화 실리콘막(22)이 다음의 조건하에서 20 내지 30초 동안 추가 에칭 된다면, 질화 실리콘막(22)의 잔류물이 남지 않게 된다.
CF4: 50 - 100 sccm
압력: 10 - 20 Pa
RF 출력 밀도 : 0.31 - 0.62 W/cm2
피에칭제(1)가 건식 에칭 장치내에서 건식 에칭되는 동안, 냉각장치(9 및 10)는 30℃ 내지 50℃ 의 양쪽을 포함하는 범위의 동일 온도로 상부 및 하부 전극(3 및 4)을 유지한다. 이것은 질화 실리콘막(22)이 수직으로 에칭되고, 에칭실(2)내에서 생성되는 증착이 억제되고, 애노드 커버(6)가 고온으로부터 보호되는 것을 보장한다.
도 5a 내지 5c는 RECESS 공정에서 건식 에칭 방법의 개별 단계를 도시한다. 도 5a 는 건식 에칭될 피에칭제(1)를 도시한다. 도 5a에 도시된 바와 같이, 피에칭제(1)는 반도체 기판(30), 상기 반도체 기판(30)을 열적산화시킴으로써 반도체 기판(30)상에 형성되고 약 40 nm의 두께를 갖는 이산화 실리콘막(31), 상기 이산화실리콘막(31)상에 형성되고 약 120 nm의 두께를 갖는 질화 실리콘막(32), 및 상기 질화 실리콘막(32)상에 형성되고 포토리소그라피에 의해 패터닝되는 포토레지스트(33)로 구성된다.
피에칭제(1)는 도 2에 도시된 건식 에칭 장치에 의해 건식 에칭된다.
CF4: 50 - 100 sccm
압력: 10 - 20 Pa
RF 출력 밀도 : 1.23 - 1.85 W/cm2
먼저, 도 5b에 도시된 바와 같이, 질화 실리콘막(32), 이산화 실리콘막(31) 및 반도체 기판(30)이 건식 에칭된다. 질화 실리콘막(32), 이산화 실리콘막(31) 및 반도체 기판(30)이 에칭되는 동안, 에칭 제어기(13)는 388 nm의 파장을 갖는 광을 모니터하는 광센서(12)로부터 전송된 신호를 근거로 건식 에칭이 어느 정도 진행했는지를 모니터한다.
도 6는 건식 에칭이 상술된 조건하에서 수행되는 경우에 388 nm의 파장을 갖는 빛의 강도가 시간 경과에 따라 어떻게 변화하는 지를 도시하는 그래프이다. 도 6에서 명백한 바와 같이, 강도는 갑자기 2배로 감소한다. 제 1 급감은 질화 실리콘막(32)과 이산화 실리콘막(31)간의 경계면에서 발생하고, 제 2 급감은 이산화 실리콘막(31)과 반도체 기판(30)간의 경계면에서 발생하는 것을 알 수 있다. 에칭 제어기(13)는 광센서(12)로부터 전송되는 신호를 근거로 발광 강도가 어떻게 변화하는지를 모니터한다. 에칭 제어기(13)에 의해 질화 실리콘막(32), 산화 실리콘막(31) 및 반도체 기판(30)을 소정 깊이로 건식 에칭할 수 있다.
예를 들면, 실리콘의 에칭 속도는 하기의 조건하에서 약 80 nm/분 이다.
CF4: 75 sccm
압력: 10 Pa
RF 출력 밀도 : 1.23 W/cm2
따라서, 빛의 강도에서 제 2 급감이 발생된 후에 에칭이 45초 동안 수행된다면, 반도체 기판(30)은 도 5b 에 도시된 바와 같이, 60nm 만큼 에칭된다.
그후 패터닝된 포토레지스트(23)를 제거한 다음 열적 어닐링을 수행한다. 그 다음, 질화 실리콘막(32)과 이산화 실리콘막(31)을 제거한다. 따라서, 도 5c에 도시된 바와 같이, 반도체 기판(30)의 표면에 소자 절연 영역이 형성된다.
피에칭제(1)가 건식 에칭 장치에서 건식 에칭되는 동안, 냉각장치(9 및 10)는 도 4a 내지 4c 에 도시된 LOCOS 공정과 유사하게 30℃ 내지 50℃ 의 양쪽을 포함하는 범위내의 동일 온도로 상부 및 하부 전극(3 및 4)을 유지시킨다. 이것은 질화 실리콘막(32)이 수직으로 에칭되고, 에칭실(2)내에서 생성되는 증착이 억제되고, 애노드 커버(6)가 고온으로부터 보호되는 것을 보장한다.
본 발명에 따른 건식 에칭 장치 및 방법에서는 CF4가스만이 반응성 가스로서 사용되므로, 에칭시 바람직한 균일성을 얻을 수 있다. 발명자가 수행한 실험 결과에 따르면, 8 인치 실리콘 기판에서 약 ± 3 %(3mm 에지 제외) 이하의 균일성을 갖는 것이 가능하다.
또한, LOCOS 및 RECESS 공정 양쪽에서 종래 기술보다 바람직한 에칭 형상 및 에칭 재현성을 가능하게 하여, 대량생산을 보장한다.
더욱이, 플라스마에 노출되는 공간이 알루미늄을 포함하지 않는 재료로 형성되기 때문에 입자의 발생을 방지할 수 있다. 본 발명자가 수행한 실험 결과에 따르면, 8 인치 실리콘 기판의 경우에 전체 충전 시간으로서 100 시간이상 동안 입자 문제가 발생하지 않는다. 이것은 본 발명에 따른 건식 에칭 장치 및 방법이 입자 발생의 방지에 매우 효과적이라는 것을 보여준다.

Claims (17)

  1. 소정 간격 만큼 서로 이격되며 반응성 가스를 도입함으로써 플라스마가 발생되는 공간(14)을 사이에 형성하는 한쌍의 전극(3,4)을 구비하는 건식 에칭 장치에 있어서, 상기 각 전극(3,4)상에 장착되며 그 사이에서 공간(14)을 형성하도록 반대쪽을 향해 연장되는 한쌍의 밀폐체(6,15)를 구비하며, 상기 공간(14)은 알루미늄 이외의 재료로 형성되고, 상기 반응성 가스는 CF4가스만으로 구성되며, 상기 밀폐체(6, 15)는 그 사이에 간극(S)을 갖도록 배치되는 것을 특징으로 하는 건식 에칭 장치.
  2. 제1항에 있어서, 상기 밀폐체(6,15)는 링 형태인 것을 특징으로 하는 건식 에칭 장치.
  3. 제1항에 있어서, 에칭될 피에칭제(1)와 함께 하나의 전극(4)상에 장착되는 상기 하나의 밀폐체(15)는 상기 피에칭제와 동일한 재료로 제조되는 것을 특징으로 하는 건식 에칭 장치.
  4. 제1항에 있어서, 상기 다른 밀폐체(6)는 유기 재료로 제조되는 것을 특징으로 하는 건식 에칭 장치.
  5. 제1항에 있어서, 상기 하나의 전극(3)상에 장착되는 판(5)을 또한 구비하며, 상기 판(5)은 상기 반응성 가스가 상기 공간(14)내로 도입되는 다수의 관통 구멍(5a)이 형성되고, 상기 판(5)은 실리콘으로 제조되는 것을 특징으로 하는 건식 에칭 장치.
  6. 제1항에 있어서, 에칭될 피에칭제(1)가 배치되는 상기 하나의 전극(4)으로 13.56MHz의 주파수를 갖는 전압을 공급하는 고주파 전압원(8)을 또한 구비하는 것을 특징으로 하는 건식 에칭 장치.
  7. 제1항에 있어서, 상기 전극(3,4)을 소정 온도로 유지하기 위한 온도 제어기(9,10)를 또한 구비하는 것을 특징으로 하는 건식 에칭 장치.
  8. 제7항에 있어서, 상기 온도 제어기(9,10)는 상기 전극(3,4)이 30℃ 내지 50℃의 양쪽을 포함하는 범위에서 공통 온도를 갖도록 유지되는 것을 특징으로 하는 건식 에칭 장치.
  9. 제1항에 있어서, 에칭이 중지되어야 할 때를 검출하는 에칭 제어기(13)를 또한 구비하며, 상기 에칭 제어기(13)는 388 nm의 파장을 갖는 빛의 광강도의 변화를 모니터함으로써 에칭이 언제 중지되어야 하는 지를 판정하는 것을 특징으로 하는 건식 에칭 장치.
  10. 에칭실(2)과, 대면 관계로 상기 에칭실(2)내에 배치되는 한쌍의 전극(3,4)을 구비하며, 에칭될 피에칭제(1)가 상기 하나의 전극(4)상에 배치되는 건식 에칭 장치에 있어서, 상기 다른 전극(3)상에 장착되며, 다수의 관통구멍(5a)이 형성되는 판(5)과, 상기 각 전극(3,4)상에 각각 장착되며 상기 관통구멍(5a)을 통해 반응성 가스를 도입함으로써 플라스마가 발생되는 공간(14)을 사이에 형성하도록 반대쪽을 향해 연장되는 한쌍의 밀폐체(6,15)를 구비하며, 상기 밀폐체(6,15)는 그 사이에 간극(S)을 갖도록 배치되고, 상기 판(5) 및 밀폐체(6,15)는 알루미늄 이외의 재료로 제조되는 것을 특징으로 하는 건식 에칭 장치.
  11. 제10항에 있어서, 상기 반응성 가스는 CF4가스만으로 구성되는 것을 특징으로 하는 건식 에칭 장치.
  12. 제10항 또는 11항에 있어서, 상기 판(5)은 실리콘으로 제조되는 것을 특징으로 하는 건식 에칭 장치.
  13. 제10항 또는 11항에 있어서, 상기 밀폐체(6,15)는 유기 재료로 제조되는 것을 특징으로 하는 건식 에칭 장치.
  14. 알루미늄 이외의 재료로 형성된 공간(14)내로 CF4가스를 도입하고 전압을 전극에 공급하는 것에 의해 플라스마를 발생시키는 건식 에칭 방법에 있어서, 상기 공간 사이에 형성되는 한쌍의 전극을 소정 온도로 유지하는 단계와, 상기 플라스마로부터 발생한 일정파장을 갖는 광강도를 광센서에 의해 검출하는 단계와, 상기 광강도를 모니터하는 것에 의해 에칭의 중지여부를 에칭 제어기로 판정하는 단계를 구비하는 건식 에칭 방법.
  15. 제14항에 있어서, 상기 플라스마는 13.56MHz 주파수를 갖는 전압을 전극에 공급함으로써 발생되는 것을 특징으로 하는 건식 에칭 방법.
  16. 제14항에 있어서, 상기 공간(14) 사이에 형성되는 한쌍의 전극(3,4)은 30℃ 내지 50℃의 양쪽을 포함하는 범위의 공통 온도를 갖도록 제어되는 것을 특징으로 하는 건식 에칭 방법.
  17. 제14항에 있어서, 상기 에칭이 중지되는 시간은 388 nm의 파장을 갖는 빛의 광강도의 변화를 모니터함으로써 판정되는 것을 특징으로 하는 건식 에칭 방법.
KR1019970046755A 1996-09-20 1997-09-11 건식에칭장치및건식에칭방법 KR100308590B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-249960 1996-09-20
JP8249960A JP3019002B2 (ja) 1996-09-20 1996-09-20 ドライエッチング装置及びドライエッチング方法

Publications (2)

Publication Number Publication Date
KR19980024553A KR19980024553A (ko) 1998-07-06
KR100308590B1 true KR100308590B1 (ko) 2001-11-30

Family

ID=17200757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970046755A KR100308590B1 (ko) 1996-09-20 1997-09-11 건식에칭장치및건식에칭방법

Country Status (4)

Country Link
US (1) US6143125A (ko)
JP (1) JP3019002B2 (ko)
KR (1) KR100308590B1 (ko)
GB (1) GB2317494B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383236B2 (ja) 1998-12-01 2003-03-04 株式会社日立製作所 エッチング終点判定方法及びエッチング終点判定装置
US6492186B1 (en) * 1999-08-05 2002-12-10 Eaton Corporation Method for detecting an endpoint for an oxygen free plasma process
US6805952B2 (en) * 2000-12-29 2004-10-19 Lam Research Corporation Low contamination plasma chamber components and methods for making the same
US6527911B1 (en) * 2001-06-29 2003-03-04 Lam Research Corporation Configurable plasma volume etch chamber
JP4460803B2 (ja) 2001-09-05 2010-05-12 パナソニック株式会社 基板表面処理方法
US7316761B2 (en) * 2003-02-03 2008-01-08 Applied Materials, Inc. Apparatus for uniformly etching a dielectric layer
US9373551B2 (en) 2013-03-12 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Moveable and adjustable gas injectors for an etching chamber
KR20150046966A (ko) * 2013-10-23 2015-05-04 삼성디스플레이 주식회사 플라즈마 처리 장치 및 플라즈마 처리 방법
DE102014211713A1 (de) * 2014-06-18 2015-12-24 Siemens Aktiengesellschaft Vorrichtung zur Plasmabeschichtung und Verfahren zum Beschichten einer Platine

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2073942A (en) * 1980-03-21 1981-10-21 Dobson C D Vacuum treatment apparatus
US5413673A (en) * 1985-09-24 1995-05-09 Anelva Corporation Plasma processing apparatus
US5522932A (en) * 1993-05-14 1996-06-04 Applied Materials, Inc. Corrosion-resistant apparatus

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038117A (en) * 1975-09-04 1977-07-26 Ilc Technology, Inc. Process for gas polishing sapphire and the like
US4030967A (en) * 1976-08-16 1977-06-21 Northern Telecom Limited Gaseous plasma etching of aluminum and aluminum oxide
US4339300A (en) * 1977-07-25 1982-07-13 Noble Lowell A Process for smoothing surfaces of crystalline materials
JPS56122129A (en) * 1980-02-28 1981-09-25 Nec Corp Manufacture of semiconductor device
US4357202A (en) * 1981-06-12 1982-11-02 International Business Machines Corporation Refractory oxide fabrication
JPS58213427A (ja) * 1982-06-04 1983-12-12 Hitachi Ltd プラズマエツチング装置
JPS59172236A (ja) * 1983-03-18 1984-09-28 Matsushita Electric Ind Co Ltd 反応性イオンエツチング装置
US4451349A (en) * 1983-04-20 1984-05-29 International Business Machines Corporation Electrode treatment for plasma patterning of polymers
JPH0816934B2 (ja) * 1986-08-08 1996-02-21 富士ゼロックス株式会社 画像編集装置
JPS6355939A (ja) * 1986-08-27 1988-03-10 Hitachi Ltd ドライエツチング装置
JPH01214025A (ja) * 1988-02-22 1989-08-28 Nec Yamagata Ltd 半導体装置の製造方法
US4957583A (en) * 1989-04-28 1990-09-18 Analog Devices, Inc. Apparatus for etching patterned substrates
JPH03241740A (ja) * 1990-02-19 1991-10-28 Fujitsu Ltd 半導体装置の製造方法
JPH0410208A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 薄膜磁気ヘッド及びその製造方法
US5085727A (en) * 1990-05-21 1992-02-04 Applied Materials, Inc. Plasma etch apparatus with conductive coating on inner metal surfaces of chamber to provide protection from chemical corrosion
JP2657850B2 (ja) * 1990-10-23 1997-09-30 株式会社半導体エネルギー研究所 プラズマ発生装置およびそれを用いたエッチング方法
US5549780A (en) * 1990-10-23 1996-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for plasma processing and apparatus for plasma processing
JPH05251399A (ja) * 1992-03-06 1993-09-28 Nec Corp 枚葉式エッチャーによるシリコン窒化膜のエッチング方法
JP3066673B2 (ja) * 1992-03-18 2000-07-17 東京エレクトロン株式会社 ドライエッチング方法
US5221421A (en) * 1992-03-25 1993-06-22 Hewlett-Packard Company Controlled etching process for forming fine-geometry circuit lines on a substrate
JP3312146B2 (ja) * 1993-06-25 2002-08-05 株式会社日立製作所 磁気ヘッドおよびその製造方法
JP3343629B2 (ja) * 1993-11-30 2002-11-11 アネルバ株式会社 プラズマ処理装置
US5798016A (en) * 1994-03-08 1998-08-25 International Business Machines Corporation Apparatus for hot wall reactive ion etching using a dielectric or metallic liner with temperature control to achieve process stability
US5680013A (en) * 1994-03-15 1997-10-21 Applied Materials, Inc. Ceramic protection for heated metal surfaces of plasma processing chamber exposed to chemically aggressive gaseous environment therein and method of protecting such heated metal surfaces
JP2921499B2 (ja) * 1996-07-30 1999-07-19 日本電気株式会社 プラズマ処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2073942A (en) * 1980-03-21 1981-10-21 Dobson C D Vacuum treatment apparatus
US5413673A (en) * 1985-09-24 1995-05-09 Anelva Corporation Plasma processing apparatus
US5522932A (en) * 1993-05-14 1996-06-04 Applied Materials, Inc. Corrosion-resistant apparatus

Also Published As

Publication number Publication date
GB2317494B (en) 1999-04-14
KR19980024553A (ko) 1998-07-06
US6143125A (en) 2000-11-07
JPH1098022A (ja) 1998-04-14
GB2317494A (en) 1998-03-25
JP3019002B2 (ja) 2000-03-13
GB9719067D0 (en) 1997-11-12

Similar Documents

Publication Publication Date Title
US20210272780A1 (en) Plasma processing apparatus
US7642194B2 (en) Method for etching and apparatus for etching
US5980767A (en) Method and devices for detecting the end point of plasma process
US5728253A (en) Method and devices for detecting the end point of plasma process
US8772172B2 (en) Semiconductor device manufacturing method and plasma etching apparatus
US9039909B2 (en) Plasma etching method, semiconductor device manufacturing method and computer-readable storage medium
JPH0528895B2 (ko)
KR100308590B1 (ko) 건식에칭장치및건식에칭방법
KR940011662A (ko) 이방성 에칭방법 및 장치
US20090246406A1 (en) Plasma processing apparatus, chamber internal part, and method of detecting longevity of chamber internal part
US6919259B2 (en) Method for STI etching using endpoint detection
US20060249481A1 (en) Plasma processing method
JPS63238288A (ja) ドライエツチング方法
JP2628554B2 (ja) 反応性イオン・エッチング装置
US7758929B2 (en) Plasma processing apparatus and method
US20050103441A1 (en) Etching method and plasma etching apparatus
US7112533B2 (en) Plasma etching system and method
US5681419A (en) Reactive ion etching apparatus
JPS63227021A (ja) ドライエツチング装置
JP3997004B2 (ja) 反応性イオンエッチング方法及び装置
KR200197657Y1 (ko) 플라즈마 식각 장치
JP4332238B2 (ja) 反応性イオンエッチング方法及び装置
US20050106868A1 (en) Etching method
JPS6032972B2 (ja) エツチング装置
KR20030094679A (ko) 건식 식각 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee