KR100307520B1

KR100307520B1 - 마이크로콘트롤러

Info

Publication number: KR100307520B1
Application number: KR1019980033958A
Authority: KR
Inventors: 조동수
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1998-08-21
Filing date: 1998-08-21
Publication date: 2001-10-19
Also published as: KR20000014492A

Abstract

본 발명은 마이크로 콘트롤러에 관한 것으로, 종래 마이크로 콘트롤러는 최하위의 8비트 데이터가 인가되는 데이터버스가 다른 데이터버스에 비해 부하가 크게 되어, 데이터의 전송속도가 늦어지는 문제점과 아울러 데이터의 전압레벨이 저하되어 잡음에 취약한 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 특정 비트단위의 다수의 데이터버스를 통해 데이터를 주고받으며, 저장수단에 저장된 데이터를 이용하여 소정의 연산을 수행하며, 그 연산 결과에 따라 다수의 주변장치에 상기 데이터버스를 통해 데이터를 인가하여 특정 동작을 시키는 중앙처리장치를 포함하는 마이크로 콘트롤러에 있어서, 상기 중앙처리장치의 최하위의 단위비트를 주변장치의 비트수에 따라 상기 다수의 데이터버스 중 하나의 데이터버스에 선택적으로 인가하는 스위칭수단을 더 포함하여 설계시 8비트의 주변장치를 각 데이터버스에 선택적으로 접속시킬 수 있게 되어, 주변장치에 의한 데이터버스의 부하를 분산시켜, 상대적으로 데이터버스의 부하량을 줄임으로써, 데이터의 전송속도를 향상시켜 동작속도를 향상시키는 효과와 아울러 데이터의 전압레벨이 감소하는 것을 방지하여 잡음의 발생을 방지하여 신뢰성을 향상시키는 효과가 있다.

Description

마이크로 콘트롤러{MICRO CONTROLLER}

본 발명은 마이크로 콘트롤러에 관한 것으로, 특히 데이터 버스 배분구조를 갖도록 구성하여 동작 속도를 향상시키는데 적당하도록 한 마이크로 콘트롤러에 관한 것이다.

일반적으로, 마이크로 콘트롤러는 현재 사용되는 거의 모든 전자제품에 적용되고 있으며, 그 구성은 소정의 프로그램 또는 데이터를 저장하는 저장수단과 상기 저장수단의 프로그램 또는 데이터를 이용하여 각종 연산을 수행하여 그 결과에 따라 주변장치를 제어하는 중앙처리장치를 구비하게 된다. 또한, 그 데이터의 이동은 데이터버스를 통해 이루어지며, 저장수단의 데이터를 억세스하기 위해 어드레스버스를 구비하는 구성을 갖으며, 이와 같은 종래 마이크로 콘트롤러를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 종래 32비트 마이크로 콘트롤러의 블록도로서, 이에 도시한 바와 같이 특정 상황의 발생을 처리하는 프로그램이 저장된 롬(ROM)과; 어드레스버스(ABUS)를 통해 상기 롬(ROM)의 특정 어드레스를 억세스하고, 해당 비트를 각각 이송하는 데이터버스(DBUS1~DBUS4)를 통해 상기 롬(ROM)의 프로그램을 인가받아 연산처리하여 제어신호(CNTR)를 출력하는 중앙처리장치(CPU)와; 상기 중앙처리장치(CPU)의 어드레스신호를 어드레스버스(ABUS)를 통해 인가받아 상기중앙처리장치(CPU)의 데이터를 저장하거나, 중앙처리장치(CPU)에서 요구하는 데이터를 데이터버스(DBUS1~DBUS4)를 통해 출력하는 램(RAM)과; 상기 중앙처리장치(CPU)의 제어신호(CNTR)에 따라 상기 어드레스버스(ABUS)를 통해 어드레스신호를 인가받으며, 각각의 비트수에 따라 선택적으로 데이터버스(DBUS1~DBUS4)를 통해 데이터를 인가받아 특정 동작을 수행하는 다수의 주변장치(1~n)로 구성된다.

이하, 상기와 같이 구성된 종래 마이크로 콘트롤러의 동작을 설명한다.

먼저, 중앙처리장치(CPU)는 어드레스신호를 어드레스버스(ABUS)를 통해 출력하여 롬(ROM)에 저장된 프로그램을 데이터버스(DBUS1~DBUS)를 통해 읽어들이며, 그 프로그램에 따라 특정한 연산을 수행한다. 이때 필요한 데이터는 램(RAM)에 저장된 데이터를 참조하며, 그 연산의 결과를 다시 램(RAM)에 저장한다.

그 다음, 상기와 같이 중앙처리장치(CPU)에서 소정의 연산을 수행한 후에 그 연산의 결과에 따라 특정한 주변장치를 제어하게 된다. 즉, 중앙처리장치(CPU)는 제어신호(CNTR)를 출력하여 특정한 주변장치의 동작을 제어하며, 데이터버스(DBUS1~DBUS4)에 인가된 데이터를 참조하여 각 주변장치(1~n)는 해당하는 동작을 수행하게 된다.

이때, 상기 중앙처리장치(CPU)는 32비트로, 각각 8비트인 데이터버스(DBUS1~DBUS4)에 데이터를 싣게 된다. 즉, 최하위 비트로 부터 8비트씩 각 데이터버스(DBUS1~DBUS4)에 인가하게 된다. 이와 같은 상태에서 주변장치(1~n)는 그 비트수에 따라 다른 수의 데이터버스에 접속된다.

일예로, 주변장치(1)가 16비트의 것이라면 데이터버스(DBUS1,DBUS2)에 접속되며, 주변장치(2)가 8비트의 것이라면 데이터버스(DBUS1)에만 접속된다. 이와 같이 각 주변장치는 그 비트수에 따라 선택적인 수로 데이터버스(DBUS1~DBUS4)에 접속된다.

그러나, 데이터버스의 입장에서 보면, 8비트에서 32비트 까지의 모든 주변장치(1~n)가 데이터버스(DBUS1)에 접속되고, 데이터버스(DBUS2)에는 16비트 이상의 주변장치만이 접속될 것이며, 데이터버스(DBUS4)에는 32비트의 주변장치만이 접속된다. 이와 같은 접속관계는 데이터버스(DBUS1)의 부하를 상대적으로 크게 하는 상태가 된다.

상기한 바와 같이 종래 마이크로 콘트롤러는 최하위의 8비트 데이터가 인가되는 데이터버스가 다른 데이터버스에 비해 부하가 크게 되어, 데이터의 전송속도가 늦어지는 문제점과 아울러 데이터의 전압레벨이 저하되어 잡음에 취약한 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 각 데이터버스의 부하를 동일하게 조절할 수 있는 마이크로 콘트롤러를 제공함에 그 목적이 있다.

도1은 종래 32비트 마이크로 콘트롤러의 일실시예도.

도2는 본 발명 32비트 마이크로 콘트롤러의 일실시예도.

도3은 도2에 있어서, 버스스위칭부의 일실시예도.

***도면의 주요 부분에 대한 부호의 설명***

CPU:중앙처리장치 ROM:롬

RAM:램 DBUS1~DBUS4:데이터버스

ABUS:어드레스버스 1~n:주변장치

BSWCH:버스스위칭부

상기와 같은 목적은 특정 비트단위의 다수의 데이터버스를 통해 데이터를 주고받으며, 저장수단에 저장된 데이터를 이용하여 소정의 연산을 수행하며, 그 연산 결과에 따라 다수의 주변장치에 상기 데이터버스를 통해 데이터를 인가하여 특정 동작을 시키는 중앙처리장치를 포함하는 마이크로 콘트롤러에 있어서, 상기 중앙처리장치의 최하위의 단위비트를 주변장치의 비트수에 따라 상기 다수의 데이터버스 중 하나의 데이터버스에 선택적으로 인가하는 스위칭수단을 더 포함하여 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2는 본 발명 32비트 마이크로 콘트롤러의 일실시예도로서, 이에 도시한 바와 같이 종래 도1에 도시한 구성에 중앙처리장치(CPU)의 어드레스신호에 따라 최하위의 8비트 데이터를 각 데이터버스(DBUS1~DBUS4)에 선택적으로 인가하는 버스 스위칭부(BSWCH)를 더 포함하여 구성된다.

도3은 상기 버스 스위칭부의 일실시예도로서, 이에 도시한 바와 같이 상기 어드레스버스(ABUS)를 통해 상기 중앙처리장치(CPU)의 어드레스신호를 인가받아 디코딩하는 디코더(DCDR)와; 상기 디코더(DCDR)의 디코딩 결과에 따라 최하위의 8비트 데이터를 각 데이터버스(DBUS1~DBUS4) 중 하나의 데이터버스에 선택적으로 인가하는 전송제어부(TG)로 구성된다.

이하, 상기와 같이 구성된 본 발명 마이크로 콘트롤러의 동작을 설명한다.

먼저, 중앙처리장치(CPU)는 어드레스신호를 어드레스버스(ABUS)를 통해 출력하고, 제어신호(CNTR)를 출력하여, 롬(ROM)의 프로그램을 데이터버스(DBUS1~DBUS4)를 통해 인가받아 그 인가받은 프로그램을 수행한다. 이때의 어드레스신호를 디코딩한 디코더(DCDR)의 출력은 모든 데이터버스(DBUS1~DBUS4)를 사용하는 것으로, 상기 데이터버스(DBUS1~DBUS4)에 인가된 데이터는 중앙처리장치(CPU)에 인가된다.

그 다음, 상기와 같이 32비트의 데이터를 인가받은 중앙처리장치(CPU)는 프로그램을 수행하여 그 결과를 램(RAM)에 저장하게 된다. 이때 역시 모든 데이터버스(DBUS1~DBUS4)를 사용하게 된다.

그 다음, 상기 연산의 수행을 완료한 중앙처리장치(CPU)는 동작시킬 주변장치(1~n)의 비트수를 감안하여 제어신호(CNTR) 및 어드레스신호를 출력한다. 만일 동작시킬 주변장치가 16비트 이상인 경우에는 상기 동작과 같이 모든 데이터버스(DBUS1~DBUS4)를 사용하게 되며, 이 경우는 종래와 동일한 구성 및 동작을 하게 된다.

그러나, 주변장치가 8비트일 경우에는 하나의 데이터버스를 사용하여 데이터를 전송할 수 있으므로, 데이터버스에 인가되는 부하량을 고려하여 8비트의 데이터를 각 데이터버스(DBUS1~DBUS4) 중 하나의 데이터버스에 인가할 수 있게 된다.

이에 따라 종래에는 8비트의 데이터를 전송하기 위해서는 최하위 단위 비트를 전송하는 데이터버스(DBUS1)만을 사용함이 가능하였으나, 더 상위비트의 데이터버스를 통해서도 8비트 주변장치에 필요한 데이터를 전송할 수 있게 된다.

즉, 도3에 도시한 바와 같이 모두 8비트 장치인 주변장치(2,n)를 주변장치(2)는 상기 데이터버스(DBUS3)에 접속시키고, 상기 주변장치(n)는 데이터버스(DBUS4)에 접속시켜, 주변장치(2)를 동작시키는 경우에는 최하위 8비트의 데이터를 데이터버스(DBUS3)에 인가하고, 주변장치(n)를 동작시키는 경우에는 데이터버스(DBUS4)에 최하위 8비트 데이터를 인가한다.

이에 따라 8비트를 사용하는 주변장치들은 설계자 임의의 데이터버스에 연결할 수 있으며, 각 데이터버스에 부하가 분산되어 데이터의 전송속도가 향상될 수 있다.

상기한 바와 같이 본 발명은 최하위의 8비트 데이터를 각 버스에 선택적으로 인가할 수 있는 스위치를 두어, 설계시 8비트의 주변장치를 각 데이터버스에 선택적으로 접속시킬 수 있게 되어, 주변장치에 의한 데이터버스의 부하를 분산시켜, 상대적으로 데이터버스의 부하량을 줄임으로써, 데이터의 전송속도를 향상시켜 동작속도를 향상시키는 효과와 아울러 데이터의 전압레벨이 감소하는 것을 방지하여 잡음의 발생을 방지하여 신뢰성을 향상시키는 효과가 있다.

Claims

특정 비트단위의 다수의 데이터버스를 통해 데이터를 주고받으며, 저장수단에 저장된 데이터를 이용하여 소정의 연산을 수행하며, 그 연산 결과에 따라 다수의 주변장치에 상기 데이터버스를 통해 데이터를 인가하여 특정 동작을 시키는 중앙처리장치를 포함하는 마이크로 콘트롤러에 있어서, 상기 중앙처리장치의 최하위의 단위비트를 주변장치의 비트 수에 따라 상기 다수의 데이터버스 중 주변장치가 접속된 하나 또는 복수의 데이터버스에 선택적으로 인가하는 스위칭수단을 더 포함하여 된 것을 특징으로 하는 마이크로 콘트롤러.
제 1항에 있어서, 상기 스위칭수단은 상기 중앙처리장치의 어드레스신호를 디코딩하는 디코더와; 복수의 전송게이트를 구비하여 상기 디코더의 디코딩 결과에 따라 상기 최하위 단위비트의 데이터를 특정한 데이터버스로 전송제어하는 전송제어수단으로 구성하여 된 것을 특징으로 하는 마이크로 콘트롤러.