KR20030057667A

KR20030057667A - 프로그램로직을 이용한 데이터처리장치 및 제어방법

Info

Publication number: KR20030057667A
Application number: KR1020010087741A
Authority: KR
Inventors: 정영도
Original assignee: 엘지전자 주식회사
Priority date: 2001-12-29
Filing date: 2001-12-29
Publication date: 2003-07-07

Abstract

본 발명은 제어대상시스템의 동작을 전반적으로 제어하는 CPU와, 상기 CPU의 제어신호에 따라 시스템을 구동할 수 있는 프로그램을 내장하는 롬과, 상기 CPU의 기능제어신호에 따라 각종처리데이터를 저장하는 램과, 상기 CPU에 의해 설정된 기능을 전송하는 주변장치들인 기능장치부와, 상기 CPU와 기능장치부들사이에 연결되어 주기적으로 기능장치부로부터 데이터를 미리 읽어들여 CPU로 제공하는 PLD를 포함하는 프로그램로직을 이용한 데이터처리장치 및 그 제어방법을 제공한다.

상기와 같은 본 발명은 데이터처리회로의 중앙연산처리장치와 주변장치들사이에 프로그램로직부를 구비하고 주변장치들의 데이터의 입출력을 프로그램로직부를 통해 미리 처리하여 중앙연산처리장치로 엑세스하므로써, 저속도의 주변장치로부터 입출력되는 유효데이터로인하여 중앙연산처리장치의 처리지연이 발생되지 않으므로 그에 따라 중앙연산처리장치의 처리효율성을 극대화함은 물론 저속도 주변장치의 데이터를 프로그램로직부가 미리 처리하여 적절한 시간에 중앙처리장치로 입력시키므로 그에 따라 중앙연산처리장치의 처리속도도 상당히 향상시킬 수 있다.

Description

프로그램로직을 이용한 데이터처리장치 및 제어방법{ data processing equipment using a program logic and controlling method therefore}

본 발명은 프로그램로직을 이용한 데이터처리장치 및 그 제어방법에 관한 것으로, 특히 데이터처리회로의 중앙연산처리장치와 주변장치들사이에 프로그램로직부를 구비하고 주변장치들의 데이터의 입출력을 프로그램로직부를 통해 미리 처리하여 중앙연산처리장치로 엑세스하는 프로그램로직을 이용한 데이터처리장치 및 그 제어방법에 관한 것이다.

일반적으로 산업사회가 발전함에 따라 일정지점에서 원하는 다른 지점으로 데이터를 보다 적절히 그리고 신속히 전송시키기 위한 정보통신시스템들이 널리 사용되고 있는데, 이러한 정보통신시스템들은 통상 지리적으로 분산되어 있는 동종간 또는 이기종간 통신기기나 정보기기를 연결하여 상호간에 자원의 공유와 통신을 가능하도록 네트워크로 연결되는 것이 대부분이다.

예를들어, 교환기와 교환기간이나 혹은 은행과 같은 금융기관의 단말기와 서버간의 연결 등 다수 활용되고 있다. 그런데, 상기와 같은 통신기기 혹은 정보시스템들에는 대개 시스템내부에 입출력되는 데이터를 원하는 목적으로 신속히 처리하기위한 중앙연산처리장치들을 구비하고 있다.

그러면, 상기와 같은 종래 중앙연산처리장치들을 구비한 데이터처리회로의 일례를 도 1을 참고로 살펴보면, 제어대상시스템(1) 예컨대, 전송시스템 등의 동작을 전반적으로 제어하는 중앙연산처리장치(2;이하, CPU라함)와, 상기 CPU(2)의 제어신호에 따라 시스템을 구동할 수 있는 프로그램 예들들어 OS 프로그램등을 내장하는 롬(3)과, 상기 CPU(2)의 기능제어신호에 따라 각종처리데이터를 저장하는 램(4)과, 상기 CPU(2)에 버스(5)를 통해 연결되어 설정된 기능 예컨대, 장애경보신호등을 전송하는 주변장치들인 기능장치부(6)들을 포함한다.

여기서, 상기 각 구성요소들 즉, CPU(2), 롬(3), 램(4) 및 기능장치부(6)들은 모두 어드레스와 데이터 버스(5)로 연결된다.

한편, 상기와 같은 종래 중앙연산처리장치가 구비된 데이터처리회로의 동작을 살펴보면, 해당 제어대상시스템(1)이 셋업될 경우 CPU(2)는 초기화한 다음 버스(5)를 통해 롬(3)에 들어 있는 운용프그램을 읽어들여 시스템에 설정된 해당기능을 실행한다. 예컨대, 상기 CPU(2)는 버스(5)를 통해 어드레스를 지정하고 기능장치부들(6)로부터 입력되는 설정데이터 예컨대, 장애경보나 성능정보들을 읽어들여 램(4)에 저장처리한다. 이때, 상기 CPU(2)는 라운드로빙방식 혹은 폴링(POLLING)방식으로 주변장치들 즉, 연결된 기능장치부(6)로부터 데이터를 읽어들여 처리한다. 그리고, 상기 CPU(2)는 상기 과정에서 기능장치부들(6)의 처리속도가 저속도일 경우 어드레스를 주고 유효데이터가 입력될 까지 일정시간(WAIT)되기한다.

그러나, 상기와 같은 종래 중앙연산처리장치가 구비된 데이터처리회로는 일반적으로 CPU가 주변장치들보다 고속의 처리속도를 갖고 있기 때문에 CPU가 주변장치들에 어드레스를 주고 유효데이터를 받기까지 CPU에 처리지연시간이 발생되므로 그에따라 전체시스템의 성능저하를 가져왔으며, 또한, CPU와 주변장치간에 시리얼로 통신을 실행할 경우 CPU가 한비트씩 데이터를 읽고 쓰기 때문에 처리속도가 더더욱 지연되어 이러한 처리지연으로인한 CPU의 처리효율성도 상당히 저하시키는 문제점이 있었다.

이에 본 발명은 상기와 같은 종래 제반 문제점을 해결하기 위해 발명된 것으로, 중앙연산처리장치와 주변장치들사이에 프로그램로직부를 구비하고 주변장치들의 데이터의 입출력을 프로그램로직부를 통해 미리 처리하여 중앙연산처리장치로 엑세스하므로써, 저속도의 주변장치로부터 입출력되는 유효데이터로인하여 중앙연산처리장치의 처리지연이 발생되지 않으므로 그에 따라 중앙연산처리장치의 처리효율성을 극대화하는 프로그램로직을 이용한 데이터처리장치 및 그 제어방법을 제공함에 그 목적이 있다.

본 발명의 다른 목적은 저속도 주변장치의 데이터를 프로그램로직부가 미리 처리하여 적절한 시간에 중앙처리장치로 입력시키므로 그에 따라 중앙연산처리장치의 처리속도도 상당히 향상시킬 수 있는 프로그램로직을 이용한 데이터처리장치 및 그 제어방법을 제공하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 제어대상시스템의 동작을 전반적으로 제어하는 CPU와, 상기 CPU의 제어신호에 따라 시스템을 구동할 수 있는 프로그램을 내장하는 롬과, 상기 CPU의 기능제어신호에 따라 각종처리데이터를 저장하는 램과, 상기 CPU에 의해 설정된 기능을 전송하는 주변장치들인 기능장치부와, 상기 CPU와 기능장치부들사이에 연결되어 주기적으로 기능장치부로부터 데이터를 미리 읽어들여 CPU로 제공하는 PLD를 포함하는 프로그램로직을 이용한 데이터처리장치를 제공한다.

본 발명의 다른 특징은 시스템을 리세트하여 초기화한 후 PLD를 아이들상태로 유지시키는 PLD 아이들유지단계와, 상기 PLD 아이들유지단계후에 현재 주변장치로부터 인터럽트가 발생되었는 지를 확인하는 인터럽트발생 확인단계와, 상기 인터럽트발생 확인단계에 의해 주변장치로부터 인터럽트신호가 발생되지 않았음이 확인될 경우 PLD아이들유지단계를 재실행하는 PLD 아이들 재유지단계와, 상기 인터럽트발생 확인단계에 의해 주변장치로부터 인터럽트신호가 발생되었음이 확인될 경우 PLD가 인터럽트가 발생된 주변장치로부터 인터럽트 데이터를 읽어들여 저장하는 PLD 선처리단계와, 상기 PLD 선처리단계후에 PLD가 CPU로 인터럽트를 요청하는 PLD인터럽트 요청단계와, 상기 PLD 인터럽트 요청단계후에 CPU가 PLD에 저장된 주변장치의 데이터를 인터럽트처리하는 CPU 인터럽트처리단계와, 상기 CPU 인터럽트처리단계후에 PLD가 CPU에 의해 인터럽트 처리된 데이터를 해당 주변장치로 인터럽트처리하는 PLD인터럽트처리단계로 이루어진 프로그램로직을 이용한 데이터처리장치의 제어방법을 제공한다.

본 발명의 또다른 특징은 시스템을 리세트하여 초기화한 후 PLD가 CPU가 주변장치로 엑세스하지 않는 특정시간에 주기적으로 주변장치의 상태데이터를 읽어 저장하는 PLD 선처리단계와, 상기 PLD 선처리단계후에 PLD가 CPU가 자신을 엑세스하는 지를 확인하는 CPU 엑세스확인단계와, 상기 CPU 엑세스확인단계에 의해 CPU 가 PLD로 엑세스함이 확인될 경우 CPU가 PLD에 저장된 주변장치의 데이터를 읽어 이벤트처리하는 CPU 이벤트처리단계와, 상기 CPU 이벤트 처리단계후에 PLD가 CPU에 의해 이벤트 처리된 데이터를 해당 주변장치로 이벤트처리하는 PLD 이벤트처리단계로 이루어진 프로그램로직을 이용한 데이터처리장치의 제어방법을 제공한다.

도 1은 종래 데이터처리회로를 설명하는 설명도.

도 2는 본 발명 장치를 설명하는 설명도.

도 3은 본 발명의 일실시예를 나타내는 플로우차트.

도 4는 본 발명의 또다른 실시예를 나타내는 플로우차트.

<부호의 상세한 설명>

10: 제어대상시스템 20: CPU

30: 롬 40: 램

50: 기능장치부 6 : PLD

70: 버스

이하, 본 발명을 첨부된 예시도면에 의거 상세히 설명한다.

본 발명 장치는 도 2에 도시된 바와같이 제어대상시스템(10) 예컨대, 전송시스템 등의 동작을 전반적으로 제어하는 CPU(20)와, 상기 CPU(20)의 제어신호에 따라 시스템을 구동할 수 있는 프로그램 예들들어 OS 프로그램등을 내장하는 롬(30)과, 상기 CPU(20)의 기능제어신호에 따라 각종처리데이터를 저장하는 램(40)과, 상기 CPU(20)에 의해 설정된 기능 예컨대, 장애경보나 성능신호등을 전송하는 주변장치들인 기능장치부(50)와, 상기 CPU(20)와 기능장치부(50)사이에 연결되어 주기적으로 기능장치부(50)로부터 데이터를 미리 읽어들여 CPU(20)로 제공하는 프로그램로직부(60;이하 PLD라하;programmable logic device)를 포함한다. 그리고, 상기 PLD(60)에는 데이터를 저장할 수 있는 레지스터나 메모리수단이 구비된다.

여기서, 상기 각 구성요소들 즉, CPU(20), 롬(30), 램(40), 프로그램로직부(60) 및 기능장치부(50)들은 모두 어드레스와 데이터 버스(70)로 연결된다.

그리고, 상기 CPU(20)는 버스(70)를 통해 주변장치로부터 폴링방식 혹은 인터럽트방식을 통해 데이터를 입출력한다.

다음에는 상기와 같은 본 발명장치의 제어방법을 설명한다.

먼저, 본 발명의 방법은 크게 CPU에 엑세스하는 데이터처리방식에 따라 인터럽트방식과 폴링방식으로 나뉠 수 있는대, 이때, 상기 인터럽트방식은 도 3에 도시된 바와같이 초기상태(S1)에서 시스템을 리세트하여 초기화한 후 PLD 아이들유지단계(S2)로 진행하여 PLD를 아이들상태로 유지시킨다. 그리고, 상기 PLD 아이들유지단계(S2)후에 인터럽트발생단계(S3)로 진행하여 현재 주변장치로부터 인터럽트가 발생되었는 지를 판단한다. 이때, 상기 인터럽트발생단계(S3)중에 판단한 결과 만약 주변장치로부터 인터럽트신호가 발생되지 않았을 경우는 전단계(S2)로 진행하여 루프를 반복수행한다. 그러나, 상기 인터럽트발생단계(S3)중에 판단한 결과 만약 주변장치로부터 인터럽트신호가 발생되었을 경우에는 PLD 선처리단계(S4)로 진행하여 PLD가 인터럽트가 발생된 주변장치로부터 인터럽트 데이터를 읽어들여 저장한다. 또한, 상기 PLD 선처리단계(S4)후에 PLD인터럽트 요청단계(S5)로 진행하여 PLD가 CPU로 인터럽트를 요청한다. 그리고, 상기 PLD 인터럽트 요청단계(S5)후에 CPU 인터럽트처리단계(S6)로 진행하여 CPU가 PLD에 저장된 주변장치의 데이터를 인터럽트처리한다. 또한, 상기 CPU 인터럽트처리단계(S6)후에 PLD인터럽트처리단계(S7)로 진행하여 PLD가 CPU에 의해 인터럽트 처리된 데이터를 해당 주변장치로 인터럽트처리한다.

반면에 상기 폴링방식은 도 4에 도시된 바와같이 초기상태(S1)에서 시스템을 리세트하여 초기화한 후 PLD 선처리단계(S2)로 진행하여 PLD는 CPU가 주변장치로 엑세스하지 않는 특정시간에 주기적으로 주변장치의 상태데이터를 읽어 저장하고 CPU의 엑세스여부를 체킹한다. 그리고, 상기 PLD 선처리단계(S2)후에 CPU 엑세스판단단계(S3)로 진행하여 PLD는 CPU가 자신을 엑세스하는 지를 체킹한다. 이때, 상기 CPU 엑세스 판단단계(S3)중에 판단한 결과 만약 CPU 가 PLD로 엑세스하지 않을 경우는 전단계(S2)로 복귀하여 루프를 반복수행한다. 그러나, 상기 CPU 엑세스 판단단계(S3)중에 판단한 결과 만약 CPU 가 PLD로 엑세스할 경우에는 CPU 이벤트처리단계(S4)로 진행하여 CPU가 PLD에 저장된 주변장치의 데이터를 읽어 이벤트처리한다. 또한, 상기 CPU 이벤트 처리단계(S4)후에 PLD 이벤트처리단계(S5)로 진행하여PLD가 CPU에 의해 이벤트 처리된 데이터를 해당 주변장치로 이벤트처리한다.

즉, 본 발명 장치는 CPU(20)가 인터럽트방식으로 운용될 경우 CPU(20)는 시스템을 리세트하여 초기화한 후 PLD(60)를 아이들상태로 유지시킨다. 이때, 상기 PLD(60)는 현재 주변장치로부터 인터럽트가 발생되었는 지를 판단하고 만약 주변의 기능장치부중 어느 하나로부터 인터럽트신호가 발생되었을 경우 PLD(60)는 인터럽트가 발생된 주변장치(50)로부터 인터럽트 데이터를 읽어들여 내부의 레지스터나 메모리에 저장한다. 또한, 상기 PLD(60)는 CPU(20)로 인터럽트를 요청한다. 그러면, 상기 CPU(20)는 PLD(60)에 저장된 주변장치(50)의 데이터를 인터럽트처리한다. 또한, 상기 PLD(60)는 상기 CPU 인터럽트처리후에 CPU(20)에 의해 인터럽트 처리된 데이터를 해당 주변장치(50)로 인터럽트처리한다. 이렇게 하므로 상기 CPU(20)는 데이터 처리지연시간을 최대한 줄일 수 있다.

반면에, 상기 CPU(20)가 폴링방식으로 동작될 경우에는 상기 PLD(60)가 CPU(20)가 주변장치(50)로 엑세스하지 않는 시간중 임의의 특정시간(CPU가 엑세스하기 바로 전시간)에 주기적으로 주변장치(50)로부터 데이터를 미리 읽어와서 내부 메모리에 저장한 후 CPU(20)로부터의 엑세스시 PLD(60)에서 그 저장된 주변장치(50)의 데이터를 전달하여 이벤트처리한다.

이상 설명에서와 같이 본 발명은 중앙연산처리장치와 주변장치들사이에 프로그램로직부를 구비하고 주변장치들의 데이터의 입출력을 프로그램로직부를 통해 미리 처리하여 중앙연산처리장치로 엑세스하므로써, 저속도의 주변장치로부터 입출력되는 유효데이터로인하여 중앙연산처리장치의 처리지연이 발생되지 않으므로 그에 따라 중앙연산처리장치의 처리효율성을 극대화하는 장점을 가지고 있다.

또한, 본 발명에 의하면, 저속도 주변장치의 데이터를 프로그램로직부가 미리 처리하여 적절한 시간에 중앙처리장치로 입력시키므로 그에 따라 중앙연산처리장치의 처리속도도 상당히 향상시킬 수 있는 효과도 있다.

Claims

제어대상시스템의 동작을 전반적으로 제어하는 CPU와, 상기 CPU의 제어신호에 따라 시스템을 구동할 수 있는 프로그램을 내장하는 롬과, 상기 CPU의 기능제어신호에 따라 각종처리데이터를 저장하는 램과, 상기 CPU에 의해 설정된 기능을 전송하는 주변장치들인 기능장치부와, 상기 CPU와 기능장치부들사이에 연결되어 주기적으로 기능장치부로부터 데이터를 미리 읽어들여 CPU로 제공하는 PLD를 포함하는 것을 특징으로 하는 프로그램로직을 이용한 데이터처리장치.
제1항에 있어서, 상기 PLD는 내부에 메모리를 구비하는 것을 특징으로 하는 프로그램로직을 이용한 데이터처리장치.
시스템을 리세트하여 초기화한 후 PLD를 아이들상태로 유지시키는 PLD 아이들유지단계와, 상기 PLD 아이들유지단계후에 현재 주변장치로부터 인터럽트가 발생되었는 지를 확인하는 인터럽트발생 확인단계와, 상기 인터럽트발생 확인단계에 의해 주변장치로부터 인터럽트신호가 발생되지 않았음이 확인될 경우 PLD아이들유지단계를 재실행하는 PLD 아이들 재유지단계와, 상기 인터럽트발생 확인단계에 의해 주변장치로부터 인터럽트신호가 발생되었음이 확인될 경우 PLD가 인터럽트가 발생된 주변장치로부터 인터럽트 데이터를 읽어들여 저장하는 PLD 선처리단계와, 상기 PLD 선처리단계후에 PLD가 CPU로 인터럽트를 요청하는 PLD인터럽트 요청단계와, 상기 PLD 인터럽트 요청단계후에 CPU가 PLD에 저장된 주변장치의 데이터를 인터럽트처리하는 CPU 인터럽트처리단계와, 상기 CPU 인터럽트처리단계후에 PLD가 CPU에 의해 인터럽트 처리된 데이터를 해당 주변장치로 인터럽트처리하는 PLD인터럽트처리단계로 이루어진 것을 특징으로 하는 프로그램로직을 이용한 데이터처리장치의 제어방법.
시스템을 리세트하여 초기화한 후 PLD가 CPU가 주변장치로 엑세스하지 않는 특정시간에 주기적으로 주변장치의 상태데이터를 읽어 저장하는 PLD 선처리단계와, 상기 PLD 선처리단계후에 PLD가 CPU가 자신을 엑세스하는 지를 확인하는 CPU 엑세스확인단계와, 상기 CPU 엑세스확인단계에 의해 CPU 가 PLD로 엑세스함이 확인될 경우 CPU가 PLD에 저장된 주변장치의 데이터를 읽어 이벤트처리하는 CPU 이벤트처리단계와, 상기 CPU 이벤트 처리단계후에 PLD가 CPU에 의해 이벤트 처리된 데이터를 해당 주변장치로 이벤트처리하는 PLD 이벤트처리단계로 이루어진 것을 특징으로 하는 프로그램로직을 이용한 데이터처리장치의 제어방법.