KR100301805B1 - 신호압축장치 - Google Patents

신호압축장치 Download PDF

Info

Publication number
KR100301805B1
KR100301805B1 KR1019980022019A KR19980022019A KR100301805B1 KR 100301805 B1 KR100301805 B1 KR 100301805B1 KR 1019980022019 A KR1019980022019 A KR 1019980022019A KR 19980022019 A KR19980022019 A KR 19980022019A KR 100301805 B1 KR100301805 B1 KR 100301805B1
Authority
KR
South Korea
Prior art keywords
signal
input
output
gain
operational amplifier
Prior art date
Application number
KR1019980022019A
Other languages
English (en)
Other versions
KR20000001657A (ko
Inventor
김성렬
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980022019A priority Critical patent/KR100301805B1/ko
Priority to US09/286,435 priority patent/US6121834A/en
Publication of KR20000001657A publication Critical patent/KR20000001657A/ko
Application granted granted Critical
Publication of KR100301805B1 publication Critical patent/KR100301805B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices
    • H03G7/08—Volume compression or expansion in amplifiers having semiconductor devices incorporating negative feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/04—Modifications of control circuit to reduce distortion caused by control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

과도한 입력신호에 대해 출력신호를 제한하여 안정된 출력신호를 얻기 위해 온도보상기능의 자동레벨제어부를 구성하여 과도한 입력신호에 대해서는 안정된 출력신호를 얻을 수 있는 신호압축장치를 제공하기 위한 것으로써, 입력저항, 상기 입력저항에 직렬연결되어 입력신호에 대해 일정한 이득으로 증폭하여 출력하는 연산증폭기와, 상기 연산증폭기의 출력신호에서 특정대역의 신호만을 출력하는 대역통과필터와, 상기 대역통과필터의 출력신호를 정류시키는 정류기와, 상기 정류신호와 기준신호를 비교하여 과도한 입력신호에 대해 상기 연산증폭기의 출력신호를 제한하고, 상기 출력신호 제한시 온도보상을 통해 상기 연산증폭기의 이득제어를 위한 제 1 제어신호를 출력하는 자동레벨제어부, 상기 제 1 제어신호에 의해 이득이 결정되며 상기 연산증폭기가 일정한 이득으로 상기 입력신호를 증폭하도록 상기 연산증폭기의 입력단에 제 2 제어신호를 출력하는 오퍼레이셔널 트랜스컨덕턴스 앰프리파이어를 포함하여 포함하여 구성된다.

Description

신호압축장치{SIGNAL COMPRESSING APPARATUS}
본 발명은 신호압축에 관한 것으로서, 특히 입력신호의 레벨에 따라 출력신호의 레벨을 제어하여 전송효율을 증가시키는데 적당한 신호압축장치에 관한 것이다.
이하, 종래 신호압축장치를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 종래 신호압축장치의 구성블록도이다.
도 1에 도시한 바와 같이, 종래 신호압축장치는 저항(11)과, OP앰프(Opera-
tional amplifier)(12), 이득제어부(13)를 포함하여 구성되어 있다.
저항은 입력단자(14)와 OP앰프(12)의 입력단 사이에 연결되고, OP앰프(12)의 출력은 출력단자(15)와 연결되어 있다.
이득제어부(13)는 OP앰프(12)의 피드백 패스(feedback path)로써 OP앰프(12)의 입력과 출력 사이에 연결되어 있다.
상기 이득제어부(13)는 저항(13a), 커패시터(13b), 정류기(Rectifier)(13c), 밴드패스필터(BPF:Band Pass Filter)(13d)와, 그리고 오퍼레이셔널 트랜스컨덕턴스 앰프리파이어(OTA : Operational transconductance amplifier)(이하,"OTA부"라 칭함)(13e)를 포함하여 구성된다.
밴드패스필터(13d)는 OP앰프(12)의 출력과 정류기(13c)의 입력 사이에 연결된다.
밴드패스필터(13d)의 출력은 정류기(13c)의 입력과 연결되고, 저항(13a)과, 커패시터(13b)가 상기 정류기(13c)의 출력에 연결된다.
그리고 정류기(13c)의 출력은 OTA부(13e)의 입력과 연결된다.
상기 OTA부(13e)는 OP앰프(12)의 출력과 정류기(13c)의 출력을 입력으로하고, OP앰프(12)의 입력(전류합성단)과 연결된다.
이와 같이 구성된 종래 신호압축장치의 동작을 설명하면 다음과 같다.
오디오(Audio)입력신호는 도 1에 도시한 바와 같이, 저항(11)을 통해서 입력신호에 해당하는 전류를 OP앰프(12)의 입력인 전류합성단(current summing node)에 전달된다.
이득제어부(13)는 OP앰프(12)의 피드백 패스(feedback path)를 형성하며 상기 이득제어부의 이팩티브(effective)저항과 입력저항(11)의 비에 따라 이득제어부(13)의 이득이 결정되어 진다.
따라서, 이득제어부(13)의 이팩티브(effective)저항의 값을 출력의 크기에 따라 미리 정해진 이득이 되도록 조절한다.
이와 같이, 이득제어부(13)의 이팩티브 저항의 값을 출력의 크기에 따라 미리 조절함으로써 입력신호의 크기에 따라 출력신호의 크기를 변화시킬 수가 있다.
이득제어부(13)의 밴드패스필터(13d)는 출력신호의 주파수 범위를 제한(limiting)하는 역할을 한다.
이때, 밴드패스필터(13d)의 최소 차단주파수와 최대 차단주파수는 신호압축장치의 신호대 잡음비(S/N비)를 증가시키기 위한 값으로 설정한다.
또한 저항(13a)과 커패시터(13b)의 RC시정수에 의해 신호의 정류특성을 개선하기 위해 설정한다.
정류기(13c)는 밴드패스필터(13d)를 통과한 OP앰프(12)의 출력신호를 상기 저항(13a)과 커패시터(13b)에 의한 RC시정수를 이용하여 정류한다.
이때, 정류기(13c)를 통과한 DC신호는 OTA부(13e)로 입력된다.
따라서 OTA부(13e)는 입력되는 DC신호에 의해서 자신의 이득을 변화시키고이로 인하여 변화된 OTA부(13e)의 이득에 따라 결과적으로 OP앰프(12)의 출력이 OTA부(13e)를 거치면서 전류로 변환되어 OP앰프(12)의 입력인 전류합성단으로 전달된다.
그러나 상기와 같은 종래 신호압축장치는 OP앰프의 피드백 패스에 필터를 구성하여 노이즈 특성을 개선하고, 정류기의 시정수에 맞는 신호를 입력하여 정류특성을 개선시키고자 하였으나 첫째, 과도한 입력신호가 들어올 경우에는 OP앰프의 출력또한 과도하게 되므로 저전압의 동작시에는 출력신호가 왜곡되는 문제점이 있었다.
둘째, 신호의 전송효율을 향상시키기 위해 출력의 크기를 크게하게 되면 전송의 다이나믹 레인지(Dynamic Range)가 증가하게 되어 결과적으로는 전송효율이 떨어지게 되는 문제가 발생한다.
셋째, 상기 두 가지의 문제를 개선시키고자 ALC부를 도입하였을 경우에, 정유전압의 온도특성이 민감하여 출력신호에 영향을 주게 되므로 안정된 출력을 얻을 수가 없다.
본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로써, 과도한 입력에 대해서는 출력을 제한하여 전송효율을 증가시키고, 온도보상으로 인하여 안정된 출력을 얻을 수 있는 신호압축장치를 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 신호압축장치의 구성도
도 2는 본 발명의 신호압축장치의 구성도
도 3의 본 발명의 신호압축장치의 부분별 상세도
도 4a는 종래기술에 따른 전류미러부의 구성도
도 4b는 본 발명에 따른 전류미러부의 구성도
도면의 주요부분에 대한 부호의 설명
21 : 입력저항 22 : 연산증폭기 23: 이득제어부
23b : 대역통과필터(밴드패스필터) 23c : 정류기
23e : 오퍼레이셔널 트랜스컨덕턴스 앰프리파이어(OTA부)
26 : 자동레벨 제어부
상기의 목적을 달성하기 위한 본 발명의 신호압축장치는 입력저항과 직렬연결되어 입력신호에 대해 일정한 이득으로 증폭하여 출력하는 증폭기와, 상기 증폭기의 입력단과 출력단 사이에서 상기 증폭기의 출력신호중 특정대역의 신호만을 정류시키고, 정류된 신호의 온도를 보상하여 상기 증폭기의 이득이 일정하게 되도록 제어신호를 출력하는 이득제어부를 포함하여 구성되는 것을 특징으로 한다.
이하, 본 발명의 신호압축장치를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 신호압축장치의 구성블록도이다.
도 2에 도시한 바와 같이, 본 발명의 신호압축장치는 입력저항(21), 상기 입력저항(21)에 직렬연결되어 입력신호에 대해 일정한 이득으로 증폭하여 출력하는 연산증폭기(22)(이하, OP앰프)와, 상기 연산증폭기(22)의 출력신호에서 특정대역의 신호만을 출력하는 대역통과필터(23d)와, 상기 대역통과필터(23d)의 출력신호를 정류시키는 정류기(23c)와, 상기 정류전압과 기준전압을 비교하여 과도한 입력신호에 대해 상기 연산증폭기(22)의 출력신호를 제한하고, 상기 출력신호 제한시 온도보상을 통해 상기 연산증폭기(22)의 이득제어를 위한 제 1 제어신호를 출력하는 자동레벨제어부(26), 상기 제 1 제어신호에 의해 이득이 결정되며 상기 연산증폭기(22)가 일정한 이득으로 상기 입력신호를 증폭하도록 상기 연산증폭기(22)의 입력단에 제 2 제어신호를 출력하는 오퍼레이셔널 트랜스컨덕턴스 앰프리파이어(23e)(이하, OTA부)를 포함하여 포함하여 구성된다.
여기서, 입력저항(21)은 신호의 입력단자(24)와 OP앰프(22)의 입력(전류합성단)사이에 연결된다.
이득제어부(23)는 OP앰프(22)의 피드백 패스(feedback path)로써 OP앰프(22)의 입력과 출력 사이에 연결되어 있다.
상기 이득제어부(23)는 정류기(Rectifier)(13c)와, 밴드패스필터(BPF:Band Pass Filter)(23d)와, OTA부(23e)와, 오토메틱 레벨 컨트롤(ALC : Automatic Level Control)(이하, "ALC부"라 칭함)(26), 그리고 커패시터(23b)를 포함하여 구성된다.
밴드패스필터(23d)는 OP앰프(22)의 출력과 정류기(23c)의 입력 사이에 연결된다.
정류기(23c)의 입력단은 대역통과필터(23d)의 출력과 연결되고, 출력단은 커패시터(23b)와 함께 ALC부(26)의 입력단과 연결된다.
ALC부(26)는 정류기(23c)의 출력과 외부에서 입력되는 VALC를 입력으로하고 출력은 OTA부(23e)의 입력과 연결된다.
OTA부(23e)는 OP앰프(22)의 출력과 연결되고, ALC부(26)의 출력을 컨트롤신호로하여 OP앰프(22)의 입력인 전류합성단에 출력이 연결된다.
ALC부(26)는 정류기(23c)의 출력을 입력으로 하는 온도보상된 전류미러(도 3참조)와, 전류미러의 출력과 외부로부터 입력되는 VALC를 비교하여 상기 OTA부(23e)를 제어하는 제어전류를 출력하는 비교기(도 3 참조)로 구성된다.
도 3은 본 발명에 따른 ALC부의 구성블록도이다.
도 3에 도시한 바와 같이, 본 발명에 따른 ALC부(26)는 온도보상된 전류미러부(26a)와, 비교기(26b)를 포함하여 구성된다.
온도보상된 전류미러부(26a)는 입력되는 신호의 크기에 비례하는정류전류(IRECT)와 정류전압(VRECT)을 출력한다.
정류전류(IRECT)전류는 OTA부(23e)로 입력되고, 정류전압은 비교기(26b)에 입력되어 기준전압(VALC)과 비교된다.
비교기(26b)는 온도보상된 전류미러부(26a)로부터 입력되는 정류전압과 기준전압을 비교하여 그 차에 비례하는 제어전류(IALC)를 출력한다.
비교기(26b)에서 출력되는 제어전류(IALC)는 온도보상된 전류미러부(26a)에서 출력되어 OTA부(23e)로 입력되는 정류전류(IRECT)의 크기를 제어한다.
따라서, 비교기(26b)에서 출력되는 제어전류에 의해 OTA부(23e)로 입력되는 정류전류가 결정되어 최종적으로 OTA부(23e)의 이득이 결정된다.
한편, 도 4a는 종래기술에 따른 전류미러부의 구성도이고, 도 4b는 도 4a와 비교하여 본 발명에 따른 온도보상된 전류미러부의 구성도이다.
도 4a의 종래 전류미러부는 온도에 큰 변화를 가지지 않으므로 출력이 안정되나 비교기의 입력으로 쓰이는 정류전압(VRECT)은 저항R1과, 트랜지스터(Q1)의 VBE(베이스와 에미터간의 전압)전압에 의한 온도의 함수가 되어 불가피하게 출력이 변화하게 된다.
하지만 본 발명의 온도보상된 전류미러부는 도 4b에 도시한 바와 같이, 출력을 변화하게 하는 온도의 함수가 되는 저항R1과, 트랜지스터(Q1)의 VBE가 온도에 대해 상쇄되도록 저항R2,R3와, 트랜지스터(Q3)로 구성된 온도보상부(41)를 결합시킨다.
즉, 종래 두 개의 트랜지스터 Q1과 Q2, 저항 R1으로 구성된 전류미러부의 상기 두 트랜지스터 Q1과 Q2사이에 저항 R2, 트랜지스터 Q3, 그리고 저항 R3가 직렬 연결된 온도보상부(41)를 구성하였다.
상기 온도보상부(41)의 트랜지스터 Q3는 에미터(emitter)가 저항 R3를 통해 접지단과 연결되고, 콜렉터(collector)는 저항 R2를 통해 비교기(26b)로 인가되는 정류전압(VRECT)단과 연결된다.
따라서, 트랜지스터 Q1에 의해 온도가 상승한 것을 상기 트랜지스터 Q3에서 온도를 감쇄시킴으로써 최종적으로 온도보상된 VRECT가 비교기(26b)로 인가된다.
결과적으로, VRECT(비교기에 입력되는 정류전압)는 온도에도 무관하다.
이와 같이 구성된 본 발명의 신호압축장치의 동작을 설명하면 다음과 같다.
먼저, 도 2에 도시한 바와 같이, 입력된 오디오(Audio)신호는 저항(21)을 통해 OP앰프(22)로 입력된다.
OP앰프(22)의 입력은 입력신호의 피드백 패스(feedback path)의 전류합성단이 된다.
이득제어부(23)는 OP앰프(22)의 피드백 패스(feedback path)로 동작하며 피드백 패스의 이팩티브(effective)저항과 입력저항(21)의 비에 의해 OP앰프(22)의 이득이 결정된다.
신호압축회로의 신호대 잡음비(S/N비)를 좋게 하기 위해 밴드패스필터(bandpass filter)(13d)는 OP앰프(22)의 출력중 특정대역의 신호만을 통과시킨다.
정류기(23c)는 전파정류기로써 밴드패스필터(23d)의 출력신호를 정류시킨다. 이때 정류기(23c)는 입력신호에 상응하는 DC전류로 정류되는데, 이 정류전류(IR)는 자동레벨조절부인 ALC부(26)로 입력된다.
ALC부(26)에 정류전류가 입력되면 온도보상된 전류미러부(26a)는 OTA부(23e)로 정류전류(IRECT)를 출력하고, 정류전류(IRECT)에 대응되는 정류전압(VRECT)은 비교기(26b)로 출력한다.
비교기(26b)는 온도보상된 전류미러부(26a)에서 입력된 정류전압(VRECT)과 외부에서 입력되는 기준전압(VALC)을 서로 비교하여 그 차에 비례하는 제어전류(IALC)를 OTA부(23e)로 출력한다.
따라서, OTA부(23e)에는 상기 비교기(26b)에서 출력되는 제어전류(IALC)와, 온도보상된 전류미러부(26a)에서 출력되는 정류전류(IRECT)가 합해져 입력된다.
즉, OTA부(23e)의 이득은 두 개의 전류(IRECT+ IALC)에 의해 제어된다.
여기서, 비교기(26b)의 동작을 좀 더 상세히 설명하면 다음과 같다.
비교기(26b)는 VRECT와 VALC를 비교하게 되는데 만일, VALC〉VRECT이면 상기 비교기(26b)에서 출력되는 제어전류(IALC)는 0이 된다.
반대로 VALC≤ VRECT이면, 비교기(26b)에서 출력되는 제어전류(IALC)가 온도보상된 전류미러부(26a)에서 출력되어 OTA부(23e)로 입력되는 정류전류(IRECT+IALC)의 크기를 제어한다.
따라서, 증가된 VRECT에 해당하는 전류를 ALC부(26)의 전류 즉, IALC가 대신하여 발생되므로 입력신호의 증가에 대한 IRECT의 증가는 일어나지 않는다.
결과적으로 피드백 패스(feedback path)의 이팩티브(effective)저항은 IRECT가 증가하지 않으므로 저항이 그대로 유지된다.
따라서 근사적으로 OTA부(23e)의 이득이 일정하게 된다.
이로인해 과도한 입력신호에 대해 과도한 출력이 되지 않도록하여 안정된 출력신호를 얻을 수가 있다.
이상 상술한 바와 같이, 본 발명의 신호압축장치는 다음과 같은 효과가 있다.
첫째, 과도한 입력신호에 대해 출력을 제한함으로써 저전압 동작시 출력신호의 왜곡이 발생하지 않으며 전송효율을 증가시킨다.
둘째, 온도변화에 무관하게 출력을 제한함으로써 안정된 출력을 얻을 수가 있다.

Claims (3)

  1. 입력저항
    상기 입력저항에 직렬연결되어 입력신호에 대해 일정한 이득으로 증폭하여 출력하는 연산증폭기와,
    상기 연산증폭기의 출력신호에서 특정대역의 신호만을 출력하는 필터와,
    상기 필터의 출력신호를 정류시키는 정류기와,
    상기 정류기의 출력신호를 받아 온도보상하여 출력하는 전류미러부와,
    상기 온도 보상된 전류미러부의 출력신호와 기준신호를 비교하여 과도한 입력신호에 대해 상기 연산증폭기의 출력신호를 제한하고, 상기 온도 보상된 전류미러부의 출력신호를 통해 상기 연산증폭기의 이득 제어를 위한 제 1 제어신호를 출력하는 제 1 이득 제어부와,
    상기 제 1 제어신호에 의해 이득이 결정되며 상기 연산증폭기가 일정한 이득으로 상기 입력신호를 증폭하도록 상기 연산증폭기의 입력단에 제 2 제어신호를 출력하는 제 2 이득제어부를 포함하여 구성되는 것을 특징으로 하는 신호압축장치.
  2. 제 1 항에 있어서,
    상기 제 1 이득제어부는,
    상기 전류미러부의 출력신호와 기준신호를 비교하여 상기 제 1 제어신호의 크기를 제어하기 위한 제 3 제어신호를 출력하는 비교기를 더 포함하여 구성되는것을 특징으로 하는 신호압축장치.
  3. 제 1 항에 있어서,
    상기 전류미러부는 에미터가 접지단에 연결되고 베이스와 콜렉터가 공통접속되어 제 1 저항을 통해 상기 정류기의 출력단에 연결되는 제 1 트랜지스터와,
    에미터가 접지단에 연결되고 베이스는 상기 제 1 트랜지스터의 베이스와 공통으로 접속되고 콜렉터는 정전류원과 연결되는 제 2 트랜지스터와,
    상기 제 1 트랜지스터의 베이스와 상기 제 2 트랜지스터의 베이스 사이에서 에미터는 제 2 저항을 통해 접지단과 연결되고, 콜렉터는 제 3 저항을 통해 상기 제 1 저항의 입력단에 병렬접속되어 제 1 트랜지스터에 의해 상승된 온도를 감쇄시키는 온도보상부를 더 포함하여 구성되는 것을 특징으로 하는 신호압축장치.
KR1019980022019A 1998-06-12 1998-06-12 신호압축장치 KR100301805B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980022019A KR100301805B1 (ko) 1998-06-12 1998-06-12 신호압축장치
US09/286,435 US6121834A (en) 1998-06-12 1999-04-06 Signal compressing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980022019A KR100301805B1 (ko) 1998-06-12 1998-06-12 신호압축장치

Publications (2)

Publication Number Publication Date
KR20000001657A KR20000001657A (ko) 2000-01-15
KR100301805B1 true KR100301805B1 (ko) 2001-09-22

Family

ID=19539256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980022019A KR100301805B1 (ko) 1998-06-12 1998-06-12 신호압축장치

Country Status (2)

Country Link
US (1) US6121834A (ko)
KR (1) KR100301805B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312988A (ja) * 1998-04-30 1999-11-09 Nec Corp マイクロ波・ミリ波送信方法と送信装置
US7130579B1 (en) * 1999-10-21 2006-10-31 Broadcom Corporation Adaptive radio transceiver with a wide tuning range VCO
US6975838B1 (en) * 1999-10-21 2005-12-13 Broadcom Corporation Adaptive radio transceiver with noise suppression
TWI474327B (zh) 2011-10-28 2015-02-21 Univ Nat Chi Nan Dual mode reading device and circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291858A (ja) * 1992-04-15 1993-11-05 Toko Inc コンプレッサ回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3904971A (en) * 1971-09-29 1975-09-09 Us Navy Automatic gain control amplifier circuit
US4114115A (en) * 1976-11-04 1978-09-12 California Microwave, Inc. Compandor apparatus
US5043672A (en) * 1990-03-26 1991-08-27 Novatel Communications Ltd. Power detector utilizing bias voltage divider for precision control of an amplifier
JPH06334541A (ja) * 1993-05-25 1994-12-02 Sony Corp 無線送信機
US5764106A (en) * 1993-12-09 1998-06-09 Northern Telecom Limited Gain-controlled amplifier and automatic gain control amplifier using GCLBT
US5796309A (en) * 1996-07-02 1998-08-18 Nippondenso Co., Ltd. Temperature compensated wide dynamic range power detection circuitry for portable RF transmission terminals
US5844444A (en) * 1997-02-14 1998-12-01 Macronix International Co., Ltd. Wide dynamic input range transconductor-based amplifier circuit for speech signal processing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291858A (ja) * 1992-04-15 1993-11-05 Toko Inc コンプレッサ回路

Also Published As

Publication number Publication date
US6121834A (en) 2000-09-19
KR20000001657A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
JP3300836B2 (ja) Ｒｆ増幅器バイアス制御方法および装置
US5442322A (en) Power amplifier bias control circuit and method
JP3418654B2 (ja) プリアンプ
JP3678939B2 (ja) 温度補償を行ったａｇｃ回路
US4952867A (en) Base bias current compensator
JPH06252661A (ja) 光信号強度モニタ装置
KR100301805B1 (ko) 신호압축장치
JP4286455B2 (ja) 利得制御回路およびパイロット信号を用いる可変増幅器の利得制御を与える方法
US5515004A (en) Method and apparatus for precision gain control for amplified signals
KR100202214B1 (ko) 디씨 바이어스 제어 회로
KR100367775B1 (ko) 저입력신호대역폭압축기와증폭기제어회로
JP2937866B2 (ja) 無線送信装置
US6169808B1 (en) Signal compressing circuit
JPH0282804A (ja) 光受信用前置増幅器
JP2981953B2 (ja) 線形送信回路
JP3826779B2 (ja) 光受信回路
KR20020014253A (ko) 바이어스 전압 조정이 가능한 전력 증폭 회로
KR100271963B1 (ko) 자동레벨제어장치
KR100246417B1 (ko) 광대역 저잡음 증폭기
KR100190610B1 (ko) 자동 이득 제어 회로
JP3761298B2 (ja) 受光回路
JPS6046133A (ja) ラジオ受信機
KR0153853B1 (ko) 영상기기용 튜너
KR930003291Y1 (ko) 수신기의 자동이득 조절회로
JPH03249810A (ja) トランジスタ電力増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee