KR100300438B1 - 비휘발성메모리의일회삭제당복수회기록방법 - Google Patents

비휘발성메모리의일회삭제당복수회기록방법 Download PDF

Info

Publication number
KR100300438B1
KR100300438B1 KR1019980702309A KR19980702309A KR100300438B1 KR 100300438 B1 KR100300438 B1 KR 100300438B1 KR 1019980702309 A KR1019980702309 A KR 1019980702309A KR 19980702309 A KR19980702309 A KR 19980702309A KR 100300438 B1 KR100300438 B1 KR 100300438B1
Authority
KR
South Korea
Prior art keywords
level
memory cell
cell
nonvolatile memory
flash
Prior art date
Application number
KR1019980702309A
Other languages
English (en)
Other versions
KR19990063839A (ko
Inventor
로버트 엔. 하스번
프랭크 피. 자네섹
Original Assignee
피터 엔. 데트킨
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피터 엔. 데트킨, 인텔 코오퍼레이션 filed Critical 피터 엔. 데트킨
Publication of KR19990063839A publication Critical patent/KR19990063839A/ko
Application granted granted Critical
Publication of KR100300438B1 publication Critical patent/KR100300438B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/146—Write once memory, i.e. allowing changing of memory content by writing additional bits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

비휘발성 메모리 삭제전 다중 기록을 수행하는 방법이 개시된다. 제1 비트는 비휘발성 메모리 셀(110, 120, 130 및 140)의 제1 레벨에 저장된다. 제2 비트는 비휘발성 메모리 셀(110, 120, 130 및 140)의 제2 레벨에 저장된다. 비휘발성 메모리 셀의 삭제 방법이 또한 개시된다. 비휘발성 메모리 셀의 다음 레벨이 기록되는 것을 표시하는 레벨 지시기는 증가된다. 비휘발성 메모리 셀을 판독하는 방법은 레벨 지시기를 재호출하는 것을 포함한다. 비휘발성 셀은 레벨 지시기에 의해 표시된 레벨에서 감지되어 메모리 셀의 상태를 결정한다.

Description

비휘발성 메모리의 일회 삭제당 복수회 기록방법{MULTIPLE WRITES PER A SINGLE ERASE FOR A NONVOLATILE MEMORY}
반도체 메모리 디바이스들은 전형적으로 데이터를 저장하는 다수의 별개의 셀들로 구성된다. 종래 바이너리 메모리 디바이스에서는, 각 셀이 일 비트의 데이터를 나타내기 위해 두 개의 상태중 하나를 저장할 수 있다. 또한 각각의 메모리 셀은 일 비트 이상의 데이터를 저장할 수 있다. 이러한 메모리 디바이스들은 멀티-레벨 또는 멀티-비트 메모리 디바이스라고 칭한다. 멀티-레벨 메모리 디바이스들은 종래 바이너리 디바이스 이상으로 기억 용량과 밀도를 증가시킨다. 예를 들어, 셀에 대하여 2비트 데이터를 저장가능한 메모리 디바이스는 동일한 수의 종래 바이너리 메모리 디바이스에 저장되는 것보다 두배의 데이터를 저장할수 있는 용량을 가지고 있다.
종래 바이너리 메모리 디바이스의 프로그래밍은 일비트 데이터의 모든 가능한 값을 표시하기 위해 메모리 셀에 2 레벨 또는 상태중 하나를 저장하거나 프로그램하는 것으로 구성된다. 예를 들어, 기록 동작동안 액세스될 때, 종래 메모리 셀은 제1 상태를 표시하기 위해 제1 전압 또는 드레숄드 레벨을 저장하고 제2 상태를 표시하기 위해 제2 전압 또는 드레숄드 레벨을 저장한다. 그러나, 멀티-레벨 메모리 디바이스에서는, 전형적으로 n 상태중 하나가 단일 비트의 데이터 이상을 나타내기 위해 저장된다. 비록 단일 비트를 저장하는 능력이 종래 바이너리 메모리 셀에서 처럼 최소한 두 개의 레벨을 저장하는 능력을 필요로 하더라도, 여기서 사용되는 "멀티-레벨"은 2이상의 레벨 또는 상태(즉, 일 바이너리 디지트 이상)중 하나를 저장할 수 있는 셀을 언급하려는 것이고, "바이너리"는 단지 2 레벨(즉, 일 바이너리 디지트)중 하나를 저장할 수 있는 셀을 언급하는 것이다. 예를 들어, 각각의 멀티-레벨 메모리 셀내에 2개의 비트를 저장하기 위하여, 각 셀은 최소한 4레벨중 하나를 저장할 수 있어야한다. n 비트를 저장할 수 있는 멀티-레벨 셀은 각각의 비트가 2레벨중 하나를 가질 수 있기때문에 2n개의 드레숄드 레벨을 지원할 수 있다.
멀티-레벨 메모리 셀중 하나의 형태는 플래시 멀티-레벨 메모리 셀이다. 일반적으로, 플래시 메모리 셀은 플로팅 게이트 전계 효과 트랜지스터를 포함한다. 각각의 플로팅 게이트 트랜지스터는 선택 게이트, 플로팅 게이트, 소스, 및 드레인을 가지고 있다. 플로팅 게이트에 저장되는 전하량의 변경에 의해서 정보는 플래시 셀에 저장된다. 반대로 이것은 가변되는 플로팅 게이트 전계 효과 트랜지스터의 드레숄드 전압(Vt)을 변화시킨다. 전형적인 종래의 바이너리 메모리 셀은 "프로그램"되거나 "삭제"되는 두 개의 가능한 상태중 하나의 상태에 있을 수 있다. 이론적으로는, 플래시 셀은 플로팅 게이트에 부가되는 각각의 전자에 대하여 뚜렷한 상태를 점유한다. 그러나 실질적으로, 종래 플래시 셀들은, 플래시 셀 구조의 모순, 전하 손실 초과, 및 플로팅 게이트상에 저장된 전하를 감지하는 한계점을 포함하는 단점으로 인하여, 제한된 수의 상태를 가지고 있다.
프로그램 셀에 저장된 실제 전하는 하나의 프로그램 셀로부터 다른 프로그램 셀로 또는 하나의 삭제 셀로부터 다른 삭제 셀로 변화될 수 있다. 이러한 요인을 수용하기 위해, 바이너리 플래시 셀은, Vt가 제1 범위의 값내에 있다면 "1"을 저장하는 것으로 해석되고, 만약 Vt가 제2 범위값내에 있다면 "0"을 저장하는 것으로 해석된다. 제1 및 제2 범위는 뚜렷하고 "분리 범위"에 의해 분리될 수 있다. 게다가, 만약 드레숄드 전압(Vt)이 일 세트값내의 값으로 프로그램되면, 셀 상태는 "1"이다.만약 드레숄드 전압(Vt)이 다른 세트값내의 값으로 프로그램되면, 셀 상태는 "0"이다. 이러한 세트들의 값들간의 차이를 분리 범위라고 한다.
플래시 셀이 판독될 때, 플래시 셀에 의해 도통되는 전류는, 분리 영역내에 소정 전압으로 설정된 드레숄드 전압(Vt)을 가지고 있는 기준 플래시 셀에 의해 도통되는 전류와 비교된다. 플래시 셀이 판독용으로 선택될 때, 바이어싱 전압은 전계 효과 트랜지스터의 선택 게이트로 공급된다. 동시에, 동일한 바이어싱 전압은 기준 셀의 선택 게이트에 공급된다. 만약 플래시 셀이 "프로그램"되면, 잉여 전자들은 플로팅 게이트에 잡혀있고, 플래시 셀의 드레숄드 전압(Vt)은 증가되어 선택된 플래시 셀은 기준 플래시 셀보다 적은 드레인 전류를 도통시킨다. 종래 바이너리 플래시셀의 프로그램 상태는 전형적으로 논리 0과 연결된다. 만약 종래 플래시 셀이 "삭제"되면, 플로팅 게이트는 적은 전자를 가지며 플래시 셀은 기준 셀보다 많은 드레인-소스 전류를 도통시킨다. 종래 바이너리 플래시 셀의 삭제된 상태는 보통 논리 1와 연결된다.
멀티-레벨 플래시 셀들은 2레벨 이상중 하나를 저장할 수 있다. 예를들어, 2비트를 저장할 수 있는 멀티-레벨 플래시 셀은 4개 상태중 하나에 놓여질 수 있다. 이것은 하나의 상태는 2비트중 가능한 4개의 조합,"00","01","10" 및 "11"중 하나에만 할당되는 것을 의미한다. 2n-1 기준은 2n상태사이를 구별하는데 필요하다. 그러므로, 4개 상태에 대하여, 3개 기준 전압과 3개 분리 영역이 있어야 한다. 비교해 볼때, 전형적으로 종래 바이너리 플래시 셀은 2 상태를 구별하기 위하여 하나의 기준 전압을 사용한다.
이러한 멀티-레벨 플래시 셀은 각각의 2n-1 전압 기준을 메모리 셀의 드레인-소스 전류에 의해 결정된 전압과 비교하여 판독된다. 디코딩 논리는 2n-1 비교기의 출력을 n 비트로 번역하는데 사용된다.
전형적으로 플래시 메모리 디바이스는 플래시 메모리 셀의 어레이를 포함한다. 이러한 어레이는 블록으로 묶이거나 더 세분된다. 종래 플래시 메모리는 셀마다 프로그램 될 수 있으나, 플래시 메모리는 오직 셀의 블록으로만 삭제될 수 있다.
종래 기록 기술의 하나의 단점은, 블록이 그 블록에 기록된 데이터를 가지고있으면, 그 블록내의 데이터는 블록을 먼저 삭제하지 않고는 수정될 수 없다는 것이다. 즉, 종래 기록 기술은 각각의 삭제 사이클에 대하여 하나의 기록 사이클만이 허용된다.
플래시 메모리의 한 적용예는 고체 "디스크" 영역내에 있다. 고체 디스크는 플래시 메모리와 같이 종래 컴퓨터 디스크 저장 디바이스에 필적하는 비휘발성 메모리를 사용한다. 전형적으로, 디스크 섹터는 플래시 메모리 셀의 블록으로 물리적 또는 논리적으로 맵핑된다. 오직 하나의 기록 사이클만이 종래 저장 시스템에서 각각의 삭제 사이클에 대하여 가능하기 때문에, 셀에 대한 이전 기록을 "삭제"하는 방법은 이러한 셀들이 데이터 저장을 다시 할 수 있도록 하기 위해서 필요하다. 전형적으로, 블록내의 유효 데이터는 다른 블록 위치로 갱신된 데이터와 함께 복사된다. 그러면 이전 블록 위치는 삭제용으로 표시된다. 삭제 과정은 전체 블록을 삭제하고 다시 저장용으로 사용가능한 블록을 만든다.
종래의 기술인 셀상에서 각각의 삭제에 대하여 한번 기록하는 방법의 하나의 단점은 요구되는 에너지 소비가 상당하다는 것이다. 저장된 데이터가 자주 수정되어야 하는 응용예에서는, 상당한 에너지량이 새로운 위치로 유효 데이터를 이동시키고 정보가 이미 저장되어 있는 블록을 삭제시키는데 소비된다.
셀을 재프로그래밍 하기 위해 삭제 단계를 수행하는 또다른 단점은 전형적으로 삭제 과정이 프로그래밍 과정보다 현저히 오래 걸린다는 것이다.
각각 프로그래밍 사이클에 대하여 한번 삭제하는 방법의 또다른 단점은 신뢰도가 떨어지는 사이클링 에러이다. 플래시 메모리 셀들은 각각의 프로그램/삭제사이클마다 저하된다.
본 발명의 개요 및 목적
공지된 시스템 및 방법의 한계 때문에, 본 발명의 일 목적은 삭제 동작을 실행하지 않고도 비휘발성 메모리 셀에 다중 교체 기록을 수행하는 방법을 제공하는 것이다. 이 방법은 비휘발성 메모리 셀의 제1 레벨에서 제1 비트를 저장하는 단계와, 비휘발성 메모리 셀의 제2 레벨에서 제2 비트를 저장하는 단계를 포함한다.
또다른 목적은 비휘발성 메모리 셀을 판독하는 방법을 제공하는 것이다. 이 방법은 레벨 지시기를 재호출하는 단계와 그후 셀의 상태를 결정하기 위해 레벨 지시기에 의해 표시된 레벨에서 셀을 감지하는 단계를 포함한다.
게다가, 비휘발성 메모리상에서 삭제 동작을 지연시키는 방법이 제공된다. 삭제 동작은 레벨 지시기를 증가시켜 지연되고, 여기서 레벨 지시기는 기록될 비휘발성 메모리 셀의 다음 레벨을 표시한다.
백필(backfill) 기술은 비휘발성 메모리 셀의 주어진 레벨에서 일관된 프로그래밍 시간을 보장하는 방법으로서 소개된다.
다른 목적, 태양, 및 장점은 다음의 상세한 설명 및 첨부된 도면에서 명백해질 것이다.
본 발명은 메모리 회로 분야에 관한 것이다. 특히, 본 발명은 전기적으로 프로그램 가능한 비휘발성 메모리에서 삭제 동작없이 복수회 기록 동작을 수행하는 것에 관한 것이다.
본 발명은 예시적으로 설명되어 있으나, 첨부된 도면의 구성에 한정되지 않으며, 도면에서 유사한 부재번호는 유사한 부재를 나타낸다.
도 1은 멀티-레벨 메모리 셀의 블록에 대한 삭제 상태의 일 실시예를 설명한다.
도 2는 멀티-레벨 메모리 셀의 블록내에 레벨 프로그래밍을 설명한다.
도 3은 멀티-레벨 메모리 셀의 블록내에 또다른 레벨 프로그래밍을 설명한다.
도 4는 "백필" 기술을 사용한 멀티-레벨 메모리 셀의 레벨 프로그래밍을 설명한다.
멀티-레벨 셀을 단일 비트 저장 디바이스로서 사용하여, 단일 비트는 삭제 전에 여러번 기록될 수 있다. n-레벨 멀티-레벨 플래시 메모리 셀인 것을 고려하면, 그 플래시 메모리 셀은 n개의 특정 레벨까지 가질수 있다. 하나의 레벨은 삭제 상태용으로 보존될 것이다. 나머지 n-1 레벨들은 프로그래밍용으로 사용가능하다.
삭제 동작동안 전하는 플래시 메모리 셀의 플로팅 게이트로부터 제거된다. 프로그래밍 동작동안 전하는 플래시 메모리 셀의 플로팅 게이트상에 배치될 수 있다. 프로그램 또는 삭제 상태는 프로그램 또는 삭제 동작과 대비된다. 프로그램(즉,플로팅 게이트상에 전하를 배치하는) 상태의 종래 바이너리 플래시 셀은 논리 0과 전형적으로 관련되고 삭제(즉, 플로팅 게이트로부터 전하를 제거하는)상태는 보통 논리 1과 관련된다. 삭제 동작은 플로팅 게이트로부터 전하를 방출하는 과정이다. 삭제 동작동안, 플로팅 게이트상에 주어진 드레숄드를 초과하는 어떤 전하는 플로팅 게이트상의 전하 레벨이 삭제 동작후 드레숄드 레벨 이하를 보장하기 위해유출되어버린다. 그러나 프로그래밍 동작은 저장되는 값에 따라 플로팅 게이트상에 전하를 배치하거나 배치하지 않는다. 종래 바이너리 플래시 셀은 항상 (즉, 플로팅 게이트상에 배치된 전하를 가진) 0으로 프로그램될 수 있다. 그러나, 0으로 프로그램된 후, 삭제 동작은 종래 바이너리 셀이 다시 1을 저장하기 전에 실행되어야 한다.
멀티-레벨 셀에서, 전하 레벨을 선택하여 단일 멀티-비트값을 저장하는 대신에, 단일 비트는 주어진 레벨에 저장될 수 있다. 달리 말하면, 멀티-레벨 메모리 셀로 복수회 교체하는 기록(multiple superseding writes)은 n-레벨의 멀티-레벨 메모리 셀중 제1 레벨에서 제1 비트를 저장(또는 기록)하고 그후 멀티-레벨 메모리 셀의 제2 레벨에서 제2 비트를 저장하는 단계를 수행하여 이루어진다. 제1 값은 제2 레벨에 제2 비트를 저장하여 중복기록된다. 필수적으로, 이것은 삭제 동작이 요구되기전에 멀티-레벨 셀로 복수회 기록을 허용한다.
주어진 셀에 저장된 값을 결정하기 위하여, 기록되는 최종 레벨이 무엇이었는지를 인식하는 것이 필요하다. 이것은 트래킹 메카니즘이 전류 레벨(또는 사용하기에 적당한 기준 전압)을 계속 추적하는데 필요하다. 이 메카니즘은 상태 머신, 메모리, 또는 카운터를 포함할 수 있다. 트래킹이 (즉, 셀단위, 블록단위, 블록 그룹단위 또는 디바이스 레벨 단위로)수행되는 정도를 트래킹 리솔루션(tracking resolution)이라고 한다. 일 실시예에서, 트래킹 메카니즘은 셀단위로 수행된다. 그러나, 셀단위의 트래킹은 트래킹 메카니즘을 수행하는데 있어서 실질적인 고려사항 때문에 비효율적이 될 수 있다. 게다가, 블록내의 하나의플래시 셀을 삭제하기 위하여는 블록내의 모든 플래시셀들이 삭제되어야 하기 때문에, 블록 또는 디바이스 레벨에서 가장 효율적으로 트래킹이 이루어진다. 그러므로, 대체가능한 실시예는 블록, 다중 셀, 또는 디바이스 레벨 트래킹 리솔루션을 사용한다. 복수회 셀 트래킹은, 예를 들어, 고체 디스크 분야에서 사용할 수 있으며, 디스크 섹터들은 셀들의 블록내에 셀의 서브세트로서 물리적으로 배열된 다수의 셀로 논리적으로 맵팽된다.
도 1 내지 3은 4개의 4레벨 셀로 복수회 기록된 결과를 예시한다. 도 1은 삭제된 멀티-레벨 셀의 그룹(110, 120, 130, 및 140)을 예시한다. 도 2는 셀에 시퀀스 "0101" 기록을 예시한다. 도 3은 "0110"을 차례로 기록하는 것을 예시한다. (원내에 채워진 것은 플로팅 게이트상에 배치된 전하를 표시하고 플로팅 게이트상의 전하 배치는 논리"0"와 연결된다.) 이러한 구조는 분리 범위를 예시하는 것은 아니지만, 도 1을 다시 참조하면, 상기 기준 전압은 분할선(160, 162, 및 164)에 대응하고 셀(110,120,130, 및 140)에 저장된 값을 결정하는데 사용된다. 제1 레벨(150)은 삭제 상태를 나타낸다. 빈 원(즉,170)은, 플로팅 게이트가 드레숄드 분할 레벨(1 및 2)을 초과할 정도로 충분한 전하를 포함하지 않는다는 것을 표시한다. 셀(140)이 감지되고 그 결과가 분할선(160)에 대응하는 기준 전압에 비교될 때, 셀(140)은, 분할선(160)에 의해 설정된 드레숄드를 초과하는데 불충분한 전하가 있기 때문에, 삭제(즉, 레벨 1에서 "1"을 저장)되도록 결정될 것이다. 실제로, 전하 레벨이 분할선(160)의 드레숄드를 초과하지 않는 한, 전하는 레벨1에 존재(즉, 원이 채워지거나 부분적으로 채워진 원이 나타난다)할 수 있다.
도 2는 (셀(210)에서 시작하여 좌에서 우로 바라볼 때)"0101"을 이전에 삭제된 셀에 저장하는 것을 설명한다. 주어진 레벨에서 "채워진 원" 또는 도트(dot)는 해당 셀에 대한 플로팅 게이트가 해당 레벨로 충전된 것을 표시한다는 것을 의미한다. 예를 들면, 레벨2에서 도트(270)는 셀(210)의 플로팅 게이트가 그곳에 배치된 충분한 전하를 가지고 있다는 것을 의미하고, 따라서 260에 대응하는 기준 전압이 사용될 때, 셀은 레벨2에 "1"을 삭제 또는 저장하는 것과는 반대로 레벨2에 "0"을 저장하는 것으로 간주될 것이다. 즉, 도트(270)는, 셀(210)로부터 측정된 어떠한 전압도 분할선(260)에 대응하는 기준 전압의 드레숄드 이상이 될 것이라는 것을 의미한다.
레벨2에 도트(270)에 의해 표시된 0을 저장하기 위하여, 플로팅 게이트의 전하량은 레벨1에 설정된 드레숄드를 초과하게 될 것이다. (도 1에서 빈 원(180)에 대응하는)도트(280)는, 도 1에 설명된 바와 같이 그것이 이미 빈 원이었다면 채워진 원이 될 것이다.
도 3은 이미 "0101"을 저장하고 있는 셀의 그룹에 "0110"을 저장한다는 것을 설명하고 있다. 셀(310)의플로팅 게이트는 자신에게 배치된 전하를 계속 가지고 있으며 셀(320)의 플로팅 게이트는 아직 자신에게 배치된 아무런 전하도 가지고 있지 않다는 것에 유념한다. 이 실시예에서, 셀(330)은 플로팅게이트에 어떠한 전하도 추가적으로 배치할 필요가 없다. 그러나, 셀(340)의 플로팅 게이트는 레벨1(350) 및 레벨2(352)를 통해 자신을 끌어올리기 위해 자신에게 배치되는 전하를 충분히 가지고 있어야만 한다. 셀(340)은 플로팅 게이트상에 이미 상당한 양의어떠한 전하도 가지고 있지 않았기 때문에, 적당한 전하량을 플로팅 게이트에 부가하기 위해서는 더많은 양의 시간과 에너지가 필요하게 될 것이다. 이 시점에 레벨 3 (354)이 사용되고 있으면, 레벨 지시기는 적절한 분할선(즉, 기준 전압)이 현재 사용되도록 설정되어야 한다.
모든 기준 전압들은 상기 언급된 바와 같은 종래 방식으로 사용된 멀티-레벨 셀에 저장된 멀티-비트값을 결정하는데 사용된다. 그러나, 이 경우에, 레벨 지시기에 의해 표시된 전류 레벨은 하나의 기준 전압이 사용되어야 한다는 것을 표시한다.
레벨 4는 사용되지 않았으므로 기록용으로 사용가능하다. 그래서, n-레벨의 멀티-레벨 셀에 대하여 n-1 기록까지 삭제 동작 전에 수행될 수 있다. 멀티 레벨 메모리 셀은 다음과 같이 삭제 동작을 수행하기 전에 한번이상 기록될 수 있다: 먼저, 제1 비트가 n-레벨인 멀티-레벨 메모리 셀의 제1 레벨에 저장된다. 셀을 판독할 때 사용할 적당한 기준 전압을 알기 위하여, 레벨 지시기는 제1 레벨을 표시하도록 설정되어야 한다. 두 번째, 교체하는 비트가 셀에 기록되어 질 때, 제2 비트는 n-레벨 메모리 셀의 제2 레벨에 저장된다. 레벨 지시기는 이때 셀이 제2 레벨을 사용중임을 표시하기 위해 갱신된다. 멀티-레벨 메로리 셀은 가상으로 삭제(pseudo-erased)될 수 있으며 레벨 지시기를 증가시켜 값을 저장하는 데 사용가능하여 레벨 지시기는 기록되는 멀티-레벨 셀의 다음 셀을 표시한다. 이러한 과정은 실제 삭제 요구전에 n-1 레벨까지 실행될 수 있다.
멀티-레벨 메모리 셀의 삭제 실행 전에 복수회 기록의 일 실시분야로서 고체디스크를 생각할 수 있다. 비록 플래시 셀은 한번에 프로그램 되더라도, 플래시 셀은 전형적으로 한번에 일블록씩 삭제될 수 있다. 종래 바이너리 셀은 아무때나 논리 0으로 각각 프로그램 될 수 있지만, 셀이 한번 논리 0으로 프로그램되면 논리 1을 저장하기 위해 삭제되어야 한다. 그래서 만약 블록내에 바이너리 셀과 관련된 비트가 0 에서 1까지 변해야 한다면, 전체 블록은 그 셀이 1로 다시 저장될 수 있기 전에 삭제되어야만 한다.
일 실시예에서, "유효" 정보와 갱신 정보는 플래시 메모리의 빈 영역내에 복사된다. 과거의 블록 위치는 삭제용으로 표시되므로 그것의 저장 공간은 삭제될 수 있고 미래에 저장용으로 비워지게 된다. 이것은 삭제 과정을 지연시켜서 고체 디스크의 효율을 향상시킨다.
삭제 동작은 프로그래밍 동작보다 더 많은 시간과 더 많은 에너지를 필요로 한다. 둘중 어느 한 동작의 실행 시간을 감소시켜 시스템의 효율을 향상시킬 수 있다. 만약, 멀티-레벨 셀들이 종래 바이너리 셀 대신에 사용된다면, 가상 삭제 동작은 관련된 셀의 블록에 대한 레벨 지시기를 증가시켜 간단히 이루어질 수 있다. 비록 진정한 삭제가 이루어지지 않았더라도, 이러한 기술은 블록이 n-레벨의 멀티-레벨 셀의 블록에 대하여 n-1번 기록된 후까지 삭제 동작을 지연시킬 수 있다. 이 기술은 에너지와 삭제 시간을 절약하기 위한 잠재력을 가지고 있다. 실제 삭제가 발생되지 않았기 때문에, 정상적인 삭제 동작동안 소비된 에너지는 메모리 셀의 블록에 대한 레벨 지시기를 증가시키는데 필요한 양을 제외하고 보존된다. 오직 필요한 시간은 블록에 대하여 레벨 지시기를 증가시키는데 필요한 것 뿐이다.이 기술을 사용하여 에너지와 시간을 절약할 수 있으므로 고체 디스크 효율을 향상시키는 잠재력을 가지고 있다.
시스템 효율을 향상시키는 부가 기술은 "백필"이다. 이 기술은, 제 q 레벨의 셀에서 "0"으로 비트를 프로그래밍하는 것은 이전에 저장된 비트가 "1" 또는 "0"이었는 지에 따라 상이한 시간이 걸린다는 것을 인식한다. 즉, 특정 레벨에서 셀을 프로그램하는데 걸리는 시간은 플로팅 게이트상에 이미 존재하는 전하량과 직접적으로 관계가 있다는 것이다.
도 4는 백필 기술을 사용하는 도 3의 대체예를 설명한다. 도 3에서 레벨 3에 기록함에 있어서, 셀(320)은 세 개의 "1"이 셀에 기록되었다는 사실로 인하여 플로팅 게이트상에는 실제로 전하를 가지고 있지 않다. 만약 "0"이 레벨 4에 기록되면, 셀(310)의 플로팅 게이트상에 기존의 전하량 때문에 셀(310)을 "0"으로 프로그램하는데 필요한 시간보다 셀(320)을 "0"으로 프로그램하는데 필요한 시간이 더 많을 것이다. 따라서 프로그래밍 동작은 멀티-레벨 셀에 이미 저장된 값에 민감하다. 그러나, 도 4는 도 3에 저장된 값과 동일한 레벨 3에 저장된 값을 설명한다. 다음 레벨로 진행하기 전에 이전의 제1 및 제2 레벨은 "0"으로 바로 프로그램된다는 것이 차이점이다. 도 3의 370은 빈 원이고 도 4의 470은 채워진 원이고, 레벨 3에 저장된 값은 양 도면 모두 동일하다. 백필 기술은, 어느 레벨에서도 셀을 "0"으로 프로그래밍한다는 것은 동일한 시간이 걸린다는 것을 보장한다. 이 기술은, 레벨 지시기가 증가될 때마다 플로팅 게이트로 전하를 부가하는데 시간과 에너지를 필요로 한다는 단점을 가지고 있다. 그러나, 이 기술을 사용하는 장점은, 실질적으로 멀티-레벨 셀에 저장된 현재값과는 독립하여 점차적으로 더높은 레벨에서 일정한 프로그래밍 시간을 포함한다는 것이다. 도 1로 돌아가서, 백필 기술과 일관되게 네 개 셀의 플로팅 게이트는 드레숄드(160)까지 (초과하지 않고)충전될 수 있다. 따라서 170 및 180과 다른 원들은 전하의 존재를 표시하기 위해 채워질 수 있다. 레벨 1은 계속 삭제된 상태를 표시하고 있지만, 레벨 2의 프로그래밍은 플로팅 게이트의 기존 전하량 때문에 더 적은 시간을 필요로 할 것이다.
플래시 메모리가 비록 상기 예에서 사용되더라도, 이 기술은, 실제 프로그래밍 동작동안 연속적인 전하의 저장과 전하의 연속적인 변화량(즉, 양전하 또는 음전하로의 변화)을 감지하는데 어떠한 비휘발성 메모리에도 적용가능하다. 그러한 메모리들의 예로서 상기 언급된, 비-멀티 레벨 플래시 메모리 셀(non-MLC flash), EEPROM, EPROM, ROM, 및 다중 플래시(MLC flash)셀들을 포함한다.
상기 상세한 설명에서, 본 발명은 예시적인 특정 실시예를 기준으로 설명된다. 청구범위에 개시된 본 발명의 개념 및 범위를 벗어남이 없이 다양한 개량 및 수정을 할 수 있다. 따라서 명세서와 도면들은 한정적인 것 보다는 예시적인 것으로 간주할 수 있다.

Claims (21)

  1. 메모리 기록방법에 있어서,
    비휘발성 메모리셀의 제 1 기준 드레숄드와 관련된 제 1 레벨로 제 1 비트를 저장하는 단계; 및
    상기 메모리셀을 삭제함이 없이, 메모리셀의 제 2 기준 드레숄드와 관련된 제 2 레벨로 교체용 제 2 비트를 저장하는 단계;를 포함하는 것을 특징으로 하는 메모리 기록 방법.
  2. 제 1 항에 있어서, 상기 비휘발성 메모리 셀은 멀티-레벨 메모리 셀인 것을 특징으로 하는 메모리 기록 방법.
  3. 제 1 항에 있어서, 상기 비휘발성 메모리 셀은 플래시 메모리 셀인 것을 특징으로 하는 메모리 기록 방법.
  4. 제 1 항에 있어서, 상기 제 2 비트를 저장하는 단계 이전에, 상기 비휘발성 메모리셀을 제 1 기준 드레숄드로 프로그래밍하는 단계를 더 포함하는 것을 특징으로 하는 메모리 기록 방법.
  5. 제 4 항에 있어서, 상기 비휘발성 메모리 셀은 멀티-레벨 메모리 셀인 것을특징으로 하는 메모리 기록 방법.
  6. 제 4 항에 있어서, 상기 비휘발성 메모리 셀은 플래시 메모리 셀인 것을 특징으로 하는 메모리 기록 방법.
  7. 메모리 기록 방법에 있어서,
    n-레벨의 비휘발성 멀티-레벨 메모리셀의 제 1 기준 드레숄드와 관련된 제 1 레벨로 제 1 비트를 저장하는 단계;
    상기 제 1 기준 드레숄드를 지시하도록 레벨 지시기를 설정하는 단계;
    상기 메모리셀을 삭제함이 없이, 상기 멀티-레벨 메모리셀의 제 2 기준 드레숄드와 관련된 제 2 레벨로 교체용 제 2 비트를 저장하는 단계; 및
    상기 제 2 기준 드레숄드를 지시하도록 상기 레벨 지시기를 설정하는 단계;를 포함하는 것을 특징으로 하는 메모리 기록 방법.
  8. 제 7 항에 있어서, 상기 비휘발성 메모리 셀은 멀티-레벨 메모리 셀인 것을 특징으로 하는 메모리 기록 방법.
  9. 제 7 항에 있어서, 상기 비휘발성 메모리 셀은 플래시 메모리 셀인 것을 특징으로 하는 메모리 기록 방법.
  10. 제 7 항에 있어서, 제 2 후속 비트를 저장하는 단계이전에, 상기 비휘발성 메모리셀을 상기 제 1 기준 드레숄드로 프로그래밍하는 단계를 더 포함하는 것을 특징으로 하는 메모리 기록 방법.
  11. 제 10 항에 있어서, 상기 비휘발성 메모리 셀은 멀티-레벨 메모리 셀인 것을 특징으로 하는 메모리 기록 방법.
  12. 제 10 항에 있어서, 상기 비휘발성 메모리 셀은 플래시 메모리 셀인 것을 특징으로 하는 메모리 기록 방법.
  13. 비휘발성 메모리 판독방법에 있어서,
    레벨 지시기에 따라, 복수의 레벨을 가진 비휘발성 메모리셀의 현재의 기준 드레숄드를 선택하는 단계; 및
    저장값을 결정하기 위해 현재의 기준 드레숄드에서만 비휘발성 메모리셀을 센싱하는 단계;를 포함하는 것을 특징으로 하는 비휘발성 메모리셀 판독 방법.
  14. 제 13 항에 있어서, 상기 비휘발성 메모리 셀은 멀티-레벨 메모리 셀인 것을 특징으로 하는 비휘발성 메모리셀 판독 방법.
  15. 제 13 항에 있어서, 상기 비휘발성 메모리 셀은 플래시 메모리 셀인 것을 특징으로 하는 비휘발성 메모리셀 판독 방법.
  16. 복수의 레벨을 가진 비휘발성 메모리셀의 가상-삭제 방법에 있어서, 판독 및 기록 동작 중 하나에 사용되어야 할 상기 비휘발성 메모리셀의 다음 기준 드레숄드를 지시하도록 레벨 지시기를 조절하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리셀의 가상-삭제방법.
  17. 제 16 항에 있어서, 상기 비휘발성 메모리 셀은 멀티-레벨 메모리 셀인 것을 특징으로 하는 비휘발성 메모리셀의 가상-삭제방법.
  18. 제 16 항에 있어서, 상기 비휘발성 메모리 셀은 플래시 메모리 셀인 것을 특징으로 하는 비휘발성 메모리셀의 가상-삭제방법.
  19. 제 16 항에 있어서, 상기 레벨 지시기를 증가시키는 단계 이전에, 상기 비휘발성 메모리셀을 현재의 기준 드레숄드로 프로그래밍 하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리셀의 가상-삭제방법.
  20. 제 19 항에 있어서, 상기 비휘발성 메모리 셀은 멀티-레벨 메모리 셀인 것을 특징으로 하는 비휘발성 메모리셀의 가상-삭제방법.
  21. 제 19 항에 있어서, 상기 비휘발성 메모리 셀은 플래시 메모리 셀인 것을 특징으로 하는 비휘발성 메모리셀의 가상-삭제방법.
KR1019980702309A 1995-09-29 1996-09-24 비휘발성메모리의일회삭제당복수회기록방법 KR100300438B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US8/537132 1995-09-29
US08/537,132 US5815434A (en) 1995-09-29 1995-09-29 Multiple writes per a single erase for a nonvolatile memory
US08/537132 1995-09-29
PCT/US1996/015258 WO1997012367A1 (en) 1995-09-29 1996-09-24 Multiple writes per a single erase for a nonvolatile memory

Publications (2)

Publication Number Publication Date
KR19990063839A KR19990063839A (ko) 1999-07-26
KR100300438B1 true KR100300438B1 (ko) 2001-09-06

Family

ID=24141356

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019980702309A KR100300438B1 (ko) 1995-09-29 1996-09-24 비휘발성메모리의일회삭제당복수회기록방법
KR1019980702312A KR100297465B1 (ko) 1995-09-29 1996-09-24 비휘발성메모리의일회삭제당복수회기록방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019980702312A KR100297465B1 (ko) 1995-09-29 1996-09-24 비휘발성메모리의일회삭제당복수회기록방법

Country Status (10)

Country Link
US (2) US5815434A (ko)
EP (1) EP0880782B1 (ko)
KR (2) KR100300438B1 (ko)
CN (1) CN1198241A (ko)
AU (1) AU7165596A (ko)
DE (1) DE69625520T2 (ko)
HK (1) HK1016737A1 (ko)
IL (1) IL123687A (ko)
TW (2) TW366495B (ko)
WO (1) WO1997012367A1 (ko)

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
JPH1125681A (ja) * 1997-06-27 1999-01-29 Nec Corp 不揮発性半導体記憶装置
US6260103B1 (en) * 1998-01-05 2001-07-10 Intel Corporation Read-while-write memory including fewer verify sense amplifiers than read sense amplifiers
US6088264A (en) * 1998-01-05 2000-07-11 Intel Corporation Flash memory partitioning for read-while-write operation
US6182189B1 (en) 1998-01-05 2001-01-30 Intel Corporation Method and apparatus for placing a memory in a read-while-write mode
JP3578661B2 (ja) * 1999-05-07 2004-10-20 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置
US7702831B2 (en) * 2000-01-06 2010-04-20 Super Talent Electronics, Inc. Flash memory controller for electronic data flash card
US7690031B2 (en) * 2000-01-06 2010-03-30 Super Talent Electronics, Inc. Managing bad blocks in flash memory for electronic data flash card
EP1215679B1 (en) * 2000-12-15 2004-03-03 STMicroelectronics S.r.l. Programming method for a multilevel memory cell
DE60102203D1 (de) 2000-12-15 2004-04-08 St Microelectronics Srl Programmierverfahren für eine Mehrpegelspeicherzelle
SG111919A1 (en) * 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
US6836432B1 (en) * 2002-02-11 2004-12-28 Advanced Micro Devices, Inc. Partial page programming of multi level flash
US6747893B2 (en) 2002-03-14 2004-06-08 Intel Corporation Storing data in non-volatile memory devices
JP2003280979A (ja) * 2002-03-20 2003-10-03 Toshiba Corp 情報記憶装置
US6781877B2 (en) * 2002-09-06 2004-08-24 Sandisk Corporation Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells
US7716413B2 (en) * 2004-02-15 2010-05-11 Sandisk Il Ltd. Method of making a multi-bit-cell flash memory
US8019928B2 (en) * 2004-02-15 2011-09-13 Sandisk Il Ltd. Method of managing a multi-bit-cell flash memory
US7565596B2 (en) 2005-09-09 2009-07-21 Searete Llc Data recovery systems
US20110181981A1 (en) * 2005-05-09 2011-07-28 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Method and system for rotational control of data storage devices
US8462605B2 (en) * 2005-05-09 2013-06-11 The Invention Science Fund I, Llc Method of manufacturing a limited use data storing device
US7916592B2 (en) * 2005-05-09 2011-03-29 The Invention Science Fund I, Llc Fluid mediated disk activation and deactivation mechanisms
US7748012B2 (en) * 2005-05-09 2010-06-29 Searete Llc Method of manufacturing a limited use data storing device
US7596073B2 (en) 2005-05-09 2009-09-29 Searete Llc Method and system for fluid mediated disk activation and deactivation
US7668069B2 (en) * 2005-05-09 2010-02-23 Searete Llc Limited use memory device with associated information
US9396752B2 (en) 2005-08-05 2016-07-19 Searete Llc Memory device activation and deactivation
US8121016B2 (en) 2005-05-09 2012-02-21 The Invention Science Fund I, Llc Rotation responsive disk activation and deactivation mechanisms
US7694316B2 (en) * 2005-05-09 2010-04-06 The Invention Science Fund I, Llc Fluid mediated disk activation and deactivation mechanisms
US7668068B2 (en) 2005-06-09 2010-02-23 Searete Llc Rotation responsive disk activation and deactivation mechanisms
US7907486B2 (en) * 2006-06-20 2011-03-15 The Invention Science Fund I, Llc Rotation responsive disk activation and deactivation mechanisms
US7916615B2 (en) 2005-06-09 2011-03-29 The Invention Science Fund I, Llc Method and system for rotational control of data storage devices
US8159925B2 (en) 2005-08-05 2012-04-17 The Invention Science Fund I, Llc Limited use memory device with associated information
US8220014B2 (en) * 2005-05-09 2012-07-10 The Invention Science Fund I, Llc Modifiable memory devices having limited expected lifetime
US8218262B2 (en) * 2005-05-09 2012-07-10 The Invention Science Fund I, Llc Method of manufacturing a limited use data storing device including structured data and primary and secondary read-support information
US7770028B2 (en) * 2005-09-09 2010-08-03 Invention Science Fund 1, Llc Limited use data storing device
US8099608B2 (en) 2005-05-09 2012-01-17 The Invention Science Fund I, Llc Limited use data storing device
US8140745B2 (en) 2005-09-09 2012-03-20 The Invention Science Fund I, Llc Data retrieval methods
US20070061499A1 (en) * 2005-09-09 2007-03-15 Rudelic John C Methods and apparatus for providing a virtual flash device
US8432777B2 (en) * 2006-06-19 2013-04-30 The Invention Science Fund I, Llc Method and system for fluid mediated disk activation and deactivation
US8264928B2 (en) * 2006-06-19 2012-09-11 The Invention Science Fund I, Llc Method and system for fluid mediated disk activation and deactivation
US7850468B2 (en) 2007-06-28 2010-12-14 Super Talent Electronics, Inc. Lipstick-type USB device
US8116083B2 (en) * 2007-12-04 2012-02-14 Super Talent Electronics, Inc. Lipstick-type USB device with tubular housing
DE102007059142B3 (de) * 2007-12-07 2008-10-30 Giesecke & Devrient Gmbh Verfahren zum Speichern eines Datums in einer Speichereinrichtung und Speichereinrichtung
US20090150894A1 (en) * 2007-12-10 2009-06-11 Ming Huang Nonvolatile memory (NVM) based solid-state disk (SSD) system for scaling and quality of service (QoS) by parallelizing command execution
US8245101B2 (en) 2007-12-27 2012-08-14 Sandisk Enterprise Ip Llc Patrol function used in flash storage controller to detect data errors
US8111548B2 (en) * 2008-07-21 2012-02-07 Sandisk Technologies Inc. Programming non-volatile storage using binary and multi-state programming processes
KR101544607B1 (ko) * 2008-10-28 2015-08-17 삼성전자주식회사 메모리 장치 및 그 프로그램 방법
KR101625641B1 (ko) 2010-04-08 2016-05-30 삼성전자주식회사 비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 장치들
US9070453B2 (en) 2010-04-15 2015-06-30 Ramot At Tel Aviv University Ltd. Multiple programming of flash memory without erase
US8917559B2 (en) * 2012-04-04 2014-12-23 Sandisk Technologies Inc. Multiple write operations without intervening erase
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9239751B1 (en) 2012-12-27 2016-01-19 Sandisk Enterprise Ip Llc Compressing data from multiple reads for error control management in memory systems
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
US9026757B2 (en) 2013-01-25 2015-05-05 Sandisk Technologies Inc. Non-volatile memory programming data preservation
US8913428B2 (en) 2013-01-25 2014-12-16 Sandisk Technologies Inc. Programming non-volatile storage system with multiple memory die
US9117530B2 (en) 2013-03-14 2015-08-25 Sandisk Technologies Inc. Preserving data from adjacent word lines while programming binary non-volatile storage elements
US9236886B1 (en) 2013-03-15 2016-01-12 Sandisk Enterprise Ip Llc Universal and reconfigurable QC-LDPC encoder
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
US9244763B1 (en) 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information
US9159437B2 (en) 2013-06-11 2015-10-13 Sandisk Enterprise IP LLC. Device and method for resolving an LM flag issue
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9384126B1 (en) 2013-07-25 2016-07-05 Sandisk Technologies Inc. Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US9009568B2 (en) 2013-08-09 2015-04-14 Sandisk Technologies Inc. Sensing parameter management in non-volatile memory storage system to compensate for broken word lines
US9235509B1 (en) 2013-08-26 2016-01-12 Sandisk Enterprise Ip Llc Write amplification reduction by delaying read access to data written during garbage collection
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9298608B2 (en) 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
US9263156B2 (en) 2013-11-07 2016-02-16 Sandisk Enterprise Ip Llc System and method for adjusting trip points within a storage device
US9244785B2 (en) 2013-11-13 2016-01-26 Sandisk Enterprise Ip Llc Simulated power failure and data hardening
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9390814B2 (en) 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
US9443601B2 (en) 2014-09-08 2016-09-13 Sandisk Technologies Llc Holdup capacitor energy harvesting
KR20160052278A (ko) * 2014-11-04 2016-05-12 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9734912B2 (en) * 2015-11-25 2017-08-15 Macronix International Co., Ltd. Reprogramming single bit memory cells without intervening erasure
US9818476B1 (en) 2016-07-25 2017-11-14 Samsung Electronics Co., Ltd. Reprogram without erase using capacity in multi-level NAND cells
US9627049B1 (en) 2016-07-25 2017-04-18 Samsung Electronics Co., Ltd. Reprogram without erase using capacity in multi-level NAND cells
US9947389B1 (en) * 2016-11-30 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Single ended memory device
US10360973B2 (en) * 2016-12-23 2019-07-23 Western Digital Technologies, Inc. Data mapping enabling fast read multi-level 3D NAND to improve lifetime capacity
US10261897B2 (en) 2017-01-20 2019-04-16 Samsung Electronics Co., Ltd. Tail latency aware foreground garbage collection algorithm
CN110211622A (zh) * 2019-06-14 2019-09-06 山东大学 提高多值nand闪存存储器数据存储总量的数据擦写方法
US11482292B1 (en) 2021-06-23 2022-10-25 Western Digital Technologies, Inc. Non-volatile storage with processive writes

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163021A (en) * 1989-04-13 1992-11-10 Sundisk Corporation Multi-state EEprom read and write circuits and techniques

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4202044A (en) * 1978-06-13 1980-05-06 International Business Machines Corporation Quaternary FET read only memory
US4287570A (en) * 1979-06-01 1981-09-01 Intel Corporation Multiple bit read-only memory cell and its sense amplifier
US4415992A (en) * 1981-02-25 1983-11-15 Motorola, Inc. Memory system having memory cells capable of storing more than two states
US4388702A (en) * 1981-08-21 1983-06-14 Mostek Corporation Multi-bit read only memory circuit
JPS5949022A (ja) * 1982-09-13 1984-03-21 Toshiba Corp 多値論理回路
JPS6013398A (ja) * 1983-07-04 1985-01-23 Hitachi Ltd 半導体多値記憶装置
DE3472502D1 (en) * 1983-09-16 1988-08-04 Fujitsu Ltd Plural-bit-per-cell read-only memory
US4771404A (en) * 1984-09-05 1988-09-13 Nippon Telegraph And Telephone Corporation Memory device employing multilevel storage circuits
KR900002664B1 (ko) * 1985-08-16 1990-04-21 가부시끼가이샤 히다찌세이사꾸쇼 시리얼 데이터 기억 반도체 메모리
US5012448A (en) * 1985-12-13 1991-04-30 Ricoh Company, Ltd. Sense amplifier for a ROM having a multilevel memory cell
FR2630573B1 (fr) * 1988-04-26 1990-07-13 Sgs Thomson Microelectronics Memoire programmable electriquement avec plusieurs bits d'information par cellule
US5043940A (en) * 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
US5293560A (en) * 1988-06-08 1994-03-08 Eliyahou Harari Multi-state flash EEPROM system using incremental programing and erasing methods
JPH07105146B2 (ja) * 1988-07-29 1995-11-13 三菱電機株式会社 不揮発性記憶装置
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
EP1031992B1 (en) * 1989-04-13 2006-06-21 SanDisk Corporation Flash EEPROM system
JP2573416B2 (ja) * 1990-11-28 1997-01-22 株式会社東芝 半導体記憶装置
KR0169267B1 (ko) * 1993-09-21 1999-02-01 사토 후미오 불휘발성 반도체 기억장치
US5422845A (en) * 1993-09-30 1995-06-06 Intel Corporation Method and device for improved programming threshold voltage distribution in electrically programmable read only memory array
JP3205658B2 (ja) * 1993-12-28 2001-09-04 新日本製鐵株式会社 半導体記憶装置の読み出し方法
US5440505A (en) * 1994-01-21 1995-08-08 Intel Corporation Method and circuitry for storing discrete amounts of charge in a single memory element
US5497119A (en) * 1994-06-01 1996-03-05 Intel Corporation High precision voltage regulation circuit for programming multilevel flash memory
US5539690A (en) * 1994-06-02 1996-07-23 Intel Corporation Write verify schemes for flash memory with multilevel cells
US5450363A (en) * 1994-06-02 1995-09-12 Intel Corporation Gray coding for a multilevel cell memory system
US5515317A (en) * 1994-06-02 1996-05-07 Intel Corporation Addressing modes for a dynamic single bit per cell to multiple bit per cell memory
US5487033A (en) * 1994-06-28 1996-01-23 Intel Corporation Structure and method for low current programming of flash EEPROMS
US5594691A (en) * 1995-02-15 1997-01-14 Intel Corporation Address transition detection sensing interface for flash memory having multi-bit cells

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163021A (en) * 1989-04-13 1992-11-10 Sundisk Corporation Multi-state EEprom read and write circuits and techniques

Also Published As

Publication number Publication date
US5936884A (en) 1999-08-10
TW310433B (en) 1997-07-11
KR100297465B1 (ko) 2001-08-07
WO1997012367A1 (en) 1997-04-03
IL123687A (en) 2003-05-29
KR19990063842A (ko) 1999-07-26
CN1198241A (zh) 1998-11-04
HK1016737A1 (en) 1999-11-05
EP0880782B1 (en) 2002-12-18
KR19990063839A (ko) 1999-07-26
DE69625520T2 (de) 2003-11-20
IL123687A0 (en) 1998-10-30
TW366495B (en) 1999-08-11
EP0880782A4 (en) 1999-05-26
US5815434A (en) 1998-09-29
AU7165596A (en) 1997-04-17
DE69625520D1 (de) 2003-01-30
EP0880782A1 (en) 1998-12-02

Similar Documents

Publication Publication Date Title
KR100300438B1 (ko) 비휘발성메모리의일회삭제당복수회기록방법
US8713380B2 (en) Non-volatile memory and method having efficient on-chip block-copying with controlled error rate
US7787307B2 (en) Memory cell shift estimation method and apparatus
US5930167A (en) Multi-state non-volatile flash memory capable of being its own two state write cache
US8472280B2 (en) Alternate page by page programming scheme
US9229644B2 (en) Targeted copy of data relocation
KR100912612B1 (ko) 향상된 신뢰도 및 성능을 갖는 멀티 비트 셀 플래시 메모리관리 방법
US7716413B2 (en) Method of making a multi-bit-cell flash memory
US8760957B2 (en) Non-volatile memory and method having a memory array with a high-speed, short bit-line portion
US20070268745A1 (en) Method of storing data in a multi-bit-cell flash memory
US5379262A (en) Nonvolatile semiconductor memory device
US20080189473A1 (en) Mlc selected multi-program for system management
JP2005538485A (ja) メモリセルの隣接する行の記憶素子間の結合の効果を減少させる方法
US9384839B2 (en) Write sequence providing write abort protection
US20130279248A1 (en) Data Retention in Nonvolatile Memory with Multiple Data Storage Formats
US9053011B2 (en) Selective protection of lower page data during upper page write
EP0852798B1 (en) Multiple writes per a single erase for a nonvolatile memory
JP2021026448A (ja) 記憶部システム、記憶部制御装置および記憶部制御方法
CN113157486A (zh) 一种存储器的纠错方法及装置
KR20160021549A (ko) 메모리 시스템 및 메모리의 데이터 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120601

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee