KR100298562B1 - 전류모드디지탈아날로그변환기등을위한선형감쇄기및이를갖는디지탈아날로그변환기 - Google Patents

전류모드디지탈아날로그변환기등을위한선형감쇄기및이를갖는디지탈아날로그변환기 Download PDF

Info

Publication number
KR100298562B1
KR100298562B1 KR1019940034317A KR19940034317A KR100298562B1 KR 100298562 B1 KR100298562 B1 KR 100298562B1 KR 1019940034317 A KR1019940034317 A KR 1019940034317A KR 19940034317 A KR19940034317 A KR 19940034317A KR 100298562 B1 KR100298562 B1 KR 100298562B1
Authority
KR
South Korea
Prior art keywords
current
node
transistor
input
dac
Prior art date
Application number
KR1019940034317A
Other languages
English (en)
Other versions
KR950024438A (ko
Inventor
에이취.스펜스잭슨
Original Assignee
비센트 비.인그라시아, 알크 엠 아헨
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비.인그라시아, 알크 엠 아헨, 모토로라 인코포레이티드 filed Critical 비센트 비.인그라시아, 알크 엠 아헨
Publication of KR950024438A publication Critical patent/KR950024438A/ko
Application granted granted Critical
Publication of KR100298562B1 publication Critical patent/KR100298562B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0609—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Networks Using Active Elements (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

전/후(front/rear) 오디오 페이딩과 같은 용도를 위한 선형 감쇄기(23)는 입력 노드(29)에서 입력 코드에 따라 프로그램가능하게 감쇄되도록 입력 전류를 수신한다. 트랜지스터(30)가 입력 노드(29)와 전류 방향 조종 셀들(40, 50, 60)의 입력들 사이에 접속되며, 상기 셀들(40, 50, 60)은 입력 전류의 일부를 입력 코드에 응답하여 출력 노드(32) 또는 제 2 노드중 어느 하나로 전한다. 증폭기(22)는 입력 노드(29)에 접속된 네거티브 입력 단자, 기준 전압을 수신하는 포지티브 입력 단자, 및 트랜지스터(30)의 제어 전극에 접속된 출력 단자를 갖는다. 연산 증폭기(22)와 트랜지스터(30)는 함께, 입력 노드(29)를 가상 접지 노드로 만드므로써 입력 전류의 왜곡을 방지하도록 입력 노드(29)에서의 전압을 규제한다. 따라서 상기 감쇄기(23)는 통상적으로 트랜지스터에 관련된 비선형성을 피할 수 있고, 입력 전류를 제공하는 디지털-아날로그 변환기(DAC)(21)를 이중으로 설치할 필요가 없게 한다.

Description

전류 모드 디지탈 아날로그 변환기(DAC) 등을 위한 선형 감쇄기 및 이를 갖는 디지탈 아날로그 변환기
제1도는 본 발명의 제 1 실시예에 따른 선형 감쇄기를 구비한 디지탈-아날로그 변환기를 부분적인 다이어그램과 도식적인 형태로 도시한 도면.
제2도는 본 발명의 제 2 실시예에 따른 선형 감쇄기를 부분적인 블럭 다이어그램과 도식적인 형태로 도시한 도면.
<도면의 주요부분에 대한 부호의 설명>
20 : 전류 모드 디지탈-아날로그 변환기(DAC)
21 : 전류 DAC 22, 81 : 증폭기
23, 26, 80 : 선형 감쇄기 24, 27 : 전류-전압 변환기
25, 28 : 필터 30, 91, 101 : 트랜지스터
32 : 선형 감쇄기(23)의 출력 단자
40, 50, 60, 90, 100 : 전류 방향 조종 셀(current-steering cell)
[발명의 분야]
본 발명은 일반적으로 전기 회로에 관한 것으로, 보다 구체적으로는 디지탈 아날로그 변환기(DAC) 등을 위한 감쇄기에 관한 것이다.
[발명의 배경]
시그마 델타 디지탈 아날로그 변환기(DAC)는 칩상의 구성물들 간의 정확한 정합을 필요로 하지 않으면서도 얻어질 수 있는 고선형성과 고해상도로 인해서 집적 회로의 설계에 있어서 널리 보편화되어 있다. 디지탈 변조기는 양자화 노이즈를 통과대역 내에서는 아주 낮게, 대역밖의 주파수에서는 매우 높게 정형화한다. 그리고 아날로그 신호로의 실제 변환은 매우 조잡한 디지탈 아날로그 변환기(DAC)에 의해 행하여지며, 상기 DAC는 일반적으로 스위치형 캐패시터 회로 또는 전류 모드 DAC에 의해 구현된다. 상기 전류 모드 DAC의 경우에 있어서, 2진 가중된 것이거나 또는 단조적인 전류원들의 어레이는 디지탈 변조기에서 나오는 코드에 연관하여 스위칭된다.
최대한 DAC 기능을 스테레오 오디오 용도로 사용하는 경우에 일반적으로 최종 신호를 나타내는 4개의 아날로그 출력이 있다. 두개의 스테레오 채널은 왼쪽 및 오른쪽 신호를 나타내지만, 왼쪽 및 오른쪽 채널에 대한 전(front) 신호와 후(rear) 신호가 존재한다. 만약 디지탈 영역에서 전후 페이딩(front-to-rear fading)이 행해지면, 전체 DAC 기능(즉, 보간 필터, 디지탈 변조기 및 아날로그 DAC)은 각 채널에 대해 두배로 반복되어야 하므로 4개의 변환기들을 필요로 하게 된다. 이것은 면적 및 전력 소모의 측면에서 아주 비효율적인 것이다. 만약 아날로그 영역에서 페이딩이 행해지면, 최종 필터만이 4회 반복되고 면적 및 전력이 크게 절약되어진다.
그러나, 상기 DAC의 아날로그 부분에서 페이딩 기능을 실행시키는 것은, 변조기의 선형성이 95dB의 범위내에 있을 가능성이 있기 때문에 다소 어려운 회로 설계 문제를 야기시킨다. 이것은 프로그램가능한 이득 기능이 변환기의 전체 성능을 저하시킬 수도 있는 어떠한 왜곡도 도입시키지 않아야 된다는 것을 의미한다. 전류 모드 DAC의 경우에는, 감쇄시키기 위하여, 또는 신호 전류를 출력으로부터 멀어지게 전류 방향 조정을 하여 결과적으로 감쇄를 얻기 위해 여러 가지의 선택이 가능하다.
만약 전류-전압 변환이 연산 증폭기 및 궤환 저항기에 의해 행해지면, 유효값을 변경시키도록 저항기의 다리를 스위칭시킴으로써 감쇄가 이루어진다. 불행히도, 상보형 금속 산화물 반도체(CMOS) 프로세스에서는, 스위치들이 전류 및 전압에 따라 변하는 "온(on)" 저항을 갖는 트랜지스터들로 구성된다. 왜곡을 허용가능한 레벨까지 이르게 하는데 필요한 트랜지스터의 크기는 금지된다. 만약 전류 분배를 제공하도록 포화된 트랜지스터들을 실행시키는 전류 방향 조종 회로가 사용되면, 문제는 분배기의 게이트-소스 전압(VGS) 변조이고, 이것은 상기 DAC의 전류원의 드레인-소스 전압 (VDS) 변조를 야기한다. 이것은 DAC의 출력 임피던스가 매우 높지않은 경우 왜곡을 일으키지만, 헤드룸(headroom)의 문제가 부상한다.
따라서, 본 발명은 상기 문제들을 극복하기 위한 것으로서, 전류 모드 DAC와 같은 소스로부터의 아날로그 신호의 선형 감쇄의 문제에 대한 효과적인 해결 방법을 얻기 위한 것이다.
[발명의 개요]
따라서, 본 발명은, 한 유형으로, 제 1 트랜지스터, 증폭기, 및 복수의 전류 방향 조종 셀(current-steering cell)을 포함하는, 전류 모드 디지탈-아날로그 변환기(DAC) 등을 위한 선형 감쇄기를 제공한다. 상기 제 1 트랜지스터는 입력 전류를 수신하기 위한 제 1 전류 전극, 제 2 전류 전극, 및 제어 전극을 갖는다. 상기 증폭기는 제 1 트랜지스터의 제 1 전류 전극에 접속된 네거티브 입력 단자, 기준 전압을 수신하기 위한 포지티브 입력 단자, 및 상기 제 1 트랜지스터의 제어 전극에 접속된 출력 단자를 갖는다. 복수의 전류 방향 조종 셀들 각각은, 제 1 트랜지스터의 제 2 전류 전극에 접속되고, 복수의 입력 신호들 중의 대응하는 하나를 수신하며, 복수의 입력 신호들 중의 대응하는 하나에 의한 결정에 따라 내부로 유입되는 전류를 선택적으로 제 1 노드 및 제 2 노드로 향하게 조종한다. 제 1 노드 및 제 2 노드 중의 적어도 하나는 선형 감쇄기의 출력 단자를 형성한다.
또다른 형태로, 본 발명은, 전류 DAC, 증폭기, 및 선형 감쇄기를 포함하는, 선형 감쇄기를 구비한 디지탈-아날로그 변환기(DAC)를 제공한다. 상기 전류 DAC는 출력 전류를 제공하기 위한 출력 단자를 갖는다. 상기 증폭기는 상기 전류 DAC의 출력 단자에 접속된 네거티브 입력 단자, 기준 전압을 수신하기 위한 포지티브 입력 단자, 및 출력단자를 갖는다. 상기 선형 감쇄기는 제 1 트랜지스터와, 복수의 전류 방향 조종 셀을 포함한다. 상기 제 1 트랜지스터는 상기 전류 DAC의 출력 단자에 접속된 제 1 전류 전극, 제 2 전류 전극, 및 증폭기의 출력 단자에 접속된 제어 전극을 갖는다. 상기 복수의 전류 방향 조종 셀들 각각은, 상기 제 1 트랜지스터의 제 2 전류 전극에 접속되고 복수의 입력 신호 중의 대응하는 하나를 수신하며, 상기 복수의 입력 신호 중의 상기 대응하는 하나에 의한 결정에 따라 내부로 유입되는 전류를 선택적으로 제 1 노드 및 제 2 노드로 향하게 조종한다. 상기 제 1 노드 및 제 2 노드 중의 적어도 하나는 선형 감쇄기의 출력 단자를 형성한다.
본 발명의 상기 및 다른 특징들과 효과들은 첨부된 도면을 참고하여 아래에서 더욱 상세히 기술될 것이다.
[양호한 실시예의 설명]
제 1 도는 본 발명의 제 1 실시예에 따른 선형 감쇄기(23)를 갖는 디지탈-아날로그 변환기(DAC)(20)를 부분적인 블럭 다이어그램과 도식적인 형태로 나타낸 것이다. 상기 DAC(20)는 일반적으로 전류 DAC(21), 연산 증폭기(22), 선형 감쇄기(23), 전류-전압 변환기(24), 필터(25), 선형 감쇄기(26), 전류-전압 변환기(27), 및 필터(28)를 포함한다. 상기 전류 DAC(21)는 29로 표시된 노드에 IIN으로 표시된 전류 신호를 제공한다. 증폭기(22)는 노드(29)에 접속된 네거티브 입력 단자, "VREF"로 표시된 기준 전압을 수신하기 위한 포지티브 입력 단자, 및 "VRX"로 표시된 출력 전압을 제공하기 위한 출력 단자를 갖는다. VREF는 밴드갭 전압 기준 회로로 부터 발생된 전압과 같은 안정한 기준 전압이다. 선형 감쇄기(23)는 노드(29)와, 연산 증폭기(22)의 출력 단자와, 32로 표시된 자체의 출력 노드에 접속된다. 전류-전압 변환기(24)는 노드(32)에 접속된 입력 단자와, 출력 단자를 갖는다. 필터(25)는 전류-전압 변환기(24)의 출력 단자에 접속된 입력 단자와, "오른쪽 전방"이라 표시된 제 1 출력 신호를 제공하기 위한 출력 단자를 갖는다.
선형 감쇄기(26)는 노드(29)와, 연산 증폭기(22)의 출력 단자와, 자체의 출력 노드에 접속된다. 전류-전압 변환기(27)는 선형 감쇄기(26)의 출력 노드에 접속된 입력 단자와, 출력 단자를 갖는다. 필터(28)는 전류-전압 변환기(27)의 출력 단자에 접속된 입력 단자와, "오른쪽 후방"이라 표시된 제 1 출력 신호를 제공하기 위한 출력 단자를 갖는다.
선형 감쇄기(23)는 P채널 MOS(metal-oxide-semiconductor) 트랜지스터(30), 제 1 전류 방향 조종 셀(40), 제 2 전류 방향 조종 셀(50), 및 제 3 전류 방향 조종 셀(60)을 포함한다. 여기서 사용되는, 용어 "MOS 트랜지스터"는 폴리실리콘 게이트 전계 효과 트랜지스터를 가리키며, 이것은 통상적으로 금속이라기 보다는 오히려 폴리실리콘 게이트를 가진 MOS로 불리워진다. 트랜지스터(30)는 노드(29)에 접속된 소스, 연산 증폭기(22)의 출력 단자에 접속된 게이트, 및 노드(31)에 접속된 드레인을 갖는다. 전류 방향 조종 셀들(40, 50, 및 60) 각각은, 노드(31, 32)에 접속되고, 노드(32)와 VAG로 표시된 기준 전압 단자와의 사이에서 전류의 방향을 선택적으로 조종한다. VAG는 포지티브 및 네거티브 전위 사이의 약 절반의 전압, 즉 5볼트 시스템에서 약 2.5볼트를 갖는 아날로그 접지 기준 단자이다.
전류 방향 조종 셀(40)은 P채널 MOS 트랜지스터(41), 스위치(42, 43), P 채널 MOS 트랜지스터(45), 및 스위치(46, 47)를 포함한다. 트랜지스터(41)는 노드(31)에 접속된 소스, 게이트, 및 노드(32)에 접속된 드레인을 갖는다. 스위치(42)는, "VDD"로 표시된 전원 전압에 접속된 제 1 단자와, 트랜지스터(41)의 게이트에 접속된 제 2 단자를 가지며, "" 이라 표시된 제어 신호의 활성화에 응답하여 닫힌다. VDD는 네거티브측의 전원 전압 단자에 비해서 약 5볼트의 공칭의 전압을 갖는 포지티브 전원 전압 단자이다. 스위치(43)는 신호(VRX)를 수신하기 위한 제 1 단자와, 트랜지스터(41)의 게이트에 접속된 제 2 단자를 가지며, "B3"이라 표시된 제어 신호의 활성화에 응답하여 닫힌다. 트랜지스터(45)는 노드(31)에 접속된 소스, 게이트, 및 VAG에 접속된 드레인을 갖는다. 스위치(46)는 VDD에 접속된 제 1 단자와, 트랜지스터(45)의 게이트에 접속된 제 2 단자를 가지며, 신호(B3)의 활성화에 응답하여 닫힌다. 스위치(47)는 신호(VRX)를 수신하기 위한 제 1 단자와, 트랜지스터(45)의 게이트에 접속된 제 2 단자를 가지며, 신호()의 활성화에 응답하여 닫힌다.
전류 방향 조종 셀(50)은 P 채널 MOS 트랜지스터(51), 스위치(52, 53), P 채널 MOS 트랜지스터(55), 및 스위치(56, 57)를 포함한다. 트랜지스터(51)는 노드(31)에 접속된 소스, 게이트, 및 노드(32)에 접속된 드레인을 갖는다. 스위치(52)는 VDD에 접속된 제 1 단자와, 트랜지스터(51)의 게이트에 접속된 제 2 단자를 가지며, () 라고 표시된 제어 신호의 활성화에 응답하여 닫힌다. 스위치(53)는 신호(VRX)를 수신하기 위한 제 1 단자와, 트랜지스터(51)의 게이트에 접속된 제 2 단자를 가지며, "B2"라고 표시된 제어 신호의 활성화에 응답하여 닫힌다. 트랜지스터(55)는 노드(31)에 접속된 소스, 게이트, 및 VAG에 접속된 드레인을 갖는다. 스위치(56)는 VDD에 접속된 제 1 단자와, 트랜지스터(55)의 게이트에 접속된 제 2 단자를 가지며, 신호(B2)의 활성화에 응답하여 닫힌다. 스위치(57)는 신호(VRX)를 수신하기 위한 제 1 단자와, 트랜지스터(55)의 게이트에 접속된 제 2 단자를 가지며, 신호()의 활성화에 응답하여 닫힌다.
전류 방향 조종 셀(60)은 P 채널 M0S 트랜지스터(61), 스위치(62, 63), P 채널 MOS 트랜지스터(65), 및 스위치(66, 67)를 포함한다. 트랜지스터(61)는 노드(31)에 접속된 소스, 게이트, 및 노드(32)에 접속된 드레인을 갖는다. 스위치(62)는 VDD에 접속된 제 1 단자와 트랜지스터(61)의 게이트에 접속된 제 2 단자를 가지며, "" 이라고 표시된 제어 신호의 활성화에 응답하여 닫힌다. 스위치(63)는 신호(VRX)를 수신하기 위한 제 1 단자와, 트랜지스터(61)의 게이트에 접속된 제 2 단자를 가지며, "B1"이라고 표시된 제어 신호의 활성화에 응답하여 닫힌다. 트랜지스터(65)는 노드(31)에 접속된 소스, 게이트, 및 VAG에 접속된 드레인을 갖는다. 스위치(66)는 YDD에 접속된 제 1 단자와, 트랜지스터(65)의 게이트에 접속된 제 2 단자를 가지며, 신호(B1)의 활성화에 응답하여 닫힌다. 스위치(67)는 신호(VRX)를 수신하기 위한 제 1 단자와, 트랜지스터(65)의 게이트에 접속된 제 2 단자를 가지며, 신호() 의 활성화에 응답하여 닫힌다.
제 1 도는 전/후 페이딩을 갖는 스테레오 시스템의 한 채널(오른쪽 채널)을 나타낸다. 전류 DAC(21)는 전류 신호(IIN)를 출력시키며, 그것의 진폭은 디지탈 입력 신호에 비례한다. 전류 DAC(21)의 해상도는 중요하지 않는데, 그 이유는 시그마 델타 변환기의 경우 전체 성능은 아날로그 DAC 및 디지탈 변조기 쌍방의 기능을 하고 있기 때문이다. DAC(21)로부터의 전류 출력, 즉 신호(IIN)는 전/후 경로 사이에 동등하게 분할되며, 각 경로는 전/후 감쇄가 개별적으로 프로그램될 수 있게 하는 선형 감쇄기를 갖는다. 연산 증폭기(22)는 비록 각 선형 감쇄기의 일부로 간주된다 할지라도, 신호(VRX)를 쌍방의 선형 감쇄기들에 제공하며, 따라서 두 선형 감쇄기들 사이에서 공유된다는 것을 유의한다. 상기 선형 감쇄 기능 이후에, 전류는 전압으로 변환되고 다음에 필터링된다. 필터의 출력은 최종 아날로그 신호이다.
전류 DAC(21)는 일반적으로 2진 가중된 전류원들의 어레이 또는 동일한 값의 전류원들의 단조 어레이중 어느 하나로 구성된다. 전류원들은 일반적으로 노이즈의 문제 때문에 P 채널 디바이스로 구성되지만, 이 시스템의 미러 이미지(mirror image)는 N 채널 전류원으로 구성될 수도 있다. 만약 전류원들이 캐스코드되면 (cascoded) 최상이지만, 감쇄기(23)는 전류원들의 유한한 출력 임피던스의 문제를 경감시키므로, 헤드룸이 문제가 되는 비캐스코드된(non-cascoded) 전류 DAC를 사용할 수 있다.
이상적으로는, 전류-전압 변환기(24, 27)는 전압 출력을 갖는, 무한히 낮은 입력 임피던스의 디바이스(가상의 접지)이다. 이 기능은 단순한 저항기에 의해 구성될 수 있지만, 감쇄기의 저부(감쇄기(23)의 노드(32))에서의 전압 변동은 왜곡을 야기시킬 수도 있다. 상기 기능을 실현하는 보다 일반적인 방법은, 연산 증폭기를 이용하여, 그 출력으로부터 네거티브 입력으로 궤환되게 저항기를 설치하고, 포지티브 입력이 아날로그 접지 신호를 수신하도록 하는 것이다. 전류는 네거티브 입력 노드로 공급되며, 트랜스임피던스는 저항기에 의해 규정된다. 필터는 연속 시간 구조일 것이다. 포지티브 및 네거티브 궤환 구조가 모두 가능하지만, 선형성을 위해서는, 네거티브 궤환 구조가 더 양호한 해결책이 된다. 필터의 차수는 변조기의 차수 및 의사 대역외 노이즈의 사양 등과 같은 시스템의 레벨 문제에 의해 설정된다.
제 1 도에서 도시된 바와 같이, 선형 감쇄기(23)는 P 채널 전류 분배기로 구성된다. 최초 전류 분배는 트랜지스터(30)에 의해 이행된다. 따라서, 만약 두 감쇄기가 존재하고, 트랜지스터(30)와 이 트랜지스터(30)에 해당하는 감쇄기(26)내의 트랜지스터가 서로 동일한 크기라면, 전류 DAC(21)로부터 동일한 값의 전류가 각각의 감쇄기내로 흐를 것이다. 그리고 그 전류는 전류 방향 조종 셀(40, 50, 60)의 어레이 내로 공급되고, 디지탈 입력 코드는 소정의 방향 조종 셀을 위한 전류가 전류-전압 변환기(24)로 향하게 될 것인지 또는 아날로그 접지 노드로 향하게 될 것인지를 결정한다. 제 1 도에서 도시된 바와 같이, 방향 조종 셀(40, 50, 및 60)은 2진 가중되므로, 셀(50)의 P 채널 트랜지스터(51, 55)의 게이트 폭에 대한 게이트 길이의 비(W/L)는 셀(60)의 트랜지스터(61, 65)의 비의 각각 2배이며, 셀(40)의 트랜지스터(41, 45)의 W/L는 셀(50)의 트랜지스터(51, 55)의 W/L의 각각 2배이다. 따라서 감쇄기(23)는 3비트의 분배기 회로이다.
연산 증폭기(22)의 동작은 노드(29)에서의 전압을 직류 기준 전압(VREF)으로 규제하는 역할을 한다. 이것은 전류 DAC(21)의 전류원들의 변조를 거의 제거시키는, 노드(29)에서의 가상 접지를 효과적으로 생성한다. 연산 증폭기(22)는 트랜지스터(30)와, 디지탈 감쇄 코드에 의해 선택되는 각각의 전류 방향 조종 셀내의 트랜지스터의 쌍방의 게이트들을 구동시키므로써 노드(29)를 규제한다. 비사용중인 각각의 전류 방향 조종 셀의 트랜지스터는 그것의 게이트를 VDD로 당김으로써 비도전도 상태로 된다. 전류 방향 조종 셀내의 트랜지스터들에 대한 트랜지스터(30)의 크기는, 캐스코드 디바이스로서 작용하는 방향 조종 트랜지스터의 W/L가 트랜지스터(30)의 W/L보다 충분히 크게 되어야 하므로, 트랜지스터(30)의 드레인-소스 포화 전압(VDSAT)과 방향 조종 트랜지스터의 VGS의 합은 트랜지스터(30)의 VGS보다 작다.
감쇄기(23)의 주요 이점은 전류 DAC(21)의 출력 노드(29)의 규제이다. 상기 노드를 고정 전압으로 제어함으로써 전류 DAC(21)의 변조는 없게 되며, 상기 DAC를 구성하는 전류원의 유한 출력 임피던스로부터 발생되는 왜곡도 없다. 포화된 트랜지스터에 의해 전류 분배를 행함으로써, 트리오드(triode) 영역에서 동작하면서 스위치로서 사용되는 전압 변조된 트랜지스터에 관련한 효과는 없다.
연산 증폭기(22)로부터의 출력 신호(VRX)로 감쇄기내의 트랜지스터들의 게이트들을 구동시키므로써, 분배기 기능을 행하는 트랜지스터는 가상 접지 경로의 궤환 루프내에 있게 된다. 이것은 또한, 전류 DAC(21)로부터 감쇄기(23)내로 흐르는 변동 전류가 MOS 트랜지스터의 전압-전류 특성의 비선형성으로 인해 왜곡을 발생시키지 않게 하도록 한다. 다시 말해서, 트랜지스터의 비선형성은 연산 증폭기(22)의 고이득에 의해 억제된다. 이상적으로 상기 회로의 성능은 THD(total harmonic distortion)의 -100dB보다 우수하다.
상술한 감쇄기는 다양한 방식으로 변경될 수 있으며 여전히 고 선형성이 유지될 수 있다. 가령, 이 회로의 미러 버전(mirrored version)은 DAC(21) 내의 N 채널 전류원으로 구성될 수 있다. 그러한 경우에, 선형 감쇄기내의 트랜지스터 역시 N 채널 트랜지스터로 구성될 수 있다. 전류 방향 조종 셀들의 수는 프로그램가능 이득 기능에서 필요한 소정의 해상도에 따라 증가되거나 또는 감소될 수 있다. 또한, 전류 방향 조종 셀은 보다 높은 해상도의 프로그램가능 이득을 위해 입력 코드를 증가시킴에 따라 감쇄가 단조적으로 증가하게 하도록 동일 크기의 트랜지스터 들의 단조 어레이로서 구성될 수도 있다. 그 단조적인 구성은 또한 동일한 크기의 방향 조종 셀들의 어레이를 구동하는 온도계 코드를 생성하기 위해 2진-온도계 코드 변환기를 필요로 한다. 또다른 실시예들에서는, 감쇄기(23)는 기술된 P 채널 트랜지스터 대신에 쌍극성 트랜지스터들로 구성될 수도 있다.
제 2 도는 본 발명의 제 2 실시예에 따른 선형 감쇄기(80)를 부분적인 블록 다이어그램과 도식적인 형태로 나타낸 것이다. 제 1 도의 것들과 유사한 신호들은 제 2 도에서 유사하게 표시된다. 선형 감쇄기(80)는 일반적으로, 연산 증폭기(81), 입력 노드(82), 출력 노드(83), 전류 방향 조종 셀(90), 및 전류 방향 조종셀(100)을 포함한다. 연산 증폭기(81)는 노드(82)에 접속된 네거티브 입력 단자, 전압(VREF)을 수신하기 위한 포지티브 입력 단자, 및 출력 신호(VRX)를 제공하기 위한 출력 단자를 갖는다. 노드(82)는 선형 감쇄기(80)의 입력 노드이며 그 노드상에서 전류 신호(IIN)를 수신한다. 노드(83)는 "IOUT"로 표시된 전류 출력 신호를 제공한다.
전류 방향 조종 셀(90)은 P 채널 MOS 트랜지스터(91-93) 및 스위치(49 및 95)를 포함한다. 트랜지스터(91)는 노드(82)에 접속된 소스, 신호(VRX)를 수신하기 위한 게이트, 및 드레인을 갖는다. 트랜지스터(92)는 트랜지스터(91)의 드레인에 접속된 소스, 게이트, 및 VAG에 접속된 드레인을 갖는다. 트랜지스터(93)는 트랜지스터(91)의 드레인에 접속된 소스, 게이트, 및 노드(83)에 접속된 드레인을 갖는다. 스위치(94)는 신호(VRX)를 수신하기 위한 제 1 단자와, 트랜지스터(92)의 게이트에 접속된 제 2 단자를 가지며, 신호()에 응답하여 닫힌다. 스위치(95)는 신호(VRX)를 수신하기 위한 제 1 단자와, 트랜지스터(93)의 게이트에 접속된 제 2 단자를 가지며, 신호(B2)에 응답하여 닫힌다.
전류 방향 조종 셀(100)은 P 채널 MOS 트랜지스터(101-103)와 스위치(104 및 105)를 포함한다. 트랜지스터(101)는 노드(82)에 접속된 소스, 신호(VRX)를 수신하기 위한 게이트, 및 드레인을 갖는다. 트랜지스터(102)는 트랜지스터(101)의 드레인에 접속된 소스, 게이트, 및 VAG에 접속된 드레인을 갖는다. 트랜지스터(103)는 트랜지스터(101)의 드레인에 접속된 소스, 게이트, 및 노드(83)에 접속된 드레인을 갖는다. 스위치(104)는 신호(VRX)를 수신하기 위한 제 1 단자와, 트랜지스터(102)의 게이트에 접속된 제 2 단자를 가지며, 신호()에 응답하여 닫힌다. 스위치(105)는 신호(VRX)를 수신하기 위한 제 1 단자와, 트랜지스터(103)의 게이트에 접속된 제 2 단자를 가지며, 신호(B1)에 응답하여 닫힌다.
감쇄기(80)는 트랜지스터들(91 및101)의 W/L 비에 기초한 전류 방향 조종 셀들(90 및 100) 사이에 전류(IIN)를 분배한다. 이 트랜지스터들 사이의 필요한 W/L 비는 입력 코드의 대응하는 비트들의 유효성에 의해 결정된다. 따라서, 도시된 2 비트 감쇄기에서, 트랜지스터(91)는 트랜지스터(101)의 W/L 비의 2배인 W/L 비를 갖는다. 각각의 전류 방향 조종 셀에서의 전류는 출력 전류(IOUT)를 제공하는 노드(83) 또는 비트값(B1 및 B2)에 각각 기초한 VAG로 선택적으로 방향이 조종된다. 연산 증폭기(81)는 또다시 노드(82)에서 가상 접지를 제공하기 위해 노드(82)에서의 전압을 VRX로 규제한다. 따라서, 감쇄기(80)는 제 1 도의 감쇄기(23)의 이점들을 유지한다.
그러나, 감쇄기(80)는 제 1 도의 감쇄기(23)에 비해 추가적인 이점을 가진다. 트랜지스터들(91 및 101)은 방향 조종 셀들(90 및 100) 사이에 전류(IIN)를 분할한다. 따라서, 트랜지스터 쌍들(92 및 93; 102 및 103)보다는 오히려 트랜지스터들(91 및 101)이 입력 코드의 대웅하는 비트, 즉 비트들(B2 및 B1) 각각의 유효성에 따라 2진 가중된다. 이러한 방식으로 IIN을 분할하는 것은 트랜지스터들(91 및 101)이 트랜지스터들(92, 93, 102, 103)보다 더 큰 게이트 길이를 갖는 이점을 지닌다(따라서 보다 양호하게 정합될 수 있다). 감쇄기(80)는 하나의 감쇄기 응용예들에 적절한 반면에, 제 1 도의 감쇄기(23)는 제 1 도에 도시된 전/후 감쇄와 같은 하나의 입력 전류를 위한 개개의 감쇄기들에 응용하는 것이 바람직하다.
본 발명의 한 특징은 제 1 및 제 2 노드 쌍방이 선형 감쇄기(23)의 출력 단자를 형성한다는 것이다.
본 발명의 제 2 의 특징은 선형 감쇄기(23)의 출력 단자를 형성하는 제 1 및 제 2 노드들중의 적어도 하나 이외의, 제 1 및 제 2 노드들 중의 또다른 하나가 기준 전압 단자에 연결된다는 것이다.
본 발명의 제 3 의 특징은 복수의 전류 방향 조종 셀들(40, 50, 60) 각각이 제 2 트랜지스터(41)와 제 3 트랜지스터(42)를 구비한다는 것이다. 제 2 트랜지스터(41)는 제 1 트랜지스터(30)의 제 2 전류 전극에 접속된 제 1 전류 전극, 복수의 입력 신호 중의 대응하는 하나를 수신하기 위한 제어 전극, 및 상기 제 1 노드에 접속된 제 2 전류 전극을 갖는다. 제 3 트랜지스터(42)는 제 1 트랜지스터(30)의 제 2 전류 전극에 접속된 제 1 전류 전극, 복수의 입력 신호 중의 대응하는 하나의 보수를 받기 위한 제어 전극, 및 제 2 노드에 접속된 제 2 전류 전극을 갖는다.
본 발명의 제 4 의 특징은 복수의 전류 방향 조종 셀들(40, 50, 60) 각각의 제 1 트랜지스터(30)와 제 2 트랜지스터(41)와 제 3 트랜지스터(45)가 MOS 트랜지스터들을 포함한다는 것이다.
본 발명의 제 5 의 특징은 복수의 입력 신호가 복수의 2진 가중된 신호인 것을 특징으로 하고, 복수의 전류 방향 조종 셀들(40, 50, 60) 각각의 제 2 트랜지스터(41)와 제 3 트랜지스터(45)는 상기 복수의 2진 가중된 신호들 중의 대응하는 하나의 유효성에 상응하는 게이트의 W/L 비를 가진다는 것이다.
본 발명의 제 6 의 특징은 복수의 입력 신호가 복수의 단조 신호인 것을 특징으로 하며, 복수의 전류 방향 조종 셀들(40, 50, 60) 각각의 제 2 트랜지스터(41)와 제 3 트랜지스터(45)가 실질적으로 동일한 게이트의 W/L 비를 가진다는 것이다.
본 발명의 제 7 의 특징은 복수의 전류 방향 조종 셀들(40, 50, 60) 각각의 제 1 트랜지스터(30)와 제 2 트랜지스터(41)와 제 3 트랜지스터(45)가 P 채널 MOS 트랜지스터를 포함한다는 것이다.
본 발명의 제 8 의 특징은 복수의 전류 방향 조종 셀들(40, 50, 60) 각각의 제 1 트랜지스터(30)와 제 2 트랜지스터(41)와 제 3 트랜지스터(45)가 쌍극성 트랜지스터들을 포함한다는 것이다.
본 발명의 제 9 의 특징은 디지탈-아날로그 변환기(DAC)(20)가 제 2 선형 감쇄기(26)를 더 구비한다는 것이다. 제 2 선형 감쇄기(26)는 제 1 트랜지스터(30)와 복수의 전류 방향 조종 셀(40, 50, 60)을 구비한다. 상기 제 1 트랜지스터(30)는 상기 전류 DAC(21)의 출력 단자에 접속된 제 1 전류 전극, 제 2 전류 전극, 및 증폭기(22)의 출력 단자에 접속된 제어 전극을 갖는다. 복수의 전류 방향 조종 셀들(40, 50, 60) 각각은, 제 1 트랜지스터(30)의 제 2 전류 전극에 접속되고, 복수의 입력 신호중의 대응하는 하나를 수신하며, 복수의 입력 신호 중의 대응하는 하나에 의한 결정에 따라 내부로 유입되는 전류를 제 1 노드 및 제 2 노드로 선택적으로 향하게 한다. 상기 제 1 노드 및 제 2 노드중 적어도 하나는 제 2 선형 감쇄기(26)의 출력 단자를 형성한다.
본 발명이 양호한 실시예와 관련하여 기재되었지만, 당업자는 본 발명을 다양한 방식으로 수정할 수 있으며, 본 명세서에서 상술된 실시예 이외의 다양한 실시예들을 가정할 수 있다. 가령, 전류 분배는 입력 노드에 접속된 적절히 가중된 트랜지스터들에 의해 또는 입력 코드에 의해 스위칭되는 적절히 가중된 트랜지스터들에 의해 행해질 수 있다. N 채널 MOS 트랜지스터, 쌍극성 트랜지스터 등과 같은 다른 유형의 트랜지스터들이 사용될 수도 있다. 본 발명에 따른 감쇄기는 상술된 전류 DAC 이외에도 다른 입력 전류원들과 함께 사용될 수 있다. 또한, 전류 방향 조종 셀들은 상술된 실시예에서와 같이 하나의 출력 노드와 하나의 접지 노드가 아인 두 출력 노드 중의 어느 하나로 전류 방향을 조정할 수 있다. 따라서, 첨부된 특허청구의 범위는 본 발명의 진정한 의도 및 범위 내에서 본 발명의 모든 수정예들을 포함한다.

Claims (3)

  1. 전류 모드 디지탈-아날로그 변환기(DAC)(20) 등을 위한 선형 감쇄기(23)에 있어서, 입력 전류를 수신하기 위한 제 1 전류 전극, 제 2 전류 전극, 및 제어 전극을 갖는 제 1 트랜지스터(30)와; 상기 제 1 트랜지스터(30)의 상기 제 1 전류 전극에 연결된 네거티브 입력 단자, 기준 전압을 수신하기 위한 포지티브 입력 단자, 및 상기 제 1 트랜지스터(30)의 상기 제어 전극에 연결된 출력 단자를 갖는 증폭기(22)와; 각각 상기 제 1 트랜지스터(30)의 상기 제 2 전류 전극에 연결되고, 복수의 입력 신호들 중의 대응하는 하나를 수신하며, 상기 복수의 입력 신호들 중의 상기 대응하는 하나에 의한 결정에 따라 내부로 유입되는 전류를 선택적으로 제 1 노드 및 제 2 노드로 향하게 조종하는, 복수의 전류 방향 조종 셀들(40, 50, 60)을 포함하며, 상기 제 1 및 제 2 노드들 중의 적어도 하나가 상기 선형 감쇄기(23)의 출력단자(32)를 형성하는, 선형 감쇄기.
  2. 전류 모드 디지탈-아날로그 변환기(DAC)(20) 등을 위한 선형 감쇄기(80)에 있어서, 입력 전류 신호를 수신하기 위한 입력 노드(82)와; 상기 입력 노드(82)에 연결된 네거티브 입력 단자, 기준 전압을 수신하기 위한 포지티브 입력 단자, 및 출력 단자를 갖는 증폭기(81)와; 상기 입력 노드(82)에 연결된 제 1 전류 전극, 상기 증폭기(81)의 상기 출력 단자에 연결된 제어 전극, 및 제 2 전류 전극을, 각각 갖는 복수의 제 1 트랜지스터들(91, 101)과; 각각 상기 복수의 제 1 트랜지스터들(91, 101) 중의 대응하는 하나의 상기 제 2 전류 전극에 연결되고, 복수의 입력 신호들 중의 대응하는 하나에 의한 결정에 따라 내부로 유입되는 전류를 선택적으로 제 1 노드 및 제 2 노드로 향하게 조종하는 복수의 전류 방향 조종 셀들(90, 100)을 포함하며, 상기 제 1 노드 및 제 2 노드 중의 적어도 하나가 상기 선형 감쇄기(80)의 출력 단자를 형성하는, 선형 감쇄기.
  3. 선형 감쇄기(23)를 갖는 디지탈-아날로그 변환기(DAC)(20)에 있어서, 상기 변환기(DAC)(20)는, 출력 전류를 제공하기 위한 출력 단자를 갖는 전류 DAC(21)와; 상기 전류 DAC(21)의 상기 출력 단자에 연결된 네거티브 입력 단자, 기준 전압을 수신하기 위한 포지티브 입력 단자, 및 출력 단자를 갖는 증폭기(22)를 포함하고, 상기 선형 감쇄기(23)는, 상기 전류 DAC(21)의 상기 출력 단자에 연결된 제 1 전류 전극, 제 2 전류 전극, 및 상기 증폭기(22)의 상기 출력 단자에 연결된 제어 전극을 갖는 제 1 트랜지스터(30)와; 각각 상기 제 1 트랜지스터(30)의 상기 제 2 전류 전극에 연결되고, 복수의 입력 신호들 중의 대응하는 하나를 수신하며, 상기 복수의 입력 신호들 중의 상기 대응하는 하나에 의한 결정에 따라 내부로 유입되는 전류를 선택적으로 제 1 노드 및 제 2 노드로 향하게 조종하는 복수의 전류 방향 조종 셀들(40, 50, 60)을 포함하며, 상기 제 1 노드 및 제 2 노드 중의 적어도 하나가 상기 선형 감쇄기(23)의 출력 단자(32)를 형성하는, 디지탈-아날로그 변환기.
KR1019940034317A 1994-01-14 1994-12-15 전류모드디지탈아날로그변환기등을위한선형감쇄기및이를갖는디지탈아날로그변환기 KR100298562B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/181,506 US5442352A (en) 1994-01-14 1994-01-14 Linear attenuator for current-mode digital-to-analog converter (DAC) or the like
US181,506 1994-01-14

Publications (2)

Publication Number Publication Date
KR950024438A KR950024438A (ko) 1995-08-21
KR100298562B1 true KR100298562B1 (ko) 2001-11-22

Family

ID=22664554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034317A KR100298562B1 (ko) 1994-01-14 1994-12-15 전류모드디지탈아날로그변환기등을위한선형감쇄기및이를갖는디지탈아날로그변환기

Country Status (4)

Country Link
US (1) US5442352A (ko)
EP (1) EP0663729A1 (ko)
JP (1) JP3099661B2 (ko)
KR (1) KR100298562B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100592220B1 (ko) * 1999-04-23 2006-06-23 삼성전자주식회사 디지털/아날로그 컨버터 및 그를 이용한 액정표시장치의 소스 구동 회로

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945851A (en) * 1997-12-09 1999-08-31 Industrial Technology Research Institute Current source apparatus with bias switches
US6243430B1 (en) * 1998-01-09 2001-06-05 Qualcomm Incorporated Noise cancellation circuit in a quadrature downconverter
CN1142627C (zh) * 2000-01-26 2004-03-17 华为技术有限公司 数字工艺的电流模式步进衰减控制电路
JP3494366B2 (ja) * 2000-08-04 2004-02-09 松下電器産業株式会社 Ｄａ変換器
US6778117B1 (en) 2003-02-28 2004-08-17 Silicon Laboratories, Inc. Local oscillator and mixer for a radio frequency receiver and related method
US7425995B2 (en) * 2003-02-28 2008-09-16 Silicon Laboratories, Inc. Tuner using a direct digital frequency synthesizer, television receiver using such a tuner, and method therefor
EP1611688A4 (en) * 2003-02-28 2006-05-31 Silicon Lab Inc ACCORDING CIRCUIT FOR HIGH FREQUENCY RECEIVERS AND CORRESPONDING METHOD
US7447493B2 (en) * 2003-02-28 2008-11-04 Silicon Laboratories, Inc. Tuner suitable for integration and method for tuning a radio frequency signal
US7676210B2 (en) * 2003-09-29 2010-03-09 Tod Paulus Method for performing dual mode image rejection calibration in a receiver
US7009541B1 (en) * 2004-10-21 2006-03-07 Analog Devices, Inc. Input common-mode voltage feedback circuit for continuous-time sigma-delta analog-to-digital converter
US7332916B2 (en) * 2005-03-03 2008-02-19 Semiconductor Technology Academic Research Center On-chip signal waveform measurement apparatus for measuring signal waveforms at detection points on IC chip
US8036402B2 (en) 2005-12-15 2011-10-11 Harman International Industries, Incorporated Distortion compensation
US7679443B2 (en) * 2006-08-31 2010-03-16 Texas Instruments Incorporated System and method for common mode translation
US8212618B2 (en) * 2008-03-04 2012-07-03 Nec Corporation Variable gain amplifier
WO2015004829A1 (ja) * 2013-07-11 2015-01-15 パナソニック株式会社 電流型ｄ／ａ変換器、デルタシグマ変調器および通信装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168528A (en) * 1978-07-21 1979-09-18 Precision Monolithics, Inc. Voltage to current conversion circuit
US4384274A (en) * 1979-06-22 1983-05-17 American Microsystems, Inc. Current mirror digital to analog converter
IT1215237B (it) * 1985-02-20 1990-01-31 Ates Componenti Elettron Attenuatore a basso rumore ed elevata stabilita'termica,di tipo integrabile
US5008671A (en) * 1988-06-27 1991-04-16 Analog Devices, Incorporated High-speed digital-to-analog converter with BiMOS cell structure
US5032801A (en) * 1990-07-31 1991-07-16 Tektronix, Inc. High performance attenuator configuration
US5134401A (en) * 1991-03-12 1992-07-28 Analog Device, Inc. Delta sigma modulator having programmable gain/attenuation
KR930009432B1 (ko) * 1991-12-31 1993-10-04 현대전자산업 주식회사 디지탈/아나로그 변환기용 전류소자
US5164725A (en) * 1992-02-05 1992-11-17 Tritech Microelectronics International Pte Ltd. Digital to analog converter with current sources paired for canceling error sources
US5293166A (en) * 1992-03-31 1994-03-08 Vlsi Technology, Inc. Digital-to-analog converter and bias compensator therefor
JP2891274B2 (ja) * 1992-10-05 1999-05-17 富士通株式会社 可変信号減衰装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100592220B1 (ko) * 1999-04-23 2006-06-23 삼성전자주식회사 디지털/아날로그 컨버터 및 그를 이용한 액정표시장치의 소스 구동 회로

Also Published As

Publication number Publication date
US5442352A (en) 1995-08-15
JP3099661B2 (ja) 2000-10-16
JPH07326945A (ja) 1995-12-12
EP0663729A1 (en) 1995-07-19
KR950024438A (ko) 1995-08-21

Similar Documents

Publication Publication Date Title
KR100298562B1 (ko) 전류모드디지탈아날로그변환기등을위한선형감쇄기및이를갖는디지탈아날로그변환기
KR100204180B1 (ko) 모놀리식 집적 차동 증폭기
US6011437A (en) High precision, high bandwidth variable gain amplifier and method
KR100742727B1 (ko) 가변이득 증폭기와 무선수신기 및 가변이득 증폭방법
US5999052A (en) High speed, fine-resolution gain programmable amplifier
EP1753139B1 (en) Digital-to-analog converter with programmable current control
US5343164A (en) Operational amplifier circuit with slew rate enhancement
US5446455A (en) Auto-calibrated current-mode digital-to-analog converter and method therefor
JP3845376B2 (ja) 切換式電流源デジタル・アナログ・コンバータのためのトラッキング及び減衰回路及び方法
US6927714B1 (en) Current steering digital-to-analog (DAC) converter with improved dynamic performance
US4774497A (en) Digital-to-analog converter with gain compensation
US5412335A (en) Area-efficient current-input filter, virtual ground circuit used in same, and method therefor
JPH04181817A (ja) スイッチング定電流源回路
JPH07193442A (ja) 演算増幅器およびそれを用いたｄａ変換装置と電圧比較器
US6400933B1 (en) Amplifier
KR100218328B1 (ko) 디지탈/아날로그 컨버터를 위한 전류 소스 셀 장치
US7956784B2 (en) DA converter including conversion amplifier having output voltage with improved linearity
JPH09223967A (ja) Ｄ／ａ変換回路
US5475331A (en) Current divider and integrated circuit having a plurality of current dividers
US6084467A (en) Analog amplifier clipping circuit
KR20030040185A (ko) 가변이득 증폭기 및 필터회로
EP0618674B1 (en) Voltage-to-current conversion circuit
JP3759117B2 (ja) Ｉ／ｖ変換回路およびｄａコンバータ
US6104330A (en) Digital to analogue and analogue to digital converters
US5311142A (en) Amplifier circuit with gain that does not vary with power supply fluctuations

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19941215

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980427

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19941215

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000228

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010315

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010601

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010602

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050418

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060509

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070413

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20080414

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20090415

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20100531

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20110530

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20120523

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20130523

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20140526

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20140526

Start annual number: 14

End annual number: 14

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20150615

Termination category: Expiration of duration