KR100298461B1 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- KR100298461B1 KR100298461B1 KR1019990017862A KR19990017862A KR100298461B1 KR 100298461 B1 KR100298461 B1 KR 100298461B1 KR 1019990017862 A KR1019990017862 A KR 1019990017862A KR 19990017862 A KR19990017862 A KR 19990017862A KR 100298461 B1 KR100298461 B1 KR 100298461B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate insulating
- ion implantation
- insulating film
- substrate
- gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 45
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 41
- 239000012535 impurity Substances 0.000 claims abstract description 37
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 29
- -1 nitrogen ions Chemical class 0.000 claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 14
- 150000002500 ions Chemical class 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims description 31
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 238000005389 semiconductor device fabrication Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 3
- 230000009977 dual effect Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000969 carrier Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 숏 채널 효과에 영향을 받지 않으면서 두꺼운 게이트 절연막이 형성되는 소자에서의 핫 캐리어 특성을 개선시켜 소자의 신뢰성을 향상시키는데 적당한 반도체 소자의 제조방법을 제공하기 위한 것으로, 반도체 기판상에 서로 다른 두께의 게이트 절연막을 갖는 게이트 전극들을 형성하는 공정과, 게이트 전극들 양측의 기판내에 저농도의 불순물 이온을 주입하는 공정과, 게이트 절연막들중 상대적으로 두꺼운 게이트 절연막이 형성된 영역의 저농도 불순물 이온이 주입된 부분에 질소 이온을 주입하는 공정과, 게이트 전극들의 양측면에 사이드월 스페이서들을 형성하는 공정, 기판내에 고농도의 소오스/드레인 불순물 이온주입을 실시하는 공정을 포함하는 것을 특징으로 한다.The present invention is to provide a method for manufacturing a semiconductor device suitable for improving the reliability of the device by improving the hot carrier characteristics in the device in which the thick gate insulating film is formed without being affected by the short channel effect, Forming a gate electrode having a gate insulating film having a different thickness; implanting a low concentration of impurity ions into the substrate on both sides of the gate electrodes; and implanting low concentration impurity ions in a region where a relatively thick gate insulating film is formed among the gate insulating films. Implanting nitrogen ions into the portion, forming sidewall spacers on both sides of the gate electrodes, and implanting a high concentration of source / drain impurity ions into the substrate.
Description
본 발명은 반도체 소자 제조방법에 관한 것으로 특히, 모스팻(MOSFET) 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a MOSFET (MOSFET).
통상, 고집적화 추세에 따라 서로 다른 기능의 소자를 동시에 제작하거나 또는 서로 다른 두께의 게이트 절연막을 갖는 듀얼 게이트를 형성하는 공정이 제안되고 있다.In general, according to a high integration trend, a process of simultaneously fabricating devices having different functions or forming a dual gate having gate insulating films having different thicknesses has been proposed.
이와 같이, 서로 다른 두께의 게이트 절연막을 갖는 소자를 제작하는 경우에 있어서는 얇은 게이트 절연막을 갖는 소자와 두꺼운 게이트 절연막을 갖는 소자가 동시에 원하는 특성을 얻는 것이 가장 이상적이다.As described above, in manufacturing a device having a gate insulating film having a different thickness, it is most ideal for a device having a thin gate insulating film and a device having a thick gate insulating film to obtain desired characteristics at the same time.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 반도체 소자 제조방법을 설명하기로 한다.Hereinafter, a semiconductor device manufacturing method according to the related art will be described with reference to the accompanying drawings.
도 1a 내지 1d는 종래 기술에 따른 반도체 소자 제조방법을 설명하기 위한 공정단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.
도 1a에 도시한 바와 같이, 통상의 듀얼 게이트 옥시데이션 공정을 통해 듀얼 게이트 절연막(13,13a)을 형성한 후, 소자의 게이트 전극(14,14a)을 형성한다.As shown in FIG. 1A, after forming the dual gate insulating layers 13 and 13a through a conventional dual gate oxidization process, the gate electrodes 14 and 14a of the device are formed.
즉, 반도체 기판(11)상에 얇은 게이트 절연막(13)을 갖는 게이트 전극(14)과 상기 얇은 게이트 절연막(13)에 비해 상대적으로 두꺼운 게이트 절연막(13a)을 갖는 게이트 전극(14a)을 형성한다.That is, a gate electrode 14 having a thin gate insulating film 13 and a gate electrode 14a having a relatively thick gate insulating film 13a than the thin gate insulating film 13 are formed on the semiconductor substrate 11. .
여기서, 미설명 부호 '12'는 소자 격리막이다.Here, reference numeral '12' is an element isolation film.
이후, 도 1b에 도시한 바와 같이, 게이트 전극(14,14a)들을 마스크로 이용한 저농도의 불순물 이온주입에 의해 기판(11)내에 LDD영역(15,15a)들을 형성한다.Thereafter, as shown in FIG. 1B, LDD regions 15 and 15a are formed in the substrate 11 by implanting impurity ions at low concentration using the gate electrodes 14 and 14a as masks.
도 1c에 도시한 바와 같이, 게이트 전극(14,14a)들을 포함한 기판(11) 전면에 절연막을 증착한 후, 에치백하여 게이트 전극(14,14a)들의 양측면에 사이드월 스페이서(sidewall spacer)(16,16a)들을 형성한다.As shown in FIG. 1C, an insulating film is deposited on the entire surface of the substrate 11 including the gate electrodes 14 and 14a, and then etched back to form sidewall spacers on both sides of the gate electrodes 14 and 14a. 16, 16a).
이후, 도 1d에 도시한 바와 같이, 게이트 전극(14,14a)들 및 사이드월 스페이서(16,16a)들을 마스크로 이용한 고농도 불순물 이온주입에 의해 소오스/드레인 불순물 영역(17,17a)을 형성하면 종래 기술에 따른 반도체 소자 제조공정이 완료된다.Thereafter, as illustrated in FIG. 1D, when the source / drain impurity regions 17 and 17a are formed by high concentration impurity ion implantation using the gate electrodes 14 and 14a and the sidewall spacers 16 and 16a as masks. The semiconductor device manufacturing process according to the prior art is completed.
그러나 상기와 같은 종래 반도체 소자 제조방법은 다음과 같은 문제점이 있었다.However, the conventional semiconductor device manufacturing method as described above has the following problems.
얇은 게이트 절연막과 두꺼운 게이트 절연막을 동시에 형성할 경우, 핫 캐리어 라이프 타임(hot carrier life time) 특성은 얇은 게이트 절연막을 갖는 소자보다는 두꺼운 게이트 절연막을 갖는 소자에서 더 취약해지는 문제를 야기시켜 소자의 신뢰성을 저하시키게 된다.When simultaneously forming a thin gate insulating film and a thick gate insulating film, the hot carrier life time characteristic causes a problem that becomes weaker in a device having a thick gate insulating film than a device having a thin gate insulating film, thereby improving the reliability of the device. Is degraded.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 숏 채널 효과에 영향을 받지 않으면서 두꺼운 게이트 절연막이 형성되는 소자에서의 핫 캐리어 특성을 개선시켜 소자의 신뢰성을 향상시키는데 적당한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and is a semiconductor device suitable for improving the reliability of a device by improving hot carrier characteristics in a device in which a thick gate insulating film is formed without being affected by a short channel effect. Its purpose is to provide a method of manufacturing.
도 1a 내지 1d는 종래 기술에 따른 반도체 소자 제조방법을 설명하기 위한 공정단면도1A to 1D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the related art.
도 2a 내지 2c는 본 발명의 제 1 실시예에 따른 반도체 소자 제조방법을 설명하기 위한 공정단면도2A through 2C are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a first embodiment of the present invention.
도 3a 내지 3c는 본 발명의 제 2 실시예에 따른 반도체 소자 제조방법을 설명하기 위한 공정단면도3A to 3C are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a second embodiment of the present invention.
도 4a 내지 4c는 본 발명의 제 3 실시예에 따른 반도체 소자 제조방법을 설명하기 위한 공정단면도4A through 4C are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a third embodiment of the present invention.
도 5는 본 발명의 반도체 소자 제조방법에 따른 핫 캐리어 라이트 타임을 종래와 비교하여 설명하기 위한 도면5 is a view for explaining a hot carrier write time according to the semiconductor device manufacturing method of the present invention in comparison with the conventional
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
21 : 반도체 기판 22 : 소자 격리막21 semiconductor substrate 22 device isolation film
23,23a : 게이트 절연막 24,24a : 게이트 전극23,23a: gate insulating film 24,24a: gate electrode
25,25a : LDD영역 26 : 마스크 패턴25, 25a: LDD region 26: mask pattern
27,27a : 사이드월 스페어서 28,28a : 소오스/드레인 불순물 영역27,27a: sidewall spacer 28,28a: source / drain impurity region
상기의 목적을 달성하기 위한 본 발명의 반도체 소자 제조방법은 반도체 기판상에 서로 다른 두께의 게이트 절연막을 갖는 게이트 전극들을 형성하는 공정과, 상기 게이트 전극들 양측의 기판내에 저농도의 불순물 이온을 주입하는 공정과, 상기 게이트 절연막들중 상대적으로 두꺼운 게이트 절연막이 형성된 영역의 상기 저농도 불순물 이온이 주입된 부분에 질소 이온을 주입하는 공정과, 상기 게이트 전극들의 양측면에 사이드월 스페이서들을 형성하는 공정, 상기 기판내에 고농도의 소오스/드레인 불순물 이온주입을 실시하는 공정을 포함하는 것을 특징으로 한다.The semiconductor device manufacturing method of the present invention for achieving the above object is a step of forming a gate electrode having a gate insulating film having a different thickness on the semiconductor substrate, and implanting a low concentration of impurity ions into the substrate on both sides of the gate electrode A process of implanting nitrogen ions into a region into which the low concentration impurity ions are implanted in a region where the relatively thick gate insulating film is formed, and forming sidewall spacers on both sides of the gate electrodes; And a step of performing a high concentration source / drain impurity ion implantation therein.
먼저, 본 발명의 반도체 소자 제조방법은 얇은 게이트 절연막을 갖는 소자와 상대적으로 두꺼운 게이트 절연막을 갖는 소자를 구성함에 있어서, LDD영역을 형성하기 위한 이온주입을 실시한 후, 두꺼운 게이트 절연막을 갖는 게이트 전극의 양측 기판내에 질소 이온을 주입하는 것을 특징으로 한다.First, in the method of fabricating a semiconductor device of the present invention, in forming a device having a thin gate insulating film and a device having a relatively thick gate insulating film, ion implantation for forming an LDD region is performed, followed by a gate electrode having a thick gate insulating film. Nitrogen ions are implanted into both substrates.
이하, 본 발명의 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, the embodiment of the present invention in more detail as follows.
도 2a 내지 2c는 본 발명의 제 1 실시예에 따른 반도체 소자 제조방법을 설명하기 위한 공정단면도이다.2A through 2C are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a first embodiment of the present invention.
도 2a에 도시한 바와 같이, 반도체 기판(21)상에 서로 다른 게이트 절연막을 갖는 게이트 전극(24,24a)들을 형성한다.As shown in FIG. 2A, gate electrodes 24 and 24a having different gate insulating films are formed on the semiconductor substrate 21.
즉, 제 1 두께의 게이트 절연막(23)을 갖는 게이트 전극(24)과 상기 제 1 두께보다 더 두꺼운 제 2 두께의 게이트 절연막(23a)을 갖는 게이트 전극(24a)을 형성한다.That is, the gate electrode 24 having the gate insulating film 23 having the first thickness and the gate electrode 24a having the gate insulating film 23a having the second thickness thicker than the first thickness are formed.
여기서, 제 1, 제 2 두께의 게이트 절연막(23,23a)을 형성하는 공정은 통상의 듀얼 게이트 옥시데이션(Dual Gate Oxidation) 공정을 이용한다.Here, the process of forming the gate insulating films 23 and 23a having the first and second thicknesses uses a conventional dual gate oxidation process.
그리고 미설명 부호 '22'는 소자 격리막이다.In addition, reference numeral 22 denotes a device isolation layer.
도 2b에 도시한 바와 같이, 게이트 전극(24,24a)들을 마스크로 이용한 저농도 불순물 이온주입을 실시하여 각 게이트 전극(24,24a)들의 양측 기판내에 LDD영역(25,25a)을 형성한다.As shown in FIG. 2B, low concentration impurity ion implantation using the gate electrodes 24 and 24a as a mask is performed to form LDD regions 25 and 25a in both substrates of the gate electrodes 24 and 24a.
이후, 각 게이트 전극(24,24a)들을 포함한 기판(21) 전면에 포토레지스트를 도포한 후, 패터닝하여 제 2 두께의 게이트 절연막(23a)을 갖는 게이트 전극(24a) 및 그 양측의 기판(21)이 노출되도록 마스크 패턴(26)을 형성한다.Subsequently, after photoresist is applied to the entire surface of the substrate 21 including the gate electrodes 24 and 24a, the gate electrode 24a having the gate insulating film 23a having the second thickness and the substrate 21 on both sides thereof are patterned. Mask pattern 26 is formed.
그리고 상기 마스크 패턴(26)을 마스크로 이용하여 노출된 기판(21)에 질소 이온을 주입한다.Nitrogen ions are implanted into the exposed substrate 21 using the mask pattern 26 as a mask.
이어서, 도 2c에 도시한 바와 같이, 마스크 패턴(26)을 제거한 후, 각 게이트 전극(24,24a)들을 포함한 기판(21) 전면에 절연막을 증착한다.Next, as shown in FIG. 2C, after removing the mask pattern 26, an insulating film is deposited on the entire surface of the substrate 21 including the gate electrodes 24 and 24a.
절연막을 에치백하여 각 게이트 전극(24,24a)들의 양측면에 사이드월 스페이서(27,27a)들을 형성한다.The insulating layer is etched back to form sidewall spacers 27 and 27a on both sides of the gate electrodes 24 and 24a.
그리고 사이드월 스페이서(27,27a)들 및 게이트 전극(24,24a)들을 마스크로 이용한 고농도의 고농도의 불순물 이온주입을 통해 소오스/드레인 불순물 영역(28,28a)을 형성하면, 본 발명의 제 1 실시예에 따른 반도체 소자 제조공정이 완료된다.When the source / drain impurity regions 28 and 28a are formed through the implantation of high concentration of impurity ions using the sidewall spacers 27 and 27a and the gate electrodes 24 and 24a as masks, the first embodiment of the present invention is described. The semiconductor device manufacturing process according to the embodiment is completed.
이와 같은 본 발명의 제 1 실시예에서, 상기 질소 이온주입은LDD영역(25,25a)을 형성하기 이전에 실시하는 것이 가능하다.In this first embodiment of the present invention, the nitrogen ion implantation can be performed before forming the LDD regions 25 and 25a.
즉, 도면에는 도시하지 않았지만, 게이트 전극(24,24a)들을 형성한 후, 제 2 두께의 게이트 절연막(23a)을 갖는 게이트 전극(24a) 및 그 양측의 기판(21)이 노출되도록 마스크 패턴(26)을 형성한다.That is, although not shown in the drawing, after the gate electrodes 24 and 24a are formed, the mask pattern may be exposed so that the gate electrode 24a having the gate insulating film 23a having the second thickness and the substrate 21 on both sides thereof are exposed. 26).
그리고 마스크 패턴(26)을 마스크로 노출된 기판(21)에 질소 이온을 주입한다.Nitrogen ions are implanted into the substrate 21 exposed with the mask pattern 26 as a mask.
이어, 마스크 패턴을 제거한 후, 제 1 두께의 게이트 절연막(23)을 갖는 게이트 전극(24) 및 제 2 두께의 게이트 절연막(23a)을 갖는 게이트 전극(24a)의 양측 기판(21)내에 저농도의 불순물 이온주입을 실시하여 LDD영역(25,25a)을 형성하므로써 가능하다.Subsequently, after the mask pattern is removed, a low concentration is formed in both substrates 21 of the gate electrode 24 having the gate insulating film 23 having the first thickness and the gate electrode 24a having the gate insulating film 23a having the second thickness. Impurity ion implantation is performed to form the LDD regions 25 and 25a.
한편, 도 3a 내지 3c는 본 발명의 제 2 실시예에 따른 반도체 소자 제조방법을 설명하기 위한 공정단면도이다.3A to 3C are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a second embodiment of the present invention.
본 발명의 제 1 실시예에서는 LDD영역을 형성한 후에 질소 이온을 주입하였으나, 본 발명의 제 2 실시예에서는 소오스/드레인 불순물 영역을 형성한 후에 질소 이온을 주입한다.In the first embodiment of the present invention, nitrogen ions are implanted after the LDD region is formed. In the second embodiment of the present invention, nitrogen ions are implanted after the source / drain impurity regions are formed.
즉, 도 3a에 도시한 바와 같이, 반도체 기판(31)상에 통상의 듀얼 게이트 옥시데이션 공정을 이용하여 제 1 두께의 게이트 절연막(33)과 제 2 두께의 게이트 절연막(33a)을 형성하고, 상기 각 게이트 절연막(33,33a)상에 게이트 전극(34,34a)들을 형성한다.That is, as shown in FIG. 3A, the gate insulating film 33 of the first thickness and the gate insulating film 33a of the second thickness are formed on the semiconductor substrate 31 by using a normal dual gate oxidization process. Gate electrodes 34 and 34a are formed on the gate insulating layers 33 and 33a.
이후, 각 게이트 전극(34,34a)들을 마스크로 이용한 저농도 불순물 이온주입을 실시하여 LDD영역(35,35a)을 형성한다.Thereafter, the LDD regions 35 and 35a are formed by performing low concentration impurity ion implantation using the gate electrodes 34 and 34a as masks.
여기서, 미설명 부호 '32'는 소자 격리막이다.Here, reference numeral 32 is an element isolation film.
도 3b에 도시한 바와 같이, 각 게이트 전극(34,34a)들을 포함한 기판(31) 전면에 절연막을 증착한 후, 에치백하여 게이트 전극(34,34a)들의 양측면에 사이드월 스페이서(36,36a)들을 형성한다.As shown in FIG. 3B, an insulating film is deposited on the entire surface of the substrate 31 including the gate electrodes 34 and 34a, and then etched back to the sidewall spacers 36 and 36a on both sides of the gate electrodes 34 and 34a. ).
이후, 사이드월 스페이서(36,36a) 및 게이트 전극(34,34a)을 마스크로 이용한 고농도의 불순물 이온주입을 실시하여 소오스/드레인 불순물 영역(37,37a)을 형성한다.Thereafter, a high concentration of impurity ions are implanted using the sidewall spacers 36 and 36a and the gate electrodes 34 and 34a as masks to form the source / drain impurity regions 37 and 37a.
이어서, 도 3c에 도시한 바와 같이, 각 게이트 전극(34,34a)들을 포함한 기판(31) 전면에 포토레지스트를 도포한 후, 패터닝하여 제 1 두께의 게이트 절연막(33)을 갖는 게이트 전극(34) 및 그 양측의 기판(31)을 마스킹하는 마스크 패턴(38)을 형성한다.Subsequently, as shown in FIG. 3C, a photoresist is applied to the entire surface of the substrate 31 including the gate electrodes 34 and 34a, and then patterned to form a gate electrode 34 having a gate insulating layer 33 having a first thickness. ) And a mask pattern 38 for masking the substrate 31 on both sides thereof.
그리고, 마스크 패턴(38)을 마스크로 이용하여 제 2 두께의 게이트 절연막(33a)을 갖는 게이트 전극(34a) 양측의 기판(31)내에 질소 이온을 주입하면 본 발명의 제 2 실시예에 따른 반도체 소자 제조공정이 완료된다.Then, using the mask pattern 38 as a mask, when nitrogen ions are implanted into the substrate 31 on both sides of the gate electrode 34a having the gate insulating film 33a having the second thickness, the semiconductor according to the second embodiment of the present invention is The device manufacturing process is completed.
이와 같은 본 발명의 제 2 실시예에서, 상기 질소 이온 주입은 상기 소오스/드레인 불순물 영역(37,37a) 형성 이전에 실시하는 것이 가능하다.In this second embodiment of the present invention, the nitrogen ion implantation may be performed before the source / drain impurity regions 37 and 37a are formed.
즉, 도면에는 도시하지 않았지만, 사이드월 스페이서(36,36a)들을 형성한 후, 제 1 두께의 게이트 절연막(33)을 갖는 게이트 전극(34) 및 그 양측의 기판(31)이 마스킹되는 마스크 패턴(38)을 형성한다.That is, although not shown in the drawing, after the sidewall spacers 36 and 36a are formed, a mask pattern in which the gate electrode 34 having the gate insulating film 33 having the first thickness and the substrate 31 on both sides thereof are masked. (38) is formed.
마스크 패턴(38)을 마스크로 이용하여 제 2 두께의 게이트 절연막(33a)을 갖는 게이트 전극(34a) 양측의 기판(31)내에 질소 이온주입을 실시한다.Nitrogen ion implantation is performed in the board | substrate 31 on both sides of the gate electrode 34a which has the gate insulating film 33a of the 2nd thickness using the mask pattern 38 as a mask.
그리고 마스크 패턴(38)을 제거한 다음, 고농도 불순물 이온주입을 실시하여 소오스/드레인 불순물 영역(37,37a)을 형성하므로써 가능하다.Then, the mask pattern 38 is removed, followed by high concentration impurity ion implantation to form the source / drain impurity regions 37 and 37a.
이어서, 도 4a 내지 4c는 본 발명의 제 3 실시예에 따른 반도체 소자 제조방법을 설명하기 위한 공정단면도이다.4A through 4C are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a third embodiment of the present invention.
본 발명의 제 3 실시예는 두 번의 질소 이온주입 공정을 적용한다.The third embodiment of the present invention applies two nitrogen ion implantation processes.
즉, 도 4a에 도시한 바와 같이, 반도체 기판(41)상에 통상의 듀얼 게이트 옥시데이션 공정을 이용하여 제 1 두께의 게이트 절연막(43)과 제 2 두께의 게이트 절연막(43a)을 형성한다.That is, as shown in FIG. 4A, the gate insulating film 43 of the first thickness and the gate insulating film 43a of the second thickness are formed on the semiconductor substrate 41 by using a normal dual gate oxidization process.
각 게이트 절연막(43,43a)상에 게이트 전극(44,44a)을 형성한 후, 저농도 불순물 이온주입을 실시하여 각 게이트 전극(44,44a) 양측의 기판(41)내에 LDD영역(45,45a)을 형성한다.After the gate electrodes 44 and 44a are formed on the gate insulating films 43 and 43a, low concentration impurity ion implantation is performed to form the LDD regions 45 and 45a in the substrate 41 on both sides of the gate electrodes 44 and 44a. ).
여기서, 미설명 부호 '42'는 소자 격리막이다.Here, reference numeral 42 is an element isolation film.
도 4b에 도시한 바와 같이, 각 게이트 전극(44,44a)들을 포함한 기판(41) 전면에 포토레지스트를 도포한 후, 패터닝하여 제 1 두께의 게이트 절연막(43)을 갖는 게이트 전극(44) 및 그 양측의 기판(41)이 마스킹되는 제 1 마스크 패턴(46)을 형성한다.As shown in FIG. 4B, a photoresist is applied to the entire surface of the substrate 41 including the gate electrodes 44 and 44a, and then patterned to form a gate electrode 44 having a gate insulating film 43 having a first thickness. The first mask pattern 46 on which the substrate 41 on both sides is masked is formed.
그리고, 제 1 마스크 패턴(46)을 마스크로 제 2 두께의 게이트 절연막(43a)을 갖는 게이트 전극(44a) 양측의 기판(41)내에 1차 질소 이온주입을 실시한다.Then, primary nitrogen ion implantation is performed into the substrate 41 on both sides of the gate electrode 44a having the gate insulating film 43a of the second thickness using the first mask pattern 46 as a mask.
이후, 도 4c에 도시한 바와 같이, 제 1 마스크 패턴(46)을 제거한 후, 각 게이트 전극(44,44a)들을 포함한 기판(41) 전면에 절연막을 증착한다.Thereafter, as shown in FIG. 4C, after the first mask pattern 46 is removed, an insulating film is deposited on the entire surface of the substrate 41 including the gate electrodes 44 and 44a.
절연막을 에치백하여 각 게이트 전극(44,44a)들의 양측면에 사이드월 스페이서(47,47a)들을 형성한다.The insulating layer is etched back to form sidewall spacers 47 and 47a on both sides of the gate electrodes 44 and 44a.
이후, 사이드월 스페이서(47,47a) 및 게이트 전극(44,44a)을 마스크로 이용한 고농도 불순물 이온주입을 의해 각 게이트 전극(44,44a)들 양측의 기판(41)내에 소오스/드레인 불순물 영역(48,48a)을 형성한다.Subsequently, the source / drain impurity region is formed in the substrate 41 on both sides of the gate electrodes 44 and 44a by high concentration impurity ion implantation using the sidewall spacers 47 and 47a and the gate electrodes 44 and 44a as masks. 48,48a).
이어서, 각 게이트 전극(44,44a)들을 포함한 기판(41) 전면에 포토레지스트를 도포한 후, 패터닝하여 제 1 두께의 게이트 절연막(43)을 갖는 게이트 전극(44) 및 그 양측의 기판(41)이 마스킹되도록 제 2 마스크 패턴(46a)을 형성한다.Subsequently, after photoresist is applied to the entire surface of the substrate 41 including the gate electrodes 44 and 44a, the gate electrode 44 having the gate insulating film 43 having the first thickness and the substrate 41 on both sides thereof are patterned. ) Is formed to mask the second mask pattern 46a.
제 2 마스크 패턴(46a)을 마스크로 이용하여 제 2 두께의 게이트 절연막(43a)을 갖는 게이트 전극(44a) 양측의 기판(41)내에 2차 질소 이온주입을 실시하면 본 발명의 제 3 실시예에 따른 반도체 소자 제조공정이 완료된다.Second nitrogen ion implantation is performed in the substrate 41 on both sides of the gate electrode 44a having the gate insulating film 43a having the second thickness using the second mask pattern 46a as a mask. The semiconductor device manufacturing process according to this is completed.
이와 같은 본 발명의 제 3 실시예에서, 상기 1차 질소 이온주입은 상기 LDD영역(45,45a)을 형성하기 이전에 실시하는 것이 가능하고, 2차 질소 이온주입은 소오스/드레인 불순물 영역(48,48a)을 형성하기 이전에 실시하는 것이 가능하다.In the third embodiment of the present invention, the primary nitrogen ion implantation may be performed before forming the LDD regions 45 and 45a, and the secondary nitrogen ion implantation may be performed by the source / drain impurity region 48. It is possible to carry out before forming 48a).
즉, LDD영역(45,45a)을 형성하기 이전에 제 2 두께의 게이트 절연막(43a)을 갖는 게이트 전극(44a) 및 그 양측의 기판(41)이 노출되도록 제 1 마스크 패턴(46)을 형성한 후, 노출된 기판(41)내에 1차 질소 이온을 주입한다.That is, before forming the LDD regions 45 and 45a, the first mask pattern 46 is formed to expose the gate electrode 44a having the gate insulating film 43a having the second thickness and the substrate 41 on both sides thereof. After that, primary nitrogen ions are implanted into the exposed substrate 41.
이후, 제 1 마스크 패턴(46)을 제거한 다음, 저농도 불순물 이온주입을 통해각 게이트 전극(44,44a)의 양측 기판(41)내에 LDD영역(45,45a)을 형성하는 것이 가능하다.Thereafter, after removing the first mask pattern 46, it is possible to form the LDD regions 45 and 45a in the substrate 41 on both sides of the gate electrodes 44 and 44a through low concentration impurity ion implantation.
그리고 상기 2차 질소 이온주입은 상기 사이드월 스페이서(47,47a)를 형성한 후, 제 2 두께의 게이트 절연막(43a)을 갖는 게이트 전극(44a) 및 그 양측의 기판(41)이 노출되도록 제 2 마스크 패턴(46a)을 형성한 후, 노출된 기판(41)내에 질소 이온주입을 실시한다.The secondary nitrogen ion implantation is performed so that the gate electrode 44a having the gate insulating film 43a having the second thickness and the substrate 41 on both sides thereof are exposed after the sidewall spacers 47 and 47a are formed. After the two mask patterns 46a are formed, nitrogen ion implantation is performed in the exposed substrate 41.
이후, 도면에는 도시하지 않았지만, 제 2 마스크 패턴(46a)을 제거한 다음, 고농도 불순물 이온주입을 실시하여 각 게이트 전극(44,44a)들의 양측 기판(41)내에 소오스/드레인 불순물 영역(48,48a)을 형성한다.Subsequently, although not shown in the drawing, the second mask pattern 46a is removed, and then a high concentration of impurity ion implantation is performed to form source / drain impurity regions 48 and 48a in both substrates 41 of the gate electrodes 44 and 44a. ).
한편, 도 5는 핫 캐리어가 일어날 시점을 표준화(normalize)하여 종래와 본 발명간의 핫 캐리어 발생시점을 비교한 도면이다.Meanwhile, FIG. 5 is a view comparing the time point of occurrence of hot carriers between the conventional and the present invention by normalizing the time point at which hot carriers occur.
도 5에서도 알 수 있듯이, 두꺼운 게이트 절연막이 형성된 부분의 기판내에 질소 이온을 주입하는 본 발명을 적용할 경우, 종래에 비해 핫 캐리어 특성이 훨씬 늦게 일어나는 것을 볼 수 있다.As can be seen from Figure 5, when applying the present invention injecting nitrogen ions into the substrate of the portion where the thick gate insulating film is formed, it can be seen that the hot carrier characteristics occur much later than in the prior art.
즉, 10%정도의 특성저하가 일어날 시점을 비교하여 보면, 종래기술은 103이하의 시간축상에서 특성이 저하가 일어나는 반면에 본원 발명은 103이상에서 일어남을 알 수 있다.That is, when comparing the time when the characteristic degradation of about 10% occurs, it can be seen that while the prior art is deteriorated on the time axis of 10 3 or less, the present invention occurs at 10 3 or more.
따라서, 핫 캐리어가 일어날 시점을 표준화하여 이를 소자의 수명과 대비하여 볼 때, 종래에 비해 본 발명이 훨씬 수명이 길어짐을 볼 수 있다.Therefore, when the standardization of the hot carrier occurs and compared with the life of the device, it can be seen that the present invention is much longer than the conventional.
참고적으로 도 5는 두꺼운 게이트 절연막이 형성된 소자의 핫 캐리어 라이트 타임을 비교한 것이다.For reference, FIG. 5 compares a hot carrier write time of a device on which a thick gate insulating layer is formed.
이상 상술한 바와 같이, 본 발명의 반도체 소자 제조방법은 다음과 같은 효과가 있다.As described above, the semiconductor device manufacturing method of the present invention has the following effects.
두꺼운 게이트 절연막을 갖는 소자의 LDD영역 및 소오스/드레인 영역에 질소 이온을 주입하므로써, 질소 이온에 의한 핫 캐리어 라이프 타임을 개선시킬 수 있다.By injecting nitrogen ions into the LDD region and the source / drain regions of the device having the thick gate insulating film, it is possible to improve the hot carrier life time by the nitrogen ions.
따라서, 소자의 수명을 연장시킬 수 있다.Therefore, the life of the device can be extended.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990017862A KR100298461B1 (en) | 1999-05-18 | 1999-05-18 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990017862A KR100298461B1 (en) | 1999-05-18 | 1999-05-18 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000074141A KR20000074141A (en) | 2000-12-05 |
| KR100298461B1 true KR100298461B1 (en) | 2001-09-26 |
Family
ID=19586259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990017862A KR100298461B1 (en) | 1999-05-18 | 1999-05-18 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100298461B1 (en) |
-
1999
- 1999-05-18 KR KR1019990017862A patent/KR100298461B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000074141A (en) | 2000-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100215845B1 (en) | Fabrication process of semiconductor | |
| KR0166850B1 (en) | Method for fabricating transistor | |
| US6180473B1 (en) | Method for manufacturing semiconductor device | |
| KR100298461B1 (en) | Method for manufacturing semiconductor device | |
| KR20010037866A (en) | Method for forming dual gate insulator in semiconductor device | |
| KR19990071116A (en) | Manufacturing Method of Semiconductor Device | |
| KR100244789B1 (en) | Method for manufacturing semiconductor device | |
| KR100209732B1 (en) | Method of fabricating a semiconductor device | |
| KR100236046B1 (en) | Process for fabricating semiconductor device | |
| KR100587595B1 (en) | Method for fabricating semiconductor device | |
| KR100317332B1 (en) | Method for fabricating of semiconductor device | |
| KR100239452B1 (en) | Method for manufacturing semiconductor device | |
| KR0166888B1 (en) | Thin film transistor & its making method | |
| KR100891248B1 (en) | Method for forming triple gate oxide film | |
| KR0156120B1 (en) | Manufacture of thin film transistor | |
| KR100489588B1 (en) | Manufacturing Method of Top Gate Thin Film Transistor | |
| KR100186327B1 (en) | Method of fabricating mosfet | |
| KR100433490B1 (en) | Method of manufacturing semiconductor device | |
| KR19990070036A (en) | Manufacturing method of semiconductor device | |
| KR100244470B1 (en) | A fabrication method of dual gate oxide film for semiconductor device | |
| KR100298427B1 (en) | Method for fabricating semiconductor device | |
| KR100542980B1 (en) | Method for formming cmos thin film transistor having a lightly doped drain structure | |
| KR20050064329A (en) | Method for manufacturing transistor of semiconductor device | |
| KR20000003956A (en) | Method for manufacturing thin film transistors | |
| JPH05267248A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130422 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20170418 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20180418 Year of fee payment: 18 |
|
| EXPY | Expiration of term |