KR100297157B1 - 반도체에서의불순물확산을시뮬레이션하기위한방법 - Google Patents
반도체에서의불순물확산을시뮬레이션하기위한방법 Download PDFInfo
- Publication number
- KR100297157B1 KR100297157B1 KR1019980008294A KR19980008294A KR100297157B1 KR 100297157 B1 KR100297157 B1 KR 100297157B1 KR 1019980008294 A KR1019980008294 A KR 1019980008294A KR 19980008294 A KR19980008294 A KR 19980008294A KR 100297157 B1 KR100297157 B1 KR 100297157B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- diffusion
- point defect
- absorption
- impurities
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000009792 diffusion process Methods 0.000 title claims abstract description 55
- 239000012535 impurity Substances 0.000 title claims description 25
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000007547 defect Effects 0.000 claims abstract description 64
- 238000010521 absorption reaction Methods 0.000 claims abstract description 40
- 238000005468 ion implantation Methods 0.000 claims abstract description 40
- 238000004088 simulation Methods 0.000 claims abstract description 32
- 238000009826 distribution Methods 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 238000004458 analytical method Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 2
- 230000006870 function Effects 0.000 description 14
- 238000000137 annealing Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000004590 computer program Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
이온주입 공정에서 발생하는 초기 점결함의 농도분포는 이온주입 시뮬레이터에 의해 얻어진다. 분포의 국부 함수로서, 점결함의 흡수강도분포가 얻어진다. 상기 강도분포로부터 얻어진 점결함 흡수에 관한 항이 확산 방정식에 포함된다. 결과적인 방정식으로 확산 시뮬레이션이 수행된다. 따라서, 상기 확산 방정식을 이용하는 시뮬레이션은 2 또는 3 차원으로 확장될 수도 있으며, 다양한 이온주입 조건을 잘 처리할 수도 있다.
Description
본발명은 반도체 제조공정에 적용되는 컴퓨터 시뮬레이션 방법에 관한 것으로, 특히 점결함을 고려한 불순물 확산 시뮬레이션 방법에 관한 것이다.
컴퓨터를 이용하여, 공정 시뮬레이터는 이온주입 공정 및 이온확산 공정을 포함하는 반도체 LSI 제조공정에 의해 제조되는 소자에서의 불순물 프로파일 (profile) 의 모양 및 물리량을 계산하고 예상한다. 반도체 LSI 제조공정이 공정 시뮬레이터를 이용하여 최대 전기특성에 대해 최적화될 때, LSI 칩을 설계하는데 걸리는 시간 및 비용은 많은 실험용 LSI 칩이 만들어지고 테스트되는 경우에 비해 감소될 수 있다. 게다가, 공정 시뮬레이터가 반도체장치의 물리량을 계산하므로, 반도체장치에서의 불순물의 움직임을 분석할 수 있다. 공정 시뮬레이터의 세부사항에 대하여는 1990 년 4 월 20 일에 Sangyo-Tosho 출판사가 발행하고, Ryo Dan 이 저술한 "Technology of Process Device Simulator" 의 18 내지 79 쪽을 참조하라.
확산공정을 계산하기 위한 확산 시뮬레이션에 있어서, 개개의 불순물에 대한 확산 방정식을 풀어서 불순물의 움직임을 분석해야 한다. 이온주입 공정에서 발생하는 격자간 (interstitial) 실리콘원자 및 홀 (hole) 과 같은 점결함이 주입된 불순물과 상호작용을 한다. 따라서, 불순물이 가속되어 확산된다. 이러한 현상은 전자장에 대한 IEEE 회보 (1993 년 6 월), 제 40 권 제 7 번 1215 내지 1222 쪽, "A model for Boron Short Time Annealing After Ion Implantation" 에 설명되어 있다. 컴퓨터로 이러한 현상을 시뮬레이션하기 위하여, 격자간 실리콘원자 및 홀 (hole) 과 같은 점결함에 대한 확산 방정식이 해결되어야 한다.
한편, 이온주입 공정중에 많은 수의 점결함이 발생하는 영역은, 이 영역의 결정구조가 열화되기 때문에, 비정질이 된다. 그 결과 이러한 영역이 어닐링 (annealing) 되면, 그 초기에 비정질층이 재결정화된다. 이러한 재결정화된 영역 및 비정질이 아닌 영역 사이의 인터페이스 (interface) 에서, 격자간 실리콘원자 및 홀 (hole) 과 같은 점결함이 흡수되고, 따라서 불순물의 확산에 영향을 준다.
컴퓨터로 이러한 현상을 시뮬레이션하기 위해, 격자간 실리콘원자 또는 홀 (hole) 과 같은 점결함의 흡수에 대한 항이 확산 방정식에 포함된다. 상기 점결함 흡수에 관한 항은 R(x, t, T) 로 표시된다. 항 (R(x, t, T)) 은 다음과 같이 표현되다.
R(x, t, T) = K(x, T) [C(x, t) - C*(T)] ...................... (1) 여기에서, x 는 분석좌표벡터를, t 는 분석시간을, T 는 분석온도를, K(x, T) 는 점결함이 흡수되는 강도를, C(x, t) 는 점결함의 농도분포를, 그리고 C*(T) 는 열평형 상태에서의 점결함의 농도를 나타낸다.
상기 항 (R(x, t, T)) 이 확산 방정식에 포함되는 경우, 불순물의 확산을 정확히 시뮬레이션하기 위하여는, 강도 (K(x, T)) 가 이온주입 조건에 대응하도록 올바르게 평가되어야 한다.
1 차원 확산 시뮬레이션에서, 1995 년 6 월 Journal of Applied Physics 제 77 권 제 11 번 5630 내지 5641 쪽에, Bruno Baccus, Eric Vandenbossche 및Michel Lannoo 에 의한 "Modeling high-concentration boron diffusion under amorphization conditions" 에 설명되어 있는 바와 같이, 상기 점결함 흡수의 강도 (K(x, T)) 는 실험적인 분석 방정식에 의해 표현된다.
이러한 방법에 있어서, 도 5 에 도시된 바와 같이, 이온주입 시뮬레이터를 이용함으로써, 이온주입 공정에서 발생되는 점결함의 초기 농도 (곡선 (51) 으로 표시됨) 의 깊이 방향으로의 분포가 얻어진다. 이 분포는 CD(x) 로 표시된다. 상기 점결함의 초기 농도가 특정한 값 (CD,α) 과 등가인 좌표 (깊이) (xα) 와 함께, 강도 (K(x, T)) (곡선 (52) 로 표시됨) 가 다음과 같이 표현된다.
K(x, T) = α(T)exp[-(x-xα)2/xω] ..................................(2) 여기에서, α(T) 및 xω는 매개변수이다.
그러나, 종래의 확산 시뮬레이션에서, 점결함이 흡수되는 강도를 얻기 위하여는, 좌표 (xα) 가 이온주입 공정에서 발생되는 초기 점결함의 농도로부터 얻어져야만 했다. 따라서, 상기 확산 시뮬레이션을 2 차원이나 3 차원 시뮬레이션으로 확장하기가 어려웠다. 게다가, 이온주입 조건으로부터 얻어질 수 있는 매개변수는 xα뿐이기 때문에, 시뮬레이션이 다른 이온주입 조건에서 정확히 수행되도록 하는 매개변수를 결정하기가 어려웠다.
본발명은 상기한 관점으로부터 이루어진 것이다. 본발명의 목적은 2 차원이나 3 차원 시뮬레이션까지 확장될 수 있고 여러가지 이온주입 조건에서 이용될 수 있는 확산 시뮬레이션 방법을 제공하는 것이다.
본발명의 일 태양에 따르면, 반도체 LSI 제조공정의 이온주입 공정 및 열확산 공정중에 불순물의 확산을 시뮬레이션하기 위한 방법이 제공되는데, 이 방법은 열확산 공정중에 기판에서의 점결함의 흡수 강도를 그 변수가 1 차원, 2 차원 또는 3 차원 좌표로 표시된 분석 좌표벡터인 이온주입 공정중에 발생하는 점결함의 초기 농도의 분포함수로서 얻는 단계; 및 점결함에 의한 불순물의 흡수를 나타내고 상기 점결함의 흡수 강도와 함께 얻어지는 항을 확산 방정식에 포함시키는 단계를 구비한다.
상기 점결함은 격자간 (interstitial) 실리콘원자, 홀 (hole) 또는 격자간 실리콘원자 및 불순물로 구성되거나 홀 및 불순물로 구성된 복합 점결함일 수도 있다.
상기 흡수의 강도는 그 각각이 각각의 이온주입 공정중에 발생되는 점결함 강도의 초기 농도인 복수의 변수를 갖는 국부 함수로서 얻어질 수도 있다.
상기 흡수 강도는 또한 상기 이온주입 공정 다음의 또다른 열확산 공정에 대응하여 수정되는 점결함 강도의 초기 농도의 국부 함수로서 얻어질 수도 있다.
본발명의 이러한 목적 및 다른 목적, 특징 및 효과는, 첨부 도면에 도시된 바와 같이, 가장 바람직한 실시예에 대한 이하의 상세한 기재에 비추어 분명해질 것이다.
도 1 은 본발명의 제 1 실시예에 따른 확산 시뮬레이션 방법에서 격자간 실리콘의 흡수 강도를 얻기 위한 방법을 설명하는 그래프.
도 2 는 제 1 실시예에 따른 방법의 불순물 확산 시뮬레이션의 결과 및 측정된 불순물 농도의 값 사이의 관계를 도시하는 그래프.
도 3 은 본발명의 제 4 실시예에 따른 확산 시뮬레이션 방법에서 점결함의 흡수 강도를 얻기 위한 방법을 설명하기 위한 그래프.
도 4 는 본발명의 제 5 실시예에 따른 확산 시뮬레이션 방법에서 점결함의 흡수 강도를 얻기 위한 방법을 설명하기 위한 그래프.
도 5 는 점결함의 흡수 강도를 얻기 위한 종래의 방법을 설명하기 위한 그래프.
* 도면의 주요부분에 대한 부호의 설명 *
11 : 초기 점결함의 농도 12 : 격자간 실리콘의 흡수강도분포
이하에서, 첨부한 도면을 참조하여, 본발명의 제 1 실시예가 기재된다.
도 1 은 본발명의 제 1 실시예에 따른 확산 시뮬레이션 방법에서 점결함인 격자간 실리콘 (이하 첨자 I 로 표시됨) 의 흡수 강도를 유도하는 방법을 설명하기 위한 그래프이다.
이 실시예에서, 이온주입 공정에서 발생하는 초기 점결함 (도 1 의 곡선 (11)) 의 농도 (CD(x)) 가 이온주입 시뮬레이터로 얻어진다. 격자간 실리콘의 흡수 강도의 분포 (곡선 (12) 으로 표시됨) 가 농도 (CD(x)) 분포의 국부 함수로서 얻어진다. 강도 (KI(x, T)) 의 분포는 이하의 방정식으로 얻어진다.
KI(x, T) = fI(CD(x), T) ........................................... (3) 여기에서, x 는 1 차원 위치좌표 뿐만 아니라 2 차원이나 3 차원 위치좌표로 표시될 수도 있는 분석 좌표벡터를 나타낸다.
격자간 실리콘의 흡수 강도 (KI(x, T)) 를 이용하여, 상기 격자간 실리콘의 흡수에 관한 항 (RI(x, t, T)) 이 다음과 같이 표현된다.
RI(x, t, T) = KI(x, T)[CI(x, t) - C* I(T)] ........................ (4) 여기에서, CI(x, t) 는 격자간 실리콘의 농도 분포를 나타내고, C* I(T) 는 열평형 상태에서 격자간 실리콘의 농도 분포를 나타낸다.
함수 (fI(C, T)) 의 형태는, 주입되는 이온의 주입 도즈 (dose) 량 및 에너지와 같은 이온주입 조건 및 확산 온도 및 확산 시간과 같은 확산 조건에 변화가 생기는 경우에도 상기 확산 시뮬레이션이 수행되는 식으로, 선택된다. 예를 들어, 함수 (fI(C, T)) 는 다음의 다항식으로서 표현될 수도 있다.
KI(x, T) =Ki(T)(CD)i......................................... (5)
Ki(T) = Aiexp[-qBi/kBT] .......................................... (6) 여기에서, q 는 기본 전하량을 나타내고, kB는 볼쯔만 (Boltzmann) 상수를 나타낸다.
도 2 는 상기 다항식으로 나타난 점결함 흡수 항을 이용하는 1 차원 불순물 확산 시뮬레이션의 결과를 나타낸다. 도 2 에서, 곡선 (21) 은 이온주입 공정이 수행된 직후의 인 (P) 의 농도 분포를 나타낸다. 곡선 (22) 의 각 점은 어닐링이 수행된 후에 실제로 측정된 인 (P) 의 농도값을 나타낸다. 곡선 (23) 은 상기 확산 방정식이 점결함 흡수 항을 포함하지 않는 경우에 어닐링한 후의 인 (P) 의 농도 분포에 관한 시뮬레이션 결과를 나타낸다. 한편, 곡선 (24) 은 상기 확산 방정식이 상기 점결함 흡수 항을 포함하는 경우에 어닐링한 후의 인 (P) 의 농도 분포에 관한 시뮬레이션 결과를 나타낸다. 도 2 에 도시된 바와 같이, 상기 확산 방정식이 점결함 흡수 항을 포함하는 경우, 확산 시뮬레이션의 결과는 측정된 값과 정확히 일치한다.
이하에서, 본발명의 제 2 실시예가 기재된다.
상기 제 1 실시예와 본 실시예가 다른 점은 홀 (hole) (이하에서 첨자 V 로 표시됨) 의 흡수 강도가 격자간 실리콘 원자 대신 이용된다는 것이다.
제 2 실시예에서, 홀의 흡수 강도 분포는 이온주입 공정에서 발생되는 점결함의 초기 농도 CD(x) 분포의 국부 함수로서 얻어진다. 이 국부 함수는 다음과 같이 표현된다.
KV(x, T) = fV(CD(x), T) ........................................... (7)
홀의 흡수를 나타내는 항 (RV(x, t, T)) 은 다음과 같이 표현된다.
RV(x, t, T) = KV(x, T)[CV(x, T) - C* V(T)] ....................... (8), 여기에서, CV(x, T) 는 홀의 농도 분포를 나타내고, C* V(T) 는 열평형 상태에서 홀의 농도를 나타낸다.
항 (RV(x, t, T)) 은 확산 방정식에 포함된다.
이하에서, 본발명의 제 3 실시예가 기재된다.
앞의 두 실시예와 본 실시예가 다른 점은 격자간 실리콘 및 불순물 원자로 구성되거나 홀 및 불순물 원자로 구성되는 복합 점결함 흡수 강도가 이용된다는 것이다.
제 3 실시예에서, 복합 점결함 (이하 첨자 X 로 표시됨) 의 강도 분포는 이온주입 공정에서 발생되는 점결함의 초기 농도 (CD(x)) 분포의 국부 함수로서 얻어진다. 이러한 국부 함수는 다음과 같이 표현된다.
KX(x, T) = fX(CD(x), T) .......................................... (9)
복합 점결함의 흡수를 나타내는 항 (RX(x, t, T)) 은 다음과 같이 표현된다.
RX(x, t, T) = KX(x, T)[CX(x, t) - C* X(T)] ........................ (10), 여기에서, CX(x, t) 는 복합 점결함의 농도 분포를 나타내고, C* X(T) 는 열평형 상태에서 상기 복합 점결함의 농도 분포를 나타낸다.
항 (RX(x, t, T)) 은 확산 방정식에 포함된다.
이하에서, 도 3 을 참조하여, 본발명의 제 4 실시예가 기재된다.
도 3 은 본발명의 제 4 실시예에 따른 점결함의 흡수 강도를 얻기 위한 시뮬레이션 방법을 도식적으로 보인다.
앞의 세 실시예와 본 실시예가 다른 점은 이온주입 공정이 여러번 수행된다는 것이다.
어닐링하기 전에 이온주입 공정을 여러번 수행하는 경우에 대응하여, 점결함의 초기 농도 (Ci D(x)) (여기에서 i 는 각각의 주입 공정의 일련 번호를 나타냄) 분포가, 예를 들어 한쌍의 분포가 곡선 (31, 32) 에 의해 나타나는 도 3 에 도시된 바와 같이, 각각의 이온주입 공정에 대한 이온주입 시뮬레이터를 이용하여 얻어진다.
본 실시예에서, 점결함의 흡수 강도 분포 (곡선 (33) 으로 나타남) 는 그 변수가 점결함의 초기 농도인 함수로서 표현된다. 이러한 함수는 다음과 같이 표현된다.
K(x, T) = f(C1 D(x), C2 D(x), ..., Ci D(x), ..., T) ................... (11)
이하에서, 도 5 를 참조하여, 본발명의 제 5 실시예가 설명된다.
도 4 는 본발명의 제 5 실시예에 따른 점결함의 흡수 강도를 얻기 위한 시뮬레이션 방법을 도식적으로 보인다.
제 5 실시예와 앞의 네 실시예와의 차이점은 시뮬레이션에서 이온주입 공정 및 어닐링 사이에 또다른 어닐링이 삽입된다는 것이다.
이온주입 공정이 수행될 때 발생하는 점결함의 초기 농도 CD(x) 의 분포 (곡선 (41) 로 나타남) 가 상기 또다른 어닐링이 연속적으로 적용될 때 시간에 따라 변한다는 것이다. 따라서, 제 5 실시예에서, 점결함의 흡수 강도 분포 (곡선 (43)) 는 상기 또다른 어닐링 후에 변한 점결함 (Ct D(x)) 의 초기 농도 (곡선 (43)) 의 함수로서 표현된다. 이 함수는 다음과 같이 표현된다.
K(x, T) = f(Ct D(x), T) ............................................ (12)
상기한 바와 같이, 본발명의 확산 시뮬레이션 방법에 따르면, 불순물의 확산은 점결함의 흡수를 나타내는 항을 포함하는 확산 방정식으로 1 차원 공간뿐만 아니라 2 차원 공간이나 3 차원 공간에서도 시뮬레이션된다. 더욱이, 상기 확산 시뮬레이션은 이온주입 후 어닐링 및 다중 이온주입과 같은 이온주입 공정의 다양한 조건을 잘 처리할 수 있고, 따라서 확산 시뮬레이션의 실용성이 고양된다.
바람직하게도, 본발명은 CPU, 주기억장치, 보조기억장치, 및 상기 CPU, 주기억장치 및 보조기억장치를 접속하는 버스를 구비하는 컴퓨터 시스템에서 실행되는 컴퓨터 프로그램이다. 이 컴퓨터 프로그램은 보조기억장치에 저장된다. 이 컴퓨터 프로그램은 실행하는 동안 주기억장치에 있게 된다. 이 컴퓨터 프로그램은 CPU 로 하여금 상기한 기능 및 방법을 수행하게 하는 명령을 포함한다.
본발명이 비록 가장 바람직한 실시예에 관하여 도시되고 설명되었지만, 그 형태 및 세부 사항에 전술한 변경 및 다른 변경, 생략, 및 추가가 본발명의 범위 및 사상으로부터 벗어남이 없이 이루어질 수도 있다는 것은 당업자라면 이해할 수 있다.
상기한 본발명에 따르면, 1 차원뿐만 아니라 2 차원이나 3 차원 시뮬레이션까지 확장될 수 있고 여러가지 이온주입 조건에서 이용될 수 있는 확산 시뮬레이션 방법이 제공된다.
Claims (7)
- 반도체 LSI 제조에 있어서 이온주입 공정 및 열확산 공정중에 불순물의 확산을 시뮬레이션하기 위한 방법으로서,그 변수가 1 차원, 2 차원 또는 3 차원 좌표로 표시되는 분석 좌표벡터인 이온주입 공정중에 발생되는 점결함의 초기 농도 분포의 국부 함수로서 상기 열확산 공정중에 기판의 점결함 흡수 강도를 얻는 단계로서, fI이 상기 국부 함수, x 는 상기 분석 좌표 벡터, T 는 절대 온도, CD는 상기 점결함의 초기 농도 분포를 나타낼 때, 상기 점결함의 흡수 강도 K(x,T) 는 하기와 같은 방정식K(x,T)=fI(CD(x),T)으로 표현되는 단계; 및상기 점결함에 의한 상기 불순물의 흡수를 나타내는 항을 확산 방정식에 포함시키는 단계를 구비하고,상기 항은 상기 점결함의 흡수 강도로 얻어지고,상기 확산 방정식이 점결함에 관한 것이고, 상기 점결함의 확산 방정식 및 불순물의 확산 방정식을 포함하는 연립 방정식에 포함되는 것을 특징으로 하는 시률레이션 방법.
- 제 1 항에 있어서,상기 점결함은 격자간 실리콘 원자임을 특징으로 하는 시뮬레이션 방법.
- 제 1 항에 있어서,상기 점결함은 홀임을 특징으로 하는 시뮬레이션 방법.
- 제 1 항에 있어서,상기 점결함은 격자간 실리콘 원자 및 불순물로 구성되거나 홀 및 불순물로 구성되는 복합 점결함임을 특징으로 하는 시뮬레이션 방법.
- 제 1 항 내지 제 4 항중 어느 한 항에 있어서,상기 이온주입 공정이 상기 열확산 공정 전에 복수번 수행되는 경우에 대응하여 상기 흡수 강도가 그 각각이 상기 각각의 이온주입 공정중에 발생되는 점결함 강도의 초기 농도인 복수의 변수를 갖는 국부 함수로서 얻어지는 것을 특징으로 하는 시뮬레이션 방법.
- 제 5 항에 있어서,상기 흡수 강도는 상기 이온주입 공정 다음의 또다른 열확산에 대응하여 수정되는 점결함 강도의 초기 농도의 국부 함수로서 얻어지는 것을 특징으로 하는 시뮬레이션 방법.
- 제 1 항 내지 4 항중 어느 한 항에 있어서,상기 흡수 강도는 상기 이온주입 공정 다음의 또다른 열확산에 대응하여 수정되는 점결함 강도의 초기 농도의 국부 함수로서 얻어지는 것을 특징으로 하는 시뮬레이션 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5755697A JP3102374B2 (ja) | 1997-03-12 | 1997-03-12 | 拡散シミュレーション方法 |
| JP97-57556 | 1997-03-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980080183A KR19980080183A (ko) | 1998-11-25 |
| KR100297157B1 true KR100297157B1 (ko) | 2001-08-07 |
Family
ID=13059099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980008294A KR100297157B1 (ko) | 1997-03-12 | 1998-03-12 | 반도체에서의불순물확산을시뮬레이션하기위한방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6154718A (ko) |
| EP (1) | EP0864992A3 (ko) |
| JP (1) | JP3102374B2 (ko) |
| KR (1) | KR100297157B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697771B1 (en) * | 1999-06-30 | 2004-02-24 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing system and the method thereof |
| WO2002080045A2 (en) * | 2001-03-28 | 2002-10-10 | California Institute Of Technology | De novo processing of electronic materials |
| JP4991062B2 (ja) * | 2001-05-29 | 2012-08-01 | ラピスセミコンダクタ株式会社 | 半導体プロセスデバイスモデリング方法 |
| WO2007007402A1 (ja) * | 2005-07-13 | 2007-01-18 | Fujitsu Limited | イオン注入のシミュレーション方法及び半導体装置の製造方法 |
| JP5405055B2 (ja) * | 2008-06-18 | 2014-02-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法 |
| JP6135611B2 (ja) * | 2014-07-03 | 2017-05-31 | 信越半導体株式会社 | 点欠陥濃度計算方法、Ｇｒｏｗｎ−ｉｎ欠陥計算方法、Ｇｒｏｗｎ−ｉｎ欠陥面内分布計算方法及びこれらを用いたシリコン単結晶製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4599118A (en) * | 1981-12-30 | 1986-07-08 | Mostek Corporation | Method of making MOSFET by multiple implantations followed by a diffusion step |
| US5504016A (en) * | 1991-03-29 | 1996-04-02 | National Semiconductor Corporation | Method of manufacturing semiconductor device structures utilizing predictive dopant-dopant interactions |
| JPH06283458A (ja) * | 1993-03-30 | 1994-10-07 | Toshiba Corp | シミュレーション方法及びシミュレーション装置 |
| JP2713212B2 (ja) * | 1995-03-13 | 1998-02-16 | 日本電気株式会社 | 拡散シミュレーション方法 |
-
1997
- 1997-03-12 JP JP5755697A patent/JP3102374B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-11 EP EP98104401A patent/EP0864992A3/en not_active Withdrawn
- 1998-03-12 US US09/041,504 patent/US6154718A/en not_active Expired - Fee Related
- 1998-03-12 KR KR1019980008294A patent/KR100297157B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10256174A (ja) | 1998-09-25 |
| EP0864992A2 (en) | 1998-09-16 |
| KR19980080183A (ko) | 1998-11-25 |
| US6154718A (en) | 2000-11-28 |
| EP0864992A3 (en) | 2000-03-01 |
| JP3102374B2 (ja) | 2000-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Alvarez et al. | Application of statistical design and response surface methods to computer-aided VLSI device design | |
| US8370774B2 (en) | Constructing mapping between model parameters and electrical parameters | |
| US20160171136A1 (en) | Method for automated assistance to design nonlinear analog circuit with transient solver | |
| JP3585681B2 (ja) | 半導体シミュレーション方法および半導体シミュレーション装置 | |
| KR100297157B1 (ko) | 반도체에서의불순물확산을시뮬레이션하기위한방법 | |
| US5889687A (en) | Simulator, simulation and fabrication methods of semiconductor device and storage medium storing program for executing the simulation method | |
| Allan et al. | Hierarchical critical area extraction with the EYE tool | |
| KR19990083575A (ko) | 반도체소자의시뮬레이션방법 | |
| KR100316314B1 (ko) | 비정질화영역 결정방법 및 장치 | |
| KR100286734B1 (ko) | 이온주입의시뮬레이팅방법 | |
| Fair et al. | Two-dimensional process simulation using verified phenomenological models | |
| JPH06283458A (ja) | シミュレーション方法及びシミュレーション装置 | |
| Senez et al. | 3-dimensional simulation of thermal diffusion and oxidation processes | |
| JP3104649B2 (ja) | 不純物拡散シミュレーション方法 | |
| JP3003392B2 (ja) | イオン注入プロセスのシミュレーション方法 | |
| Tanabe | Technology CAD at NEC | |
| Law | Challenges to achieving accurate three-dimensional process simulation | |
| JPH0653155A (ja) | 半導体素子のシミュレーション方法および装置 | |
| Law | The virtual IC factory... can it be achieved? | |
| JPH1012610A (ja) | 半導体プロセスシミュレーション方法 | |
| JPH08213334A (ja) | 半導体素子の製造方法 | |
| JP2964992B2 (ja) | 拡散シミュレーション方法 | |
| Penumalli | Computer simulation in VLSI process modeling | |
| Depeursinge et al. | SIMULATION OF COUPLED IMPURITIES DIFFUSION UNDER OXIDIZING CONDITIONS. APPLICATION TO THE OPTIMIZATION OF THE p‐WELLS IN CMOS TECHNOLOGY | |
| JPH1022231A (ja) | シミュレーション装置及びその方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |