KR100296001B1 - 다층하이브리드집적회로제조방법 - Google Patents

다층하이브리드집적회로제조방법 Download PDF

Info

Publication number
KR100296001B1
KR100296001B1 KR1019980056311A KR19980056311A KR100296001B1 KR 100296001 B1 KR100296001 B1 KR 100296001B1 KR 1019980056311 A KR1019980056311 A KR 1019980056311A KR 19980056311 A KR19980056311 A KR 19980056311A KR 100296001 B1 KR100296001 B1 KR 100296001B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit
multilayer
adhesion
manufacturing
Prior art date
Application number
KR1019980056311A
Other languages
English (en)
Other versions
KR20000040636A (ko
Inventor
지성근
우준환
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019980056311A priority Critical patent/KR100296001B1/ko
Publication of KR20000040636A publication Critical patent/KR20000040636A/ko
Application granted granted Critical
Publication of KR100296001B1 publication Critical patent/KR100296001B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 목적은, 다층회로 하이브리드 집적회로를 제조하는 방법에 있어서, 랩 어라운드 방식의 입출력 단자가 구현 가능하고, 별도의 면적을 차지하는 리드 핀에 의한 입출력 형성이 아니라 기판 측면을 이용하므로 하이브리드의 모듈 제작 가능하도록 하며, 입출력 설계시 별도의 공정이 필요 없고, BGA, CSP 등의 다양한 패키지로 만들 수 있는 다층회로 하이브리드 집적회로 제조 방법을 제공하는 데에 있다.
본 발명의 구성은, 기판에 감광성 물질이 혼합된 도체 및 절연체 페이스트와 비아 홀용 페이스트를 사용하여 스크린 인쇄 기술과 포토이미징 기술을 적용하여 다층 회로를 구현하는 기법에 의하여 내부 다층회로를 적층하는 제1공정; 상기에서 적층된 회로 기판을 표면처리함으로써 박막 전도선과의 접착력을 증진시키는 제2공정; 상기에서 접착력이 증진된 회로에 접착력이 우수한 도체를 이용하여 금속 증착하고 도금 기술을 적용하는 박막 전도선 기법으로 회로를 상호 접목하는 제3공정; 드로우 홀을 이용하여 내부 다층 회로와 상위층 및 하위층 회로를 상호 연결하고 입출력 단자를 형성하여 패키징하는 제4공정을 포함하여 이루어진다.

Description

다층회로 하이브리드 집적회로 제조 방법
본 발명은 다층회로 하이브리드 집적회로 제조 방법에 관한 것으로, 보다 상세하게 말하면, 다층회로 구현 가능한 포델(FODEL) 후막 적층 기법과 고기능의 소자 및 모듈화가 가능한 박막 전도선 기법의 강점을 접목한 다층회로 하이브리드 집적회로 제조 방법에 관한 것이다.
집적회로 제조 방법은 형성되는 막의 두께에 따라 크게 형성되는 막이 얇은 박막 기법과 형성되는 막이 두꺼운 후막 기법으로 나눌 수 있다.
상기 후막(Thick Film) 하이브리드 집적회로 제조의 대표적인 기반 기술은 스크린 인쇄(screen print)로, 스크린 인쇄의 특징은 다층회로를 형성할 수 있는 장점을 가지고 있는데, 두께가 너무 두꺼워지는 단점이 있다.
그와 같은 단점을 극복하기 위한 방법으로 듀퐁사에서는 포델(FODEL) 기법이라는 적층 방법을 제안하였는데, 상기 포델 기법이란 감광성 물질을 도체 및 절연체 페이스트(paste)와 비아 홀(Via Hole)용 페이스트에 혼합하여 사용하고, 스크린 인쇄 기술과 포토 이미징 기술을 적용하여, 저가격으로 정밀한 다층회로의 형성이 가능한 후막 집적회로 공정 기술이다.
이하, 첨부된 도면을 참조하여, 종래의 포델 후막 적층 기술에 의한 집적회로 제조 방법을 설명한다.
도 1에 도시되어 있듯이, 포델 기술에 의하여 집적회로를 제조하는 방법은 우선, 세라믹(ceramic) 기판(1)에 레이저를 이용하여 홀 등의 필요한 부분을 가공하고, 설계된 패턴에 따라 제작된 메쉬(Mesh)와 인쇄장비를 사용하여 상기 세라믹 기판에 감광성 물질이 혼입된 도체 페이스트를 스크린 인쇄한 후 건조시킨다.
그리고 나서, 도체 페이스트가 인쇄된 기판에 자외선으로 노광하고, 현상하여 패턴을 형성하고, 고온 소성함으로써 도체층(2)을 형성한다.
상기와 같은 방법으로 감광성 물질이 혼합된 절연체 페이스트를 스크린 인쇄하고, 건조시킨 후, 노광하고, 현상하며, 소성하며, 절연층(3)을 구현한다.
그리고, 상기 절연층(3)에 형성된 비아 홀(12) 안에 도체 페이스트를 스크린 인쇄하여 충진시키고, 건조 후 소성함으로써 1개 층을 형성한다.
상기와 같은 방법으로 도체(4)와 절연체(5)를 만들고, 그 과정을 여러 번 반복함으로써 다층회로를 구현한다.
그런 다음, 최상위층에 솔더 패드(solder pad), 본드 패드(bond pad), 및 입출력 패드를 별도로 인쇄/건조/소성하여 형성하고, 패턴을 보호하기 위하여 보호막 페이스트를 인쇄/건조/소성한다.
그리고 나서, 형성된 다층회로 기판에 칩부품을 실장하여 솔더링, 본딩 공정으로 조립하며, 설계된 입출력 형상에 따라 핀 삽입 등의 공정을 진행한다.
상기에서 살펴본 바와 같이, 종래의 포델 기법에 의한 집적회로 제조 방법은 도체와 절연체를 번갈아가며 스크린 인쇄함으로써 다층회로의 집적회로를 제조하며, 저비용으로 다층의 회로를 구현 가능한 장점이 있다.
그런데, 상기와 같은 종래의 포델 기법에 의한 집적회로 제조 방법은 기판 모서리를 이용하는 랩 어라운드(wrap-around; 측면 입출력 처리) 방식의 입출력 구현시 포델 기법의 금 도체 외에 별도의 다른 도체(예를 들면 은, 팰러듐/은 화합물, 백금/은 화합물 등)를 스크린 인쇄하여 회로를 형성하여야 하므로, 공정이 복잡해지고, 무선주파수(RF) 회로 구현에 용이한 랩 어라운드 방식 외에 다수의 입출력 신호 처리가 가능한 BGA(Ball Grid Array) 방식 및 소형 패키지(package)인 CSP(Chip Scale Package) 등 여러 가지 입출력 구현이 어려우며, 패키지 형성의 한계점과 양면 실장이 가능한 드로우 홀 처리가 불가능하고, 입출력 설계시 별도의 공정으로 패드를 구현하여야 하는 문제점이 있다.
또한, 종래 기술의 집적회로 제조 방법은 금 도체로는 드로우 홀의 형성이 불가능하여 다른 도체를 적용하여 형성하여야 하므로 공정이 복잡해지고, 레이저로 가공된 기판의 홀의 크기도 드로우 홀 형성의 재현성으로 8밀리 홀 이상 크기로 가공되어야 하는데, 이러한 것은 고집적 회로 구현의 제한과 단면 소자 실장을 가속화시켜 부품에 대한 집적도를 감소시키는 문제점이 있다.
또, 종래 기술에 의한 집적회로 제조 방법은 부품을 실장 조립시 사용되는 솔더는 후막 페이스트인 금 도체와 접합시 회로가 박리되는 등 적용이 어려우며, 이를 해결하기 위하여 솔더와 접합성이 가능한 도체(예를 들면 은, 백금/은 화합물, 팰러듐/은 화합물)로 패드를 추가 형성해야 하는 단점이 있다.
그리고, 종래 기술에 의한 집적회로 제조 방법은 절연층 두께와 유전율을 설계에 적용하는 고주파 회로는 절연층 두께의 재현성이 확보되어야 임피던스 정합을 할 수 있으나, 스크린 인쇄 공정을 이용하는 포델 기겁은 절연층 두께의 재현성 부족으로 10GHz 이상의 고주파 회로에 적용하지 못하는 단점이 있다.
또, 종래 기술의 집적회로 제조 방법은 감광성 페이스트의 건조 상태로 현상된 패턴을 고온 소성할 때, 페이스트의 축소율로 인해 3밀리 이하의 미세 선폭은 패턴 재현성이 없고 선폭과 선간의 형성이 정밀해야 하는 고주파 회로 적용시 신호 손실이 큰 단점이 있다.
따라서, 본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 다층회로 하이브리드 집적회로를 제조하는 방법에 있어서, 랩 어라운드 방식의 입출력 단자가 구현 가능하고, 별도의 면적을 차지하는 리드 핀에 의한 입출력 형성이 아니라 기판 측면을 이용하므로 하이브리드의 모듈 제작 가능하도록 하며, 입출력 설계시 별도의 공정이 필요 없고, BGA, CSP 등의 다양한 패키지로 만들 수 있는 다층회로 하이브리드 집적회로 제조 방법을 제공하는 데에 있다.
또 다른 본 발명의 목적은, 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 드로우 홀의 크기를 줄일 수 있도록 함으로써 고집적 회로 구현을 할 수 있으며, 하이브리드 회로를 구현할 수 있는 다층회로 하이브리드 집적회로 제조 방법을 제공하는 데에 있다.
본 발명의 또 다른 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 10GHz 이상의 고주파 회로에 적용 가능한 다층회로 하이브리드 집적회로 제조 방법을 제공하는 데에 있다.
또, 본 발명의 또 다른 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 미세 선폭 및 선간 구현이 가능하도록 하여 고집적 회로 및 고주파 소자 형성이 가능하고, 드로우 홀을 통한 양면 회로를 구현할 수 있는 다층회로 하이브리드 집적회로 제조 방법을 제공하는 데에 있다.
그리고, 본 발명의 또 다른 목적은 본딩 패드, 솔더 패드, 입출력 패드 등의 여러 패턴을 한번에 동시에 형성할 수 있어 공정이 단순하며, 신뢰성 있는 회로를 구현 할 수 있는 다층회로 하이브리드 집적회로 제조 방법을 제공하는 데에 있다.
도 1은 종래 기술에 의한 집적회로를 적용한 단면도,
도 2는 본 발명의 실시예에 따른 다층회로 하이브리드 집적회로를 적용한 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 기판, 22 : 1차 도체, 23 : 1차 절연체, 24,25 : 입출력 패드,
26 : Die 패드, 27 : 부품 패드, 28 : 비아 홀, 29 : 드로우 홀,
30 : BGA(Ball Grid Array)
상기의 목적을 달성하기 위한 본 발명의 구성은 다음과 같이 이루어진다.
기판에 감광성 물질이 혼합된 도체 및 절연체 페이스트와 비아 홀용 페이스트를 사용하여 스크린 인쇄 기술과 포토이미징 기술을 적용하여 다층회로를 구현하는 기법에 의하여 내부 다층회로를 적층하는 제1공정;
상기에서 적층된 회로 기판을 표면처리함으로써 박막 전도선과의 접착력을 증진시키는 제2공정;
상기에서 접착력이 증진된 회로에 접착력이 우수한 도체를 이용하여 금속 증착하고 도금 기술을 적용하는 박막 전도선 기법으로 회로를 상호 접목하는 제3공정;
드로우 홀을 이용하여 내부 다층 회로와 상위층 및 하위층 회로를 상호 연결하고 입출력 단자를 형성하여 패키징하는 제4공정을 포함하여 이루어진다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 2에 도시되어 있듯이, 본 발명의 실시예에 따른 다층회로 하이브리드 집적회로는 다음과 같은 공정에 따라 제조한다.
우선 크게 본 공정을 구분하면, 기판에 감광성 물질이 혼합된 도체 및 절연체 페이스트와 비아 홀용 페이스트를 사용하여 스크린 인쇄 기술과 포토이미징 기술을 적용하여 다층회로를 구현하는 기법에 의하여 내부 다층회로를 적층하며, 이 공정은 기존의 포델 공정과 같은 공정이다.
그 다음, 상기에서 적층된 회로 기판을 표면처리함으로써 박막 전도선과의 접착력을 증진시킨다.
그리고 나서, 상기에서 접착력이 증진된 회로에 접착력이 우수한 도체를 이용하여 금속 증착하고 도금 기술을 적용하는 박막 전도선 기법으로 회로를 상호 접목시키며, 마지막으로 드로우 홀을 이용하여 내부 다층 회로와 상위층 및 하위층 회로를 상호 연결하고 입출력 단자를 형성하여 패키징함으로써 제품을 완성한다.
상기 공정들을 세분화하여 설명하면 다음과 같다.
세라믹 기판(21)에 레이저 장비를 이용하여 회로 연결에 필요한 홀 등을 가공한다.
그리고, 오염물질 및 세라믹 기판의 미세한 균열(예를 들면 크랙(crack))을 고온 열처리를 통하여 제거한다.
그리고 나서, 기판을 순수(純水, 50∼60℃)가 채워져 있는 초음파 세척조에서 30여분 동안 세척한 뒤 건조시키며, 여기까지가 기판을 세정하는 초기 준비 공정이다.
그리고, 기판에 감광성 물질이 혼합된 도체 페이스트를 스크린 인쇄하고, 도체 페이스트를 건조시킨 뒤, 패턴이 형성된 포토 마스크를 사용하여 자외선을 조사하고 현상시킨다.
그리고, 상기에서 현상된 도체를 고온에서 소성함으로써 1차 도체층(22)을 형성한다.
그런 다음, 감광성 물질이 혼입된 절연체 페이스트를 스크린 인쇄하고, 절연체 페이스트를 건조시킨 뒤, 패턴이 형성된 포토 마스크를 이용하여 자외선을 조사시킨 후 현상한다.
그리고 상기에서 현상된 절연체를 고온에서 소성함으로써 1차 절연체층(23)을 형성한다.
그런 다음, 절연층에 형성된 비아 홀(28)에 도체를 스크린 인쇄하여 충진하고, 상기 비아 홀(28)에 채워진 도체를 건조하고 소성함으로써 집적회로 1개 층을 완성한다.
설계 형상에 따라 상기의 동작들을 반복함으로써 다층회로를 형성한다.
상기와 같은 방법으로 다층회로를 형성한 이후, 박막 전도선과의 접착력을 증진시키기 위하여 기판을 표면처리하는데, 불산(HF) 1%∼5% 용액에 20초∼40초 동안 침적하여 표면 처리하고, 순수로 3분∼7분 동안 세척한 뒤 건조시킨다.
상기에서 가급적이면, 불산의 농도는 1%이고, 침적 시간은 30초, 순수 세척시간은 5분으로 하는 것이 좋다.
상기와 같은 표면 처리 공정을 통하여, 다층 회로가 형성된 회로기판의 표면이 부드럽지 않고 우둘투둘하게 형성된다.
상기 공정 이후 다층회로가 형성된 기판 양면에 접착력이 우수한 티타늄(Titanium)을 2,000Å∼3,000Å 깊이로 증착하고, 주전도선으로 사용하는 구리의 확산(Diffusion)을 방지하기 위하여 팰러듐(Palladium)을 700Å∼1,300Å 깊이로 증착하며, 그 위에 전기 전도도가 우수한 구리를 2,000Å∼3,000Å 깊이로 증착한다.
상기에서 가급적이면, 티타늄의 증착 깊이는 2,500Å로, 팰러듐의 증착 깊이는 1,000Å, 구리의 증착 깊이는 2,500Å로 하는 것이 좋다.
상기 공정 이후, 금속 증착된 기관 양면에 패턴을 형성하기 위하여 감광제를 입히고, 패턴이 현상된 포토 마스크(Photo Mask)를 사용하여 기판 양면에 자외선을 조사(노광)하여 현상한다.
상기와 같은 공정으로 감광성에 의하여 패턴이 형성되면, 도금의 접착력을 향상시키기 위하여 기판을 산소 플라즈마(Plasma)에서 150∼250와트(Watt), 7∼13분 동안 세척하고 산화막이 형성된 면을 7%∼13% 황산조에서 50∼70초 동안 침적하여 제거하고, 순수에서 50∼70초 동안 세척한다.
상기에서 가급적이면, 산소 플라즈마는 200와트, 10분 동안 세척하고, 황산조의 황산 농도는 10%로 1분 동안 침적하며, 순수에서는 1분 동안 세척하는 것이 좋다.
그리고 나서, 금속 증착된 구리와 접착력을 유지하기 위하여 도금조에서 구리를 8μm 두께로 도금하고, 금속 접착력이 우수한 니켈(Nickel)을 2μm 두께로 전기 도금한다.
금실(Gold Wire)에 의한 접착력을 향상시키기 위하여, 상기 니켈 위에 금을 1μm 두께로 도금한다.
그리고 나서, 감광제를 박리(제거)한 뒤, 전기 도금된 외의 증착된 금속(티타늄, 팰러듐, 구리)을 식각하며, 여기까지의 공정이 박막 전도선 기법에 의한 공정이다.
상기와 같은 공정 이후, 패키지 공정에 들어가는데, 우선 형성된 회로를 외부 환경으로부터 보호하기 위해 보호막 페이스트를 스크린 인쇄하고, 건조시킨 후 경화시킨다.
그리고, 기판 위에 솔더를 인쇄하고, 부품 패드(27)를 통하여 부품을 실장하며, 적정 온도 조건에서 솔더링(soldering)한다.
그리고 나서, 솔더 속에 함유된 플럭스(flux)를 세척한 뒤 집적 회로 다이(Die)를 부착하고, 와이어 접착을 한다.
그리고, 접착된 와이어를 보호하기 위하여 보호수지로 몰딩(molding)하고 경화시킨다.
마지막으로, 입출력 단자에 맞게 BGA(30), CSP, 또는 기타 리드 핀 등을 삽입하여 입출력단자(24, 25)를 형성함으로써 패키징 공정을 마무리한다.
상기와 같은 공정을 통하여 기존에는 포델 기법으로 내부 회로를 적층한 다음 박막 전도선 기법을 적용함에 있어서 문제가 되었던 접착력의 문제가 해결됨으로써, 집적회로의 고집적화 및 하이브리드화가 가능해지고, 또한, 고주파 회로에의 적용도 용이하게 실시할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정된 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변환 및 변경이 가능한 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.
따라서, 상기와 같이 동작하는 본 발명은 기판 측면을 드로우 홀 가공하고 금속증착 및 금속식각 공정으로 고주파 회로 특성이 우수한 랩 어라운드 방식의 입출력 단자 구현이 가능하고, 별도의 면적을 차지하는 리드 핀에 의한 입출력 형성이 아니라 기판 측면을 이용하므로 하이브리드의 모듈 제작 가능하고, 드로우 홀을 사용하여 기판 후면에 입출력 신호를 처리하는 BGA 형성이 가능하므로, 많은 입출력 단자 설계 및 구현이 가능하며, 입출력 설계시 별도의 공정이 필요 없고, BGA, CSP 등의 다양한 패키지로 만들 수 있는 효과가 있다.
또, 상기와 같이 동작하는 본 발명은, CSP 형성도 솔더 무전해 도금 기술을 이용하여 솔더 범프(bump)를 형성하고, 입출력 신호처리가 가능하므로, 초소형의 다층회로를 구현할 수 있는 효과가 있다.
그리고, 상기와 같이 동작하는 본 발명은, 부품 실장시 솔더와 접합하여 패드 박리가 되는 후막 기술에 비하여 접착력이 우수한 티타늄과 같은 도체를 금속 증착하고 도금 기술을 적용하는 박막 전도선 기법을 사용함으로써, 솔더와의 접착력이 우수하고, 고신뢰성의 소자 실장이 가능한 효과가 있다.
또, 상기와 같이 동작하는 본 발명은, 현상 기술을 이용하므로, 패턴의 재현성과 도금에 의한 도체 두께 형성의 안정성으로 10GHz 이상의 고주파 회로에 적용할 수 있는 효과가 있다.
그리고, 상기와 같이 동작하는 본 발명은, 3밀리미터 이하의 미세 선폭 및 선간 구현이 가능하므로, 고집적 회로 및 고주파 소자 형성이 가능하고, 드로우 홀을 통한 양면 회로 구현으로 고집적 회로 구현이 가능하며, 본딩 패드, 솔더 패드, 입출력 패드 등 여러 패턴을 박막 전도선 형성 방법으로 한 번에 동시 형성할 수 있어, 공정이 단순하고, 신뢰성 있는 회로를 구현할 수 있는 효과가 있다.
따라서, 상기와 같이 동작하는 본 발명은, 내부 회로는 저가의 포델 기법을 적용하고, 상위층과 하위층은 박막 전도선 기법을 적용함으로써, 고집적이면서, 저가의 멀티칩(Multichip) 모듈(Module)을 제작할 수 있는 효과가 있다.

Claims (14)

  1. 기판에 감광성 물질이 혼합된 도체 및 절연체 페이스트와 비아 홀용 페이스트를 사용하고 스크린 인쇄 기술과 포토이미징 기술을 적용하며 다층회로 구현 기법에 의하여 내부 다층회로를 적층하는 제1 공정; 상기 제1 공정에서 적층된 회로 기판을 표면 처리함으로써 박막 전도선과의 접착력을 증진시키는 제2 공정; 상기 제2 공정에서 접착력이 증진된 회로에 접착력이 우수한 도체를 이용하여 금속 증착하는 동시에 도금 기술에 의한 박막 전도선 기법으로 회로를 상호 접목하는 제3 공정; 드로우 홀을 이용하여 내부 다층 회로와 상위층 및 하위층 회로를 상호 연결하고 입출력 단자를 형성하여 패키징하는 제4 공정을 포함하여 이루어지는 것을 특징으로 하는 다층 하이브리드 집적회로 제조 방법.
  2. 제1항에 있어서, 상기 제2공정은, 상기에서 적층된 회로 기판을 1%~5% 농도의 불산(HF) 용액을 이용하여 표면처리하는 것을 특징으로 하는 다층 하이브리드 집적회로 제조 방법.
  3. 제1항에 있어서, 상기 제2공정의 구성은, 상기 적층된 집적회로를 상기 불산 용액에 침적하여 표면 처리하는 공정; 순수로 세척하는 공정; 건조시키는 공정의 단계를 포함하여 이루어진 것을 특징으로 하는 다층 하이브리드 집적회로 제조 방법.
  4. 제1항에 있어서, 상기 표면처리의 불산 용액에 침전하는 시간은 20초~40초인 것을 특징으로 하는 다층 하이브리드 집적회로 제조 방법.
  5. 제1항에 있어서, 상기 제3공정의 구성은, 다층회로가 형성된 기판 양면에 접착력이 우수한 티타늄 금속을 증착시키는 공정; 주전도선으로 구리를 증착시키는 공정; 상기 증착된 기판 양면에 감광제를 이용하여 패턴을 형성하는 공정; 패턴이 형성된 기판의 도금 접착력을 향상시키는 공정; 금속증착된 구리의 접착력을 유지시키는 공정; 감광제를 제거하고 전기 도금된 이외의 증착된 금속을 식각하는 공정을 포함하여 이루어지는 것을 특징으로 하는 다층 하이브리드 집적회로 제조 방법.
  6. 제5항에 있어서, 상기 증착되는 티타늄의 두께는, 2,000Å~3,000Å인 것을 특징으로 하는 다층 하이브리드 집적회로 제조 방법.
  7. 제5항에 있어서, 주전도선으로 구리를 증착시키는 공정의 구성은, 구리의 확산을 방지하기 위하여 팰러듐을 증착하는 공정; 상기 팰러듐 위에 구리를 증착하는 공정이 포함되어 이루어지는 것을 특징으로 하는 다층 하이브리드 집적회로 제조 방법.
  8. 제7항에 있어서, 상기 증착되는 팰러듐의 두께는, 700Å~1,300Å인 것을 특징으로 하는 다층 하이브리드 집적회로 제조 방법.
  9. 제7항에 있어서, 상기 증착되는 구리의 두께는, 2,000Å~3,000Å인 것을 특징으로 하는 다층 하이브리드 집적회로 제조 방법.
  10. 제5항에 있어서, 상기 금속 증착된 양면에 감광제를 이용하여 패턴을 형성하는 공정은, 기판에 감광제를 입히는 공정; 패턴이 형성된 포토 마스크를 이용하여 기판 양면에 자외선으로 노광하고 현상하는 공정이 포함되어 이루어지는 것을 특징으로 하는 다층 하이브리드 집적회로 제조 방법.
  11. 제5항에 있어서, 상기 패턴이 형성된 기판의 도금 접착력을 향상시키는 공정은, 기판을 산소 플라즈마에서 세척하는 공정; 산화막이 형성된 면을 황산을 이용하여 제거하는 공정; 순수를 이용하여 세척하는 공정이 포함되어 이루어지는 것을 특징으로 하는 다층 하이브리드 집적회로 제조 방법.
  12. 제11항에 있어서, 상기 산소 플라즈마 세척 조건은, 150~250 와트에서 7분~13분인 것을 특징으로 하는 다층 하이브리드 집적회로 제조 방법.
  13. 제11항에 있어서, 상기 황산을 이용하여 산화막을 제거하는 공정은, 7%~13%의 황산조에서 50초~70초 동안 침적시키는 것을 특징으로 하는 다층 하이브리드 집적회로 제조 방법.
  14. 제5항에 있어서, 상기 금속증착된 구리의 접착력을 유지시키는 공정은, 기판을 도금조에서 구리를 6 ㎛~8 ㎛로 도금하는 공정; 금속 접착력이 우수한 니켈을 1 ㎛~3 ㎛로 도금하는 공정; 상기 니켈 위에 금을 0.7 ㎛~1.3 ㎛로 도금하는 공정이 포함되어 이루어지는 것을 특징으로 하는 다층 하이브리드 집적회로 제조 방법.
KR1019980056311A 1998-12-18 1998-12-18 다층하이브리드집적회로제조방법 KR100296001B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980056311A KR100296001B1 (ko) 1998-12-18 1998-12-18 다층하이브리드집적회로제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980056311A KR100296001B1 (ko) 1998-12-18 1998-12-18 다층하이브리드집적회로제조방법

Publications (2)

Publication Number Publication Date
KR20000040636A KR20000040636A (ko) 2000-07-05
KR100296001B1 true KR100296001B1 (ko) 2001-10-26

Family

ID=19563867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980056311A KR100296001B1 (ko) 1998-12-18 1998-12-18 다층하이브리드집적회로제조방법

Country Status (1)

Country Link
KR (1) KR100296001B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030060268A (ko) * 2002-01-08 2003-07-16 주식회사 심텍 본딩패드 접속용 비아홀을 이용한 비지에이 반도체패키지의 제조방법 및 그 구조

Also Published As

Publication number Publication date
KR20000040636A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
JP3670917B2 (ja) 半導体装置及びその製造方法
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
US7138294B2 (en) Circuit substrate device, method for producing the same, semiconductor device and method for producing the same
KR100896810B1 (ko) 인쇄회로기판 및 그 제조방법
JPH11233678A (ja) Ｉｃパッケージの製造方法
KR0157060B1 (ko) 실장기판
Takasago et al. A copper/polyimide metal-base packaging technology
US20040112633A1 (en) Electronic device module
KR20190024243A (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
KR100393271B1 (ko) 다층 전자부품탑재용 기판의 제조 방법
JPH09283925A (ja) 半導体装置及びその製造方法
KR100671541B1 (ko) 함침 인쇄회로기판 제조방법
EP0183598A2 (en) A shielded integrated circuit package
KR100296001B1 (ko) 다층하이브리드집적회로제조방법
JP4589519B2 (ja) 半導体回路部品の製造方法
USRE29284E (en) Process for forming interconnections in a multilayer circuit board
KR100734582B1 (ko) 고밀도 배선을 가능하게 하는 다층배선기판 및 그 제조방법
US6348142B1 (en) Electroplating multi-trace circuit board substrates using single tie bar
KR20020022477A (ko) 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법
JP4090151B2 (ja) パッケージ基板
JPH07326853A (ja) プリント配線板のボールバンプ形成方法
KR20030075824A (ko) 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법
JP2001203294A (ja) 半導体装置用多層配線基板
JP2795475B2 (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee