KR100294975B1 - Simm／dimm 메모리 모듈 - Google Patents

Simm／dimm 메모리 모듈 Download PDF

Info

Publication number
KR100294975B1
KR100294975B1 KR1019980051214A KR19980051214A KR100294975B1 KR 100294975 B1 KR100294975 B1 KR 100294975B1 KR 1019980051214 A KR1019980051214 A KR 1019980051214A KR 19980051214 A KR19980051214 A KR 19980051214A KR 100294975 B1 KR100294975 B1 KR 100294975B1
Authority
KR
South Korea
Prior art keywords
card
edge
socket
memory module
dimm
Prior art date
Application number
KR1019980051214A
Other languages
English (en)
Other versions
KR19990066824A (ko
Inventor
티모시 제이 델
마크 윌리암 켈로그
브루스 제라드 해젤제트
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19990066824A publication Critical patent/KR19990066824A/ko
Application granted granted Critical
Publication of KR100294975B1 publication Critical patent/KR100294975B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 외부 스위칭 회로를 필요로 하지 않는 단일 인라인 메모리 모듈(Single In-line Memory Module: SIMM)과 같은 제 1 메모리 모듈 또는 이중 인라인 메모리 모듈(Dual In-line Memory Module: DIMM)과 같은 제 2 메모리 모듈로서 동작될 수 있도록 구성되는 메모리 모듈에 관한 것이다.
본 발명의 메모리 모듈 구성은 최신 컴퓨터 아키텍쳐의 경우와 같이 DIMM 소켓 내로 플러그되는 경우에는 DIMM 모듈을 에뮬레이팅하며, 구식 컴퓨터 아키텍쳐의 경우와 같이 SIMM 소켓 내로 플러그되는 경우에는 SIMM 모듈을 에뮬레이팅하도록 설계된 회로를 갖는 메모리 모듈 카드를 제공함으로써 달성된다.
메모리 모듈은 메모리 장치(DRAMS 또는 SDRAMS) 및 메모리 모듈 상에 장착되는 상호 연결용 바이패스 장치(CMOS 트랜지스터)를 갖추고 있다. 바이패스 장치는 또한 메모리 모듈의 제 1 및 제 2 에지에 인접한 단자 패드에 연결되어, 제 1 에지를 대응 DIMM 소켓 내로 삽입하는 경우에는 바이패스 장치가 활성화되어 예를 들어 1 뱅크 168 핀 DIMM과 같은 메모리 장치를 상호 연결하며, 제 2 에지를 SIMM 소켓 내로 삽입하는 경우에는 메모리 장치가 예를 들어 2 뱅크 72 핀 SIMM으로서 상호 연결된다.
본 발명은 SIMM 및 DIMM 재고품을 개별적으로 제조하며 유지하기 위한 필요성을 감소시키며, 원래 기존 컴퓨터용으로 설계된 메모리 모듈 또는 카드가 장래에 재고품에서 빠져 있거나 매우 비싸 지거나 또는 구입처를 찾기 어려운 경우 기존 컴퓨터 시스템을 확장하는 능력을 제공한다.

Description

ＳＩＭＭ／ＤＩＭＭ 메모리 모듈
본 발명은 컴퓨터 메모리에 관한 것이다. 좀 더 구체적으로, 본 발명은 외부 스위칭 회로를 필요로 하지 않는 2 뱅크 단일 인라인 메모리 모듈(Single In-line Memory Module: SIMM) 또는 1 뱅크 이중 인라인 메모리 모듈(Dual In-line Memory Module: DIMM) 중 어느 한 모듈로서 동작될 수 있도록 구성되는 메모리 모듈에 관한 것이다.
컴퓨터는 데이터의 저장 및 검색을 위해 동적 랜덤 액세스 메모리 유닛(Dynamic Random Access Memory units: DRAMS 또는 싱크로너스 랜덤 액세스 메모리 램 유닛(Synchronous Random Access Memory Units: SDRAM)과 같은 다수의 메모리 유닛을 사용한다. 초기의 컴퓨터는 컴퓨터의 메인 보드 즉 시스템 보드 또는 마더 보드 상에 직접 장착된 개별 메모리 유닛을 사용하였다. 컴퓨터 및 그 내부에서 사용되는 프로그램이 크기가 커지고 점차 복잡해짐에 따라, 대용량의 고속 메모리 유닛이 요구되었으며 시스템 보드는 충분한 개수의 개별 메모리 유닛을 수용할 수 없었다.
이러한 문제점에 대한 초기의 해결책으로 복수의 메모리 유닛으로 형성되는 메모리 모듈이 만들어 졌다. 이러한 메모리 모듈은 계속 사용되고 있으며 단일 인라인 메모리 모듈로 알려져 있다(이하에서 SIMM으로 지칭하기로 한다). 이러한 SIMM 모듈을 수용하기 위해, 적합한 크기의 소켓이 시스템 보드 상에 제공되었다. 이러한 SIMM 및 수용 소켓을 사용함으로써 컴퓨터 메모리 용량이 상당히 확장되었다. 초기의 SIMM은 적합한 30 핀 암 소켓과 짝을 이루는 30 핀, 8비트 폭을 갖는 어셈블리로 설계되었다. 그러나 곧 컴퓨터 메모리 수요가 증가함에 따라 단일 30 핀 SIMM 소켓이 복수의 30 핀 SIMM을 수용하도록 해주는 메모리 모듈 확장기가 도입되었다.
그러나, 산업이 발달함에 따라 더 고속이며 대형화된 메모리 72 핀, 32 비트 폭의 SIMM이 도입됨으로써 그와 짝을 이루는 72 핀 소켓이 요구되었다.
이러한 변화에 따라, 구형 컴퓨터의 소유자는 이러한 새로운 72 핀, 32 비트 폭을 갖는 SIMM의 상술한 장점을 사용하거나 또는 신형 컴퓨터를 구입해야 하는 문제에 다시 직면하게 되었다.
이러한 문제에 대한 해결책 중의 하나는 복수의 30 핀 8 비트 SIMM이 단일 고급형 72 핀, 32 비트 SIMM으로 기능하도록 해주는 구성을 갖는 메모리 모듈 어댑터를 설계하는 것이다.
상기 해결책은 실행 가능한 것으로 입증되었지만, 더 대용량이며 고속인 메모리에 대한 컴퓨터 산업계의 욕구는 줄어들지 않았다.
이러한 고성능 메모리에 대한 추가적인 요구를 충족시키기 위해, 이하에 DIMM으로 불리우며, 168 핀 소켓을 필요로 하는 168 핀, 64 비트 DIMM이 현재 산업 표준으로 되어 있다. 이들 DIMM은 30 핀 8 비트 또는 72 핀 32 비트 SIMM 소켓 중 어느 소켓 내에도 수용될 수 없다.
또한, 16 바이트, 278 핀 DIMM 메모리 모듈에 대한 표준도 존재하는데, 이러한 메모리 모듈도 또한 30 핀 8 비트 또는 72 핀 32 비트 SIMM 소켓 중 어느 소켓에 의해서도 수용될 수 없다.
상기 문제점을 더 복잡하게 하는 것은 시스템 아키텍쳐가 변경됨으로써, 모듈 상의 회로 배열을 시스템의 아키텍쳐와 일치하도록 변경시켜야 한다는 것이다. 따라서, 모듈 제조자는 메모리 모듈에 대한 산업계의 요구를 수용하기 위해 구형 SIMM 및 신형 DIMM 양자를 생산해야 한다.
따라서, 컴퓨터의 시스템 보드 상에 SIMM 소켓 또는 DIMM 소켓 중 어느 한 소켓을 가지며, 컴퓨터에 의해 수용될 수 있는 단일 메모리 모듈에 대한 필요성이 존재한다.
특히 컴퓨터의 시스템 보드 상에 72 핀 4 바이트(즉 32비트) SIMM 소켓 또는 168 핀 8바이트(즉 64 비트) DIMM 소켓 중 어느 한 소켓을 가지며, 컴퓨터에 의해 수용될 수 있는 단일 메모리 모듈에 대한 필요성이 존재한다.
또한, 컴퓨터의 시스템 보드 상에 168 핀 64 비트 DIMM 소켓 또는 278 핀 128 비트 DIMM 소켓 중 어느 한 소켓을 가지며, 컴퓨터에 의해 수용될 수 있는 단일 메모리 모듈에 대한 필요성이 존재한다.
본 발명은 단일 메모리 모듈이 SIMM 소켓 내로 플러그되어 SIMM으로 사용될 수 있거나 대안적으로 DIMM 소켓 내로 플러그되어 DIMM으로 사용될 수 있기 때문에 구형 컴퓨터 및 신형 컴퓨터 양자에 의해 수용될 수 있는 단일 메모리 모듈에 관한 것이다.
따라서, 본 발명은 구형 SIMM 소켓 또는 신형 DIMM 소켓 중 어느 한 소켓을 사용하는 컴퓨터 시스템 내로 플러그되어 단일 메모리 모듈을 제공한다.
본 발명은 소형 메모리 SIMM만을 사용할 수 있는 구형 컴퓨터 아키텍쳐뿐만 아니라 대형 메모리 DIMM을 사용하는 최신 컴퓨터 아키텍쳐와 인터페이스하도록 구성되는 메모리 모듈 카드를 제공함으로써 상기 목적을 달성한다.
본 발명의 바람직한 실시예에서, 본 발명은 DIMM 소켓 내로 플러그되는 경우에는 DIMM으로 에뮬레이팅하며, SIMM 소켓 내로 플러그되는 경우에는 SIMM으로 에뮬레이팅하도록 설계되는 메모리 모듈 카드를 사용한다.
본 발명은 구형의 낡은 SIMM 재고품을 제조 및 유지할 필요성을 감소시킬 뿐 아니라 구형 컴퓨터용으로 설계된 SIMM 또는 메모리 확장 카드가 더 이상 존재하지 않거나 굉장히 비싸거나 구입처를 찾기가 매우 어려운 경우에도 구형 컴퓨터의 사용자에게 구형 컴퓨터 시스템의 가용 수명을 연장하는 능력을 제공한다.
따라서, 본 발명은 상이한 아키텍쳐를 사용하는 컴퓨터 시스템과 대화(interact)하는 메모리 모듈을 제공한다.
또한, 본 발명은 SIMM 또는 DIMM 아키텍쳐 중 어느 한 아키텍쳐를 사용하는 컴퓨터 시스템, 또는 상이한 DIMM 아키텍쳐를 사용하는 컴퓨터 시스템과 대화하는 메모리 모듈을 제공한다.
아울러, 본 발명은 적절한 소켓 내에 삽입되는 경우 72 핀 SIMM 메모리 모듈 또는 168 핀 DIMM 또는 278 핀 메모리 모듈 중 어느 한 모듈로서 사용되는 메모리 모듈을 제공한다.
나아가, 본 발명은 적절한 소켓 내에 삽입되는 경우 168 핀 DIMM 또는 278 핀 메모리 모듈 중 어느 한 모듈로서 사용되는 메모리 모듈을 제공한다.
본 발명의 이러한 목적과 기타 다른 목적 및 특징은 이하 도면과 함께 상세한 설명으로부터 더욱 명백히 이해될 것이다.
도 1은 본 발명의 특징의 일부를 이루며, 적절한 소켓 내에 삽입되는 경우 SIMM 메모리 모듈 또는 DIMM 메모리 모듈 중 어느 한 모듈로서 사용되는 메모리 모듈의 부분 평면도.
도 2는 본 발명의 일부를 이루는 메모리 모듈의 부분 평면도.
도 3은 메모리 모듈에 대한 칼럼 어드레스 스트로브 연결(Column Address Strobe connection)을 도시하는, 도 2에 도시된 회로의 추가적인 상세도.
도 1은 메모리 모듈 카드가 SIMM 또는 DIMM 중 어느 하나로 사용되도록 해주며, 본 발명의 일부를 이루는 메모리 모듈의 일반적인 부분 평면도를 개략적으로 도시하고 있다.
도 1의 메모리 모듈은 절연 재료로 형성되며, 주 전면 및 주 배면(이 중 주 전면(14)만이 도시되어 있음)을 갖는 종래 방법의 인쇄 회로 카드를 포함한다. 복수의 전기 I/O 단자 또는 에지 (18) 및 (20)에 인접한 패드(22) 및 (24)은 전면 및 배면 양쪽 면 상에서 제 1 및 제 2 길이 방향 에지(18) 및 에지(20)를 따라 배열된다. 에지(10) 및 에지(20)는 상이한 길이로 되어 있으며 그 에지 상에 상이한 개수의 패드를 가지고 있다는 점에 유의해야 한다.
복수의 상호 연결된 동적 랜덤 메모리(Dynamic Random Access Memory: DRAM)가 전면(14) 상에 형성되어 있다. 설명을 명확히 하기 위해, 이러한 DRAM 어레이 중 단지 8개만이, 즉 D0, D1, D2, D3, DN-1, 및 DN만이 도 1에 도시된다. 복수의 패스 게이트(pass gate) 회로(28)가 이들 DRAM 어레이(27)에 연결된다. DRAM 어레이 및 패스 게이트 회로가 카드(10) 상에 장착되어 카드 에지(18) 및 (20)을 따라 각각 패드(22) 및 (24) 중 하나를 선택하도록 전기적으로 서로 결합되고, 카드의 특정 에지가 컴퓨터 시스템 보드 상에 장착된 적합하게 짝을 이루는 DIMM 또는 SIMM 소켓(도시되지 않음) 내에 삽입되는 경우, 패스 게이트 회로는 패스 게이트 회로의 선택적인 바이어싱(biasing)에 의해 선택적으로 활성화되거나 비활성화된다. 패스 게이트 회로의 이러한 선택적인 활성화 및 비활성화에 의해, DRAM 어레이(27)의 회로 상호 연결이 변경되어 상기 메모리 모듈이 SIMM 소켓 내로 삽입되는 경우에는 SIMM으로 동작하고, DIMM 소켓 내로 삽입되는 경우에는 DIMM으로 동작한다. 좀 더 구체적으로, 상술한 실시예에서, 패스 게이트 회로의 선택적인 활성화 및 비활성화는 DRAM 어레이(27)의 회로 상호 연결을 변경시켜, 상기 메모리 모듈이 예를 들어 SIMM 소켓 내로 삽입되는 경우에는 2 뱅크 4 바이트 폭의 72 핀 SIMM으로서 동작하고, DIMM 소켓 내로 삽입되는 경우에는 단일 뱅크 8 바이트 폭의 168 핀 DIMM으로 동작할 수 있다.
2 뱅크 4 바이트 폭의 72 핀 SIMM 및 단일 뱅크 8 바이트 폭의 168 핀 DIMM은 본 기술 분야에 잘 알려져 있으며, 조인트 전자 장치 엔지니어링 협회(Joint Electron Device Engineering Council: JEDEC)에 의해 정립된 표준을 따르며, 간행된 핸드북 어디에서도 찾을 수 있는 것으로, 본 명세서에서 추가적으로 설명할 필요가 없다는 것을 이해할 수 있다. SIMM 및 DIMM의 특정 핀 입력뿐만 아니라 SIMM 및 DIMM 소켓도 모두 본 기술 분야에 잘 알려져 있으며, JEDEC에 의해 정립된 표준을 따른다는 것을 또한 이해할 수 있다. 이러한 목적을 위해, 상기 특정 실시예에서, 에지(18)는 JEDEC 표준 168 핀 DIMM 메모리 소켓에 맞도록 설계되며 에지(20)는 JEDEC 표준 72 핀 SIMM 메모리 소켓에 맞도록 설계된다. 또한, 다수의 컴퓨터 시스템이 하나 이상의 JEDEC 표준 RAS 입력을 서로 연결함으로써 상술한 RAS 신호가 일반적인 RAS 입력이 되도록 취해진다는 것을 이해할 수 있다.
실제로는, 2 뱅크 4바이트 폭 72 핀 SIMM 또는 단일 뱅크 8 바이트 폭 168 핀 DIMM을 제공하기 위해, 메모리 회로(26)가 도 3에 도시되는 바와 같이 각각 8개로 된 두 개의 단(tier) 내에 배열되는 16개의 DRAM 어레이로 구성된다. 또한, 본 발명의 카드는 적절하게 활성화되는 경우 메모리 모듈이 2 뱅크 4 바이트 폭 72 핀 SIMM 또는 단일 뱅크 8 바이트 폭 168 핀 DIMM으로 동작할 수 있도록 모듈 상호 연결을 변경시키는 충분한 수의 패스 게이트 회로를 가져야 한다.
도 1은 단지 예시하기 위한 것으로, DRAM 어레이 및 DRAM 어레이에 대한 패스 게이트 회로의 실제 배치는 도 2 및 도 3에 도시되는 바와 같이 DRAM 어레이를 상호 연결시키는 회로의 상세한 설명과 함께 이하에 논의된다.
상술한 바와 같이, 카드(10)는 DIMM 소켓과 짝을 이루는 에지(18) 상의 패드 배열 및 SIMM 소켓과 짝을 이루는 에지(20) 상의 패드 배열을 사용한다. 현재 사용 가능한 DIMM 및 SIMM 소켓 중 어느 하나로 카드(10)의 상이한 상태의 인에이블링을 용이하게 하기 위해, 패스 게이트 회로(28) 및 DRAM 어레이(27)가 에지 (18) 및 에지(20) 상의 지정된 패드에 연결되어, 카드(10)가 종래 기술의 72 핀 SIMM 소켓 내로 삽입되는 에지(20)를 갖는 경우에는 에지(20)에 인접한 패드(24)에 대한 회로 연결이 2뱅크 4 바이트 폭 72 핀 SIMM으로 동작하도록 DRAM 어레이(27)를 구성하고, 에지(18)가 종래 기술의 168 핀 DIMM 소켓 내로 삽입되는 경우에는 에지(18)에 인접한 패드(22)에 대한 회로 연결이 단일 뱅크 8 바이트 폭 168 핀 DIMM으로 동작하도록 DRAM 어레이(27)를 구성한다.
따라서, 카드(10)의 에지(18)는 표준 DIMM 메모리 소켓 내에 삽입되어 짝을 이루도록 구성되고 5.25인치의 길이를 갖기 때문에 DIMM 메모리 에지로 불리우며, 에지(20)는 표준 SIMM 메모리 소켓 내에 삽입되어 짝을 이루도록 구성되고 겨우 4.25인치의 길이를 갖기 때문에 SIMM 메모리 에지로 불리운다.
이러한 회로 변경을 달성하기 위해, 에지(20)에 인접한 패드(24)는 도 1의 에지(18) 상의 패드(22)가 연결되는 방법과 다소 상이한 순서 및 위치로 DRAM(27) 및 패스 게이트 회로(28)에 연결되어야 한다.
도 2는 본 발명의 일부를 이루는 메모리 모듈의 부분 개략도이다. 이러한 개략도에서는, 통상 2 뱅크 4 바이트 폭 72 핀 SIMM 또는 단일 뱅크 8 바이트 폭 168 핀 DIMM에서 사용되는 18개의 DRAM 어레이 중 단지 4개의 어레이만이 도시되어 있다. 좀 더 구체적으로, 도 2에는 어레이의 각 뱅크 중 단지 제 1 DRAM 어레이 D1, D9와 최종 DRAM 어레이 D8및 D16만이 도시되어 있다.
각 DRAM 어레이는 에지(18) 또는 에지(20)이 각각 접합한 소켓 내에 삽입되는 경우 신호에 따라 표시되며, 시스템 보드에 의해 각 DRAM 어레이 상에 배치되는 다수의 입력을 갖는다. 이들 입력은 다음과 같이 정의된다.
RAS1및 RAS2는 로우 어드레스 스트로브(Row Address Strobe)이며;
CAS1및 CAS2는 컬럼 어드레스 스트로브(Column Address Strobe)이며;
OE1및 OE2는 출력 인에이블 신호(Output Enable signal)이며;
WE1및 WE2는 기록 신호(Write signal)이며;
A0및 A9는 어드레스 신호(Address signal)이며;
DQ0내지 DQ3은 양방향 입력/출력점이며;
GND는 시스템 접지 접촉부이고;
VDD는 시스템 전압 접촉부이다.
도 3에 도시되는 바와 같이, 8개의 CAS 입력, 즉 CAS0내지 CAS7은 각각 어레이의 각 쌍에 각각 결합된다. 따라서, CAS0은 DRAM 어레이 D1및 D2에 연결되며, CAS4는 DRAM 어레이 D9및 D10에 연결되며, CAS1은 DRAM 어레이 D3및 D4에 연결되며, CAS5는 DRAM 어레이 D11및 D12에 연결되며, CAS2는 DRAM 어레이 D5및 D6에 연결되며, CAS6은 DRAM 어레이 D13및 D14에 연결되며, CAS3은 DRAM 어레이 D7및 D8에 연결되고, CAS7은 DRAM 어레이 D15및 D16에 연결된다.
RAS 및 OE 입력은 CMOS 트랜지스터 쌍(30a) 및 (30b), 쌍(32a) 및 (32b), 쌍(33a) 및 (33b) 각각으로 형성되는 각 패스 게이트 회로를 통해 연결되는 반면, CAS 입력은 도 3에 도시되는 바와 같이 CMOS 트랜지스터 쌍(31a) 및 (31b), 쌍(91a) 및 (19b), 쌍(92a) 및 (92b)와 쌍(93a) 및 (93b)로 형성되는 패스 게이트 회로를 통해 연결된다. 트랜지스터(30a), (31a), (32a), (33a), (91a), (92a) 및 (93a)는 N-형 트랜지스터이며 트랜지스터(30b), (31b), (32b), (33b), (91b), (92b) 및 (93b)는 P-형 트랜지스터이다.
각 DRAM 상의 양방향 입력/출력점 DQ0내지 DQ3은 마찬가지로 각 패스 게이트 회로를 통해 제어된다. 특히, 도 2에 도시되는 바와 같이, DRAM 어레이 D9의 입력/출력점 DQ0내지 DQ3은 각각 CMOS 트랜지스터 쌍(34a) 및 (34b), (35a) 및 (35b), (36a) 및 (36b)와 (37a) 및 (37b)로 형성되는 각 패스 게이트 회로에 의해 DRAM 어레이 D1의 입력/출력점 DQ0내지 DQ3으로 전송될 수 있는데, 여기서 트랜지스터 (34a), (35a), (36a) 및 (37a)는 N-형 트랜지스터이며 트랜지스터 (34b), (35b), (36b) 및 (37b)는 P-형 트랜지스터이고, DRAM 어레이 D16의 입력/출력점 DQ0내지 DQ3은 각각 CMOS 트랜지스터 쌍(38a) 및 (38b), (39a) 및 (39b), (40a) 및 (40b)와 (41a) 및 (41b)로 형성되는 각 패스 게이트 회로에 의해 DRAM 어레이 D8의 입력/출력점 DQ0내지 DQ3으로 전송될 수 있는데, 여기서 트랜지스터 (38a), (39a), (40a) 및 (41a)는 N-형 트랜지스터이며, 트랜지스터 (38b), (39b), (40b) 및 (41b)는 P-형 트랜지스터이다. 어레이 D10내지 D15의입력/출력점 DQ0내지 DQ3은 동일한 방법으로 어레이 D2내지 D7의입력/출력점 DQ0내지 DQ3으로 전송될 수 있다는 점에 특히 유의해야 한다.
이것은 도 2와 관련하여 이하의 2가지 특정 실시예로부터 명백해질 것이다.
실시예 1:
이러한 제 1 실시예에서, 카드 에지(20)는 컴퓨터 시스템 보드 상에 장착되는 SIMM 소켓 내로 삽입되는 것으로, 즉 DRAM 어레이(27)가 2 뱅크 4 바이트 폭 72 핀 SIMM으로 연결된다고 가정한다.
이러한 소켓에서, 트랜지스터 (30a), (31a), (32a), (33a), (34a), (35a), (36a), (37a), (38a), (39a), (40a), (41a) (91a), (92a) 및 (93a)의 게이트는 모두 VDD에 접속된 후 턴온(turn on)되고, 트랜지스터(30b), (31b), (32b), (33b), (34b), (35b), (36b), (37b), (38b), (39b), (40b), (41b), (91b), (92b) 및 (92b)게이트는 모두 전원 공급 단자 VDD에 접속된 후 턴오프(turn off)된다. 트랜지스터(30b)가 턴오프되는 경우, 노드(30c) 및 (30d)는 서로 절연되며, 동시에 트랜지스터(30a)가 턴온됨으로써 RAS2입력이 노드(30d)에 및 그에 따라 DRAM 어레이 D9내지 D16에 연결된다. 이러한 조건에서, RAS1입력은 DRAM 어레이 D1내지 D8에 공급되며, RAS2입력은 DRAM 어레이 D9내지 D16에 공급된다.
트랜지스터(30a)는 인쇄 회로 카드 에지(18)가 DIMM 소켓 내로 삽입되는 경우에만 RAS2노드가 신호 입력 소스에 연결되기 때문에 회로의 동작에 영향을 미치지 않고 제거될 수 있다는 점에 유의해야 한다. 본 실시예에서, 카드 에지(20)가 SIMM 소켓 내로 삽입되는 경우, RAS2노드는 연결되지 않는다.
트랜지스터(31b)가 턴오프되는 경우, CAS4입력 노드는 노드(31d)와 어레이 D9및 D10와 절연된다. 동시에 트랜지스터(31a)가 턴온되기 때문에 노드(31d) 및 (31c)이 트랜지스터(31a)를 통해 서로 연결되며, CAS0입력이 DRAM 어레이 D1,D2, D9및 D10에 연결된다. 동시에 CAS5내지 CAS7입력 사이에 연결된 트랜지스터(91b), (92b) 및 (93b)도 또한 턴오프되어 CAS5내지 CAS7입력을 DRAM 어레이 D10내지 D16각각과 접속 해제하는 반면, 다른 트랜지스터(91a), (92b) 및 (93c)는 모두 턴온되어 노드(91c) 및 (91d)를 통해 CAS1입력을 DRAM 어레이 D11및 D12에 연결하며, 노드(92c) 및 (92d)를 통해 CAS2입력을 DRAM 어레이 D13및 D14에 연결하며, 노드(93c) 및 (93d)를 통해 CAS3입력을 DRAM 어레이 D15및 D16에 연결한다.
CAS4내지 CAS7입력 노드를 각 해당 어레이 D9내지 D16에 각각 연결하는 트랜지스터(31b), (91b), (92b) 및 (93b)는 인쇄 회로 카드 에지(18)가 DIMM 소켓 내로 삽입되는 경우에만 CAS4내지 CAS7입력이 적절한 신호 입력 소스에 연결되기 때문에, 회로의 동작에 영향을 미치지 않고 제거될 수 있다는 점에 유의해야 한다. 본 실시예에서, 카드 에지(20)가 SIMM 소켓 내로 삽입되는 경우, CAS4내지 CAS7입력은 연결되지 않는다.
트랜지스터(32a) 및 (33a) 양자가 턴온되는 동시에 트랜지스터(32b) 및 (33b) 양자는 턴오프된다. 트랜지스터(32b) 및 (33b)가 턴오프되는 경우, OE1및 OE2입력 노드는 노드(32c) 및 (33c)와 접속 해제되며 트랜지스터(32a) 및 (33a)가 턴온되는 경우, 노드(32c) 및 (33c)는 접지된다.
트랜지스터(34b), (35b), (36b) 및 (37b)가 턴오프되는 경우, 입력/출력 노드(56), (57), (58) 및 (59)는 DRAM 어레이 D9의 입력/출력점 DQ0내지 DQ3와 절연되며, 트랜지스터(34a), (35a), (36a) 및 (37a)가 동시에 턴온되면 DRAM 어레이 D9의 양방향 입력/출력점을 각각 입력/출력 노드 (52), (53), (54) 및 (55)와 DRAM 어레이 D1의 입력/출력점 DQ0내지 DQ3에 연결한다.
유사한 방법으로, 트랜지스터(38b), (39b), (40b) 및 (41b)가 모두 턴오프되는 경우, 입력/출력 노드(78), (79), (80) 및 (81)는 DRAM 어레이 D16의 입력/출력점 DQ0내지 DQ3와 절연되며, 트랜지스터(38a), (39a), (40a) 및 (41a)가 동시에 턴온되면 DRAM 어레이 D16의 양방향 입력/출력점을 각각 입력/출력 노드 (74), (75), (76) 및 (77)과 DRAM 어레이 D8의 입력/출력점 DQ0내지 DQ3에 연결한다.
인쇄 회로 카드 에지(18)가 DIMM 소켓 내로 삽입되는 경우에만 DRAM 어레이 D9내지 D16의 입력/출력점 DQ0내지 DQ3가 활성 입력/출력 패드에 연결되기 때문에, 트랜지스터(34b) 내지 (41b)는 회로의 동작에 영향을 미치지 않고 다시 제거될 수 있다는 점에 유의해야 하며, 본 실시예에서와 같이, 카드 에지(20)가 SIMM 소켓 내로 삽입되는 경우, 이들 노드는 연결되지 않는다.
물론 기타 다른 DRAM 어레이가 유사하게 상호 연결되는 것도 이해할 수 있다. 즉, DRAM 어레이 쌍 D2내지 D7및 D10내지 D15각각의 입력/출력점 DQ0내지 DQ3도 유사하게 연결되지만, 설명 편의상 도 2에는 도시되지 않는다.
따라서, 상술한 바와 같이, 16개의 DRAM 어레이 D1내지 D16을 연결함으로써, 이들 어레이는 2 뱅크 4 바이트 폭 72 핀 SIMM으로서 연결된다.
실시예 2
제 2 실시예에서는, 카드 에지(18)가 컴퓨터 시스템 보드 상에 장착되는 DIMM 소켓 내로 삽입되는 것으로, 즉 DRAM 어레이(27)가 단일 뱅크 8 바이트 폭 168 핀 DIMM으로 연결되는 것으로 가정한다.
이러한 소켓에서, 트랜지스터(30b), (31b), (32b), (33b), (34b), (35b), (36b), (37b), (38b), (39b), (40b) 및 (41b)의 게이트는 모두 접지(GND)에 연결된 후 턴온되고, 트랜지스터(30a), (31a), (32a), (33a), (34a), (35a), (36a), (37a), (38a), (39a), (40a) 및 (41a)의 게이트는 모두 접지(GND)에 연결된 후 모두 턴오프된다. 트랜지스터(30b)가 턴온되는 경우, 노드(30c) 및 (30d)는 서로 연결되며, 동시에 트랜지스터(30a)가 턴오프됨으로써 RAS2입력이 노드(30d)와 접속 해제되고 그에 따라 DRAM 어레이 D9내지 D16과도 접속 해제된다. 이러한 조건에서, RAS1입력은 DRAM 어레이 D1내지 D16의 양쪽 뱅크에 공급된다.
또한, 트랜지스터(30a) 내지 (31b)와 트랜지스터(34b) 내지 (41b)는 회로의 동작에 영향을 미치지 않고 제거될 수 있다는 점에 유의해야 한다. 소켓 내로 삽입시, CAS0, CAS1, CAS2및 CAS3입력은 도 3에 도시되는 바와 같이 DRAM 어레이 D1내지 D8에 각각 연결된다.
트랜지스터(31b)가 턴오프되는 경우, CAS4입력 노드는 노드(31d)에 연결되고, 따라서 어레이 D9및 D10에도 연결된다. 그러나, 트랜지스터(31a)가 동시에 턴오프되기 때문에 노드(31d) 및 (31c)는 서로 접속 해제되며, CAS0및 CAS4입력은 서로 간섭하지 않는다. 동시에, 다른 트랜지스터(91b), (92b) 및 (93b)는 트랜지스터(31b)와 마찬가지로 CAS5, CAS6및 CAS7입력에 연결되며, 또한 CAS5, CAS6및 CAS7입력을 각각 DRAM 어레이 D11내지 D16에 연결하도록 턴온된다. 그러나, 트랜지스터(31a)와 마찬가지로, 트랜지스터(91a), (92a) 및 (93a)가 동시에 턴온되기 때문에, CAS5, CAS6및 CAS7입력은 CAS1, CAS2및 CAS3입력과의 간섭이 방지된다.
트랜지스터(32a) 및 (33a) 양자가 턴오프되는 동시에 트랜지스터(32b) 및 (33b) 양자가 턴온된다. 트랜지스터(32b) 및 (33b)가 턴온되는 경우, 입력 노드 OE1및 OE2는 노드(32c) 및 (33c)에 연결되며, 트랜지스터(32a) 및 (33a)가 턴오프되는 경우, 노드(32c) 및 (33c)는 접지와 접속 해제된다.
트랜지스터(34a), (35a), (36a) 및 (37a)가 턴오프되는 경우, DRAM 어레이 D9의 입력/출력점 DQ0내지 DQ3은 DRAM 어레이 D1의 입력/출력점 DQ0내지 DQ3와 절연되며, 트랜지스터(34b), (35b), (36b) 및 (37b)가 동시에 턴온되면 DRAM 어레이 D9의 양방향 입력/출력점 DQ0내지 DQ3을 입력/출력 노드 (56), (57), (58) 및 (59)에 각각 연결한다.
유사한 방법으로, 트랜지스터(38b), (39b), (40b) 및 (41b)가 모두 턴오프되는 경우, DRAM 어레이 D16의 입력/출력점 DQ0내지 DQ3는 DRAM 어레이 D8의 입력/출력점 DQ0내지 DQ3와 절연되며, 트랜지스터(38a), (39a), (40a) 및 (41a)가 동시에 턴온되면 DRAM 어레이 D16의 양방향 입력/출력점 DQ0내지 DQ3을 입력/출력 노드 (78), (79), (80) 및 (81)에 각각 연결한다.
기타 다른 DRAM 어레이가 실시예 1에 상술한 바와 같이 유사하게 연결되어 16개의 DRAM 어레이 D1내지 D16이 단일 뱅크 8 바이트 폭 168 핀 DIMM으로 연결된다.
CMOS 트랜지스터 쌍이 패스 게이트 회로로서 바람직하기는 하지만, 필요하지 않다는 점과 적합하게 바이어스되는 경우에는 임의의 트랜지스터가 사용될 수 있다는 점에 유의해야 한다.
따라서, 상술한 실시예에서, 본 발명의 모듈 회로 카드는 카드 몸체 상에 장착되어 제 1 및 제 2 에지 양 에지의 패드를 선택하도록 회로를 제공하여 시스템 보드의 제 1 카드 소켓 내로 제 1 에지를 삽입하는 경우에는 회로가 변경되어 2 뱅크 4 바이트 폭 72 핀 SIMM으로 동작하며, 제 2 카드 소켓 내로 제 2 에지를 삽입하는 경우에는 회로 유닛이 변경되어 단일 뱅크 8 바이트 폭 168 핀 DIMM으로서 동작한다는 것을 알 수 있다.
또한, 16 바이트 폭의 278 핀 DIMM이 본 기술 분야에 잘 알려져 있으며, 조인트 전자 장치 엔지니어링 협회(Joint Electron Device Engineering Council: JEDEC에 의해 정립된 표준을 따르며, 이에 대한 설명은 간행된 핸드북 어디에서나 찾을 수 있다는 점에 유의하여야 한다. 따라서, 본 발명의 상기 개시 내용과 관련하여 이러한 종래 기술 정보에 따라 당업자는 카드(10) 상의 패드 배열 및 회로 구성을 용이하게 변경하여 적합한 소켓 내에 삽입되는 경우 168 핀 DIMM 메모리 모듈 또는 278 핀 DIMM 메모리 모듈 중 어느 한 모듈로서 사용되는 메모리 모듈을 제공하는 것이 가능하다.
본 발명이 바람직한 실시예 및 다양한 변경에 대해 구체적으로 기술하였지만, 당업자는 상술한 내용으로부터 본 발명의 정신과 범위를 벗어남이 없이 형태 및 세목(detail)에 있어서 추가적인 변경이 이루어질 수 있다는 것을 알 수 있을 것이다.
본 발명에 따른 단일 메모리 모듈은 구형 및 신형 컴퓨터 양자에 모두 사용할 수 있다.

Claims (14)

  1. 메모리 카드 수용 소켓―여기서 소켓은 각각 메모리 모듈 카드 상의 회로 유닛을 인에이블하도록 수용된 메모리 모듈 카드 에지에 인접한 패드를 접촉시키기 위한 전원이 공급되는 복수의 접촉부를 포함함―을 갖는 컴퓨터 시스템 보드에 사용하기 위한 메모리 모듈 카드에 있어서,
    a) 제 1 에지(edge) 및 제 2 에지를 갖는 절연성 재료로 구성되는 대체로 평 평한 카드 몸체;
    b) 컴퓨터 보드 상의 제 1 모듈 카드 수용 소켓 내로 삽입되기에 적합하며 상기 제 2 에지와 다른 길이를 갖는 제 1 에지;
    c) 컴퓨터 보드 상의 제 2 모듈 카드 수용 소켓 내로 삽입되기에 적합 한 제 2 에지;
    d) 상기 카드의 제 1 및 제 2 에지를 따라 장착되는 복수의 패드; 및
    e) 상기 카드 몸체 상에 장착되며, 복수의 반도체 장치를 통해 상기 제 1 및 제 2 에지를 따라 장착되는 선택된 패드에 연결되는 복수의 메모리 어레 이―여기서 복수의 메모리 어레이는 상기 제 1 에지 상에 장착되는 패드 에 연결되어, 제 1 모듈 카드 수용 소켓 내로 상기 제 1 에지를 삽입하 는 경우에는 제 1 메모리 아키텍쳐로서 상호 연결되고, 제 2 모듈 카드 수용 카드 소켓 내로 상기 제 2 에지를 삽입하는 경우에는 제 2 메모리 아키텍쳐로서 상호 연결됨―
    를 포함하는 메모리 모듈 카드.
  2. 제 1 항에 있어서,
    상기 제 1 소켓은 DIMM 소켓이며, 상기 제 2 소켓은 SIMM 소켓인 메모리 모듈 카드.
  3. 제 2 항에 있어서,
    상기 복수의 어레이가 상기 카드 몸체 상에 장착되며, DIMM 카드 소켓 내로 상기 제 1 에지를 삽입하는 경우에는 단일 뱅크 8 바이트 폭 168 핀 DIMM으로서 상호 연결되도록 복수의 상보형 전계 효과 트랜지스터를 통해 상기 제 1 에지 상에 장착되는 소정의 패드에 연결되고, SIMM 카드 소켓 내로 상기 제 2 에지를 삽입하는 경우에는 2 뱅크 4 바이트 폭 72 핀 SIMM으로서 상호 연결되도록 복수의 상보형 전계 효과 트랜지스터를 통해 상기 제 2 에지 상에 장착되는 소정의 패드에 연결되는 DRAM 어레이인 메모리 모듈 카드.
  4. 제 2 항에 있어서,
    상기 복수의 어레이가 상기 카드 몸체 상에 장착되며, 복수의 상보형 전계 효과 트랜지스터를 통해 상기 제 1 및 제 2 에지를 따라 장착되는 소정의 패드에 연결되는 메모리 어레이고, 상기 제 1 DIMM 카드 소켓 내로 상기 제 1 에지를 삽입하는 경우에는 단일 뱅크 16 바이트 폭 278 핀 DIMM으로서 상호 연결되며, SIMM 카드 소켓 내로 상기 제 2 에지를 삽입하는 경우에는 4 뱅크 4 바이트 폭 72 핀 SIMM으로서 상호 연결되도록 상기 제 1 에지 상에 장착되는 패드에 연결되는 메모리 모듈 카드.
  5. 제 1 항에 있어서,
    상기 제 1 소켓은 상기 메모리 모듈 카드 상의 회로 유닛을 인에이블시키도록 수용된 메모리 모듈 카드 에지에 인접한 패드를 접촉시키기 위한 전원이 공급되는 선택된 수의 접촉부를 갖는 제 1 DIMM 소켓이며, 제 2 소켓은 상기 제 1 DIMM 소켓 내의 상기 선택된 수의 접촉부와는 상이한 메모리 모듈 카드 상의 회로 유닛을 인에이블시키도록 수신된 메모리 모듈 카드 에지에 인접한 패드를 접촉시키기 위한 전원이 공급되는 선택된 수의 접촉부를 갖는 제 2 DIMM 소켓인 메모리 모듈 카드.
  6. 제 5 항에 있어서,
    상기 복수의 어레이가 상기 카드 몸체에 장착되며, 복수의 상보형 전계 효과 트랜지스터를 통해 상기 제 1 및 제 2 에지를 따라 장착되는 소정의 패드에 연결되는 메모리 어레이고, 상기 제 1 DIMM 카드 소켓 내로 상기 제 1 에지를 삽입하는 경우에는 단일 뱅크 16 바이트 폭 278 핀 DIMM으로서 상호 연결되며, 상기 제 2 DIMM 카드 소켓 내로 상기 제 2 에지를 삽입하는 경우에는 이중 뱅크 8 바이트 폭 168 핀 DIMM으로서 상호 연결되도록 상기 제 1 에지 상에 장착되는 패드에 연결되는 메모리 모듈 카드.
  7. 회로 카드의 에지를 수신하기 위한 카드 소켓―여기서 소켓은 상기 수신된 카드 에지에 인접한 패드를 접촉시키기 위한, 전원이 공급되는 복수의 접촉부를 포함함―을 갖는 컴퓨터 시스템 보드에 사용하기 위한 메모리 모듈 카드에 있어서,
    a) 절연성 재료로 구성되며, 주 에지에 대체로 평행한 제 1 에지를 갖는 대 체로 평평한 인쇄 회로 카드;
    b) 상기 제 1 에지 및 제 2 에지를 따라 장착되는 복수의 패드;
    c) 상기 패드 상에 장착되는, 상호 연결된 복수의 메모리 어레이;
    d) 상기 제 1 에지 및 제 2 에지 상의 상기 패드 중 소정의 하나의 패드에 상기 메모리 어레이를 결합시키는 복수의 트랜지스터;
    e) 제 1 소켓 내로 삽입되기에 적합하며 상기 제 2 에지보다 더 긴 길이를 갖는 상기 제 1 에지; 및
    f) 제 2 소켓 내로 삽입되기에 적합한 상기 제 2 에지
    를 포함하는 메모리 모듈 카드.
  8. 제 7 항에 있어서,
    a) 복수의 메모리 어레이가 상기 카드 상에 장착되며, 복수의 트랜지스터를 통해 상기 제 1 및 제 2 에지를 따라 장착되는 소정의 패드에 연결되고;
    b) 상기 제 1 카드 소켓 내로 상기 제 1 에지를 삽입하는 경우에는 상기 트 랜지스터가 활성화되어 2 뱅크 4 바이트 폭 72 핀 SIMM으로서 상호 연결 되도록 상기 복수의 메모리 어레이가 상기 트랜지스터를 통해 상기 제 1 에지 상에 장착되는 패드에 연결되고;
    c) 상기 제 2 카드 소켓 내로 상기 제 2 에지를 삽입하는 경우에는 상기 트 랜지스터가 활성화되어 단일 뱅크 8 바이트 폭 168 핀 DIMM으로서 상호 연결되도록 상기 복수의 메모리 어레이가 상기 트랜지스터를 통해 상기 제 2 에지 상에 장착되는 패드에 연결되는
    메모리 모듈 카드.
  9. 제 7 항에 있어서,
    상기 메모리 어레이는 DRAM 어레이이며, 상기 트랜지스터는 상보형 전계 효과 트랜지스터인 메모리 모듈 카드.
  10. 제 1 항에 있어서,
    a) 상기 제 1 소켓은 제 2 소켓 보다 더 긴 길이를 가지며;
    b) 상기 회로 카드의 제 1 및 제 2 에지는 제 1 및 제 2 카드 소켓 각각의 길이와 동일한 각각 상이한 길이를 가져 적합한 카드 에지만이 소정 소 켓 내로 삽입되도록 해주는
    메모리 모듈 카드.
  11. 컴퓨터에 있어서,
    a) 시스템 보드;
    b) 상기 시스템 보드 상에 장착되고, 회로 카드의 에지를 수신하며, 상기 회 로 카드의 수신된 에지 상의 패드와 접촉하여 회로 카드 상의 회로 유닛 을 인에이블하기 위한, 전원이 공급되는 복수의 접촉부를 포함하는 카드 소켓; 및
    c) i) 절연 재료로 구성되는 대체로 평평한 카드 몸체;
    ii) 상기 카드의 제 1 및 제 2 에지를 따라 장착되는 복수의 패드; 및
    iii) 상기 카드 몸체에 장착되며, 상기 제 1 및 제 2 에지를 따라 장착되 는 패드에 연결되는 메모리 어레이―여기서 메모리 어레이는 상기 카드 소켓 내로 상기 제 1 에지를 삽입하는 경우에는 단일 뱅크 8 바이트 폭 168 핀 DIMM으로 상호 연결되도록 상기 제 1 에지 상에 장착되는 패드에 연결되고, 상기 카드 소켓 내로 상기 제 2 에지를 삽입하는 경우에는 2 뱅크 4 바이트 폭 72 핀 SIMM으로 상호 연결 되도록 상기 제 2 에지 상에 장착되는 패드에 연결됨―
    를 구비한 인쇄 회로 카드
    를 포함하는 컴퓨터.
  12. 시스템 보드를 갖는 컴퓨터에 있어서,
    a) 회로의 카드 에지를 수용하며, 수용된 카드 에지에 인접한 패드와 접촉하 여 상기 시스템 보드 상에 장착되는 카드의 회로 유닛을 인에이블하기 위한, 전원이 공급되는 복수의 접촉부를 포함하는 카드 소켓; 및
    b) i) 절연 재료로 구성되는 대체로 평평한 카드 몸체;
    ii) 상기 카드의 제 1 및 제 2 에지를 따라 장착되는 복수의 패드; 및
    iii) 상기 카드 몸체에 장착되며, 상기 제 1 및 제 2 에지를 따라 장착되 는 패드에 연결되는 제 1 및 제 2 회로 유닛―여기서 제 1 및 제 2 회로 유닛은 상기 카드 소켓 내로 상기 제 1 에지를 삽입하는 경우 에는 단일 뱅크 8 바이트 폭 168 핀 DIMM으로서 상호 연결되도록 상기 제 1 에지 상에 장착되는 패드에 연결되며, 상기 카드 소켓 내로 상기 제 2 에지를 삽입하는 경우에는 2 뱅크 4 바이트 폭 72 핀 SIMM으로서 상호 연결되도록 상기 제 2 에지 상에 장착되는 패 드에 연결됨―
    을 구비하며, 상기 시스템 보드 상에 장착되는 회로 카드
    를 포함하는 시스템 보드를 갖는 컴퓨터.
  13. 컴퓨터에 있어서,
    a) 시스템 보드;
    b) 상기 시스템 보드 상에 장착되고, 회로 카드의 에지를 수신하며, 상기 회 로 카드의 수신된 에지 상의 패드와 접촉하여 회로 카드 상의 회로 유닛 을 인에이블하기 위한, 전원이 공급되는 복수의 접촉부를 포함하는 카드 소켓; 및
    c) i) 절연 재료로 구성되는 대체로 평평한 카드 몸체;
    ii) 상기 카드의 제 1 및 제 2 에지를 따라 장착되는 복수의 패드; 및
    iii) 상기 카드 몸체에 장착되며, 상기 제 1 및 제 2 에지를 따라 장착되 는 패드에 연결되는 메모리 어레이―여기서 메모리 어레이는 상기 제 1 에지 상에 장착되는 패드에 연결되어 상기 카드 소켓 내로 상 기 제 1 에지를 삽입하는 경우에는 단일 뱅크 16 바이트 폭 278 핀 DIMM으로 상호 연결되며, 상기 제 2 카드 소켓 내로 상기 제 2 에 지를 삽입하는 경우에는 이중 뱅크 8 바이트 폭 168 핀 DIMM으로 상호 연결되도록 상기 제 1 에지 상에 장착되는 패드에 연결됨―
    를 구비한 인쇄 회로 카드
    를 포함하는 컴퓨터.
  14. 시스템 보드를 갖는 컴퓨터에 있어서,
    a) 회로의 카드 에지를 수용하며, 수용된 카드 에지에 인접한 패드와 접촉하 여 상기 시스템 보드 상에 장착되는 카드의 회로 유닛을 인에이블하기 위한, 전원이 공급되는 복수의 접촉부를 포함하는 카드 소켓; 및
    b) i) 절연 재료로 구성되는 대체로 평평한 카드 몸체;
    ii) 상기 카드의 제 1 및 제 2 에지를 따라 장착되는 복수의 패드; 및
    iii) 상기 카드 몸체에 장착되며, 상기 제 1 및 제 2 에지를 따라 장착되 는 패드에 연결되는 제 1 및 제 2 회로 유닛―여기서 제 1 및 제 2 회로 유닛은 상기 제 1 에지 상에 장착되는 패드에 연결되어 상기 카드 소켓 내로 상기 제 1 에지를 삽입하는 경우에는 단일 뱅크 16 바이트 폭 278 핀 DIMM으로서 상호 연결되며, 상기 제 2 카드 소켓 내로 상기 제 2 에지를 삽입하는 경우에는 이중 뱅크 8 바이트 폭 168 핀 DIMM으로서 상호 연결되도록 상기 제 1 에지 상에 장착되 는 패드에 연결됨―
    을 구비하며, 상기 시스템 보드 상에 장착되는 회로 카드
    를 포함하는 시스템 보드를 갖는 컴퓨터.
KR1019980051214A 1998-01-16 1998-11-27 Simm／dimm 메모리 모듈 KR100294975B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9/007,941 1998-01-16
US09/007,941 US6111757A (en) 1998-01-16 1998-01-16 SIMM/DIMM memory module
US09/007,941 1998-01-16

Publications (2)

Publication Number Publication Date
KR19990066824A KR19990066824A (ko) 1999-08-16
KR100294975B1 true KR100294975B1 (ko) 2001-07-12

Family

ID=21728951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980051214A KR100294975B1 (ko) 1998-01-16 1998-11-27 Simm／dimm 메모리 모듈

Country Status (4)

Country Link
US (1) US6111757A (ko)
JP (1) JP3024762B2 (ko)
KR (1) KR100294975B1 (ko)
TW (1) TW426993B (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347367B1 (en) * 1999-01-29 2002-02-12 International Business Machines Corp. Data bus structure for use with multiple memory storage and driver receiver technologies and a method of operating such structures
US6634561B1 (en) * 1999-06-24 2003-10-21 Sandisk Corporation Memory card electrical contact structure
JP4569913B2 (ja) * 2000-03-10 2010-10-27 エルピーダメモリ株式会社 メモリモジュール
US6388886B1 (en) * 2000-05-08 2002-05-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory module and module system
EP1312356B1 (en) 2000-08-25 2012-10-17 Senju Pharmaceutical Co., Ltd. Aqueous suspension preparations
US6853557B1 (en) * 2000-09-20 2005-02-08 Rambus, Inc. Multi-channel memory architecture
WO2002058069A2 (en) 2001-01-17 2002-07-25 Honeywell International Inc. Enhanced memory module architecture
US8391039B2 (en) 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
US6675272B2 (en) 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US6721185B2 (en) * 2001-05-01 2004-04-13 Sun Microsystems, Inc. Memory module having balanced data I/O contacts pads
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
WO2004001603A1 (en) * 2002-06-24 2003-12-31 Samsung Electronics Co., Ltd. Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the memory module
US7200024B2 (en) 2002-08-02 2007-04-03 Micron Technology, Inc. System and method for optically interconnecting memory devices
US7117316B2 (en) 2002-08-05 2006-10-03 Micron Technology, Inc. Memory hub and access method having internal row caching
US7254331B2 (en) 2002-08-09 2007-08-07 Micron Technology, Inc. System and method for multiple bit optical data transmission in memory systems
US7149874B2 (en) 2002-08-16 2006-12-12 Micron Technology, Inc. Memory hub bypass circuit and method
US7836252B2 (en) 2002-08-29 2010-11-16 Micron Technology, Inc. System and method for optimizing interconnections of memory devices in a multichip module
US7102907B2 (en) * 2002-09-09 2006-09-05 Micron Technology, Inc. Wavelength division multiplexed memory module, memory system and method
US7096407B2 (en) * 2003-02-18 2006-08-22 Hewlett-Packard Development Company, L.P. Technique for implementing chipkill in a memory system
US6982892B2 (en) * 2003-05-08 2006-01-03 Micron Technology, Inc. Apparatus and methods for a physical layout of simultaneously sub-accessible memory modules
US7245145B2 (en) 2003-06-11 2007-07-17 Micron Technology, Inc. Memory module and method having improved signal routing topology
US6898815B2 (en) * 2003-06-16 2005-05-31 Cleone Young, legal representative Portable unloading dock
US7120727B2 (en) * 2003-06-19 2006-10-10 Micron Technology, Inc. Reconfigurable memory module and method
US7260685B2 (en) 2003-06-20 2007-08-21 Micron Technology, Inc. Memory hub and access method having internal prefetch buffers
US7428644B2 (en) 2003-06-20 2008-09-23 Micron Technology, Inc. System and method for selective memory module power management
US20060118950A1 (en) * 2003-07-03 2006-06-08 Smart Modular Technologies, Inc., A California Corporation Multi function module
US7535718B2 (en) * 2003-08-20 2009-05-19 Imation Corp. Memory card compatible with multiple connector standards
US7120743B2 (en) 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
US7181584B2 (en) 2004-02-05 2007-02-20 Micron Technology, Inc. Dynamic command and/or address mirroring system and method for memory modules
US7366864B2 (en) 2004-03-08 2008-04-29 Micron Technology, Inc. Memory hub architecture having programmable lane widths
US7120723B2 (en) 2004-03-25 2006-10-10 Micron Technology, Inc. System and method for memory hub-based expansion bus
US7590797B2 (en) 2004-04-08 2009-09-15 Micron Technology, Inc. System and method for optimizing interconnections of components in a multichip memory module
US7222213B2 (en) 2004-05-17 2007-05-22 Micron Technology, Inc. System and method for communicating the synchronization status of memory modules during initialization of the memory modules
US7519788B2 (en) 2004-06-04 2009-04-14 Micron Technology, Inc. System and method for an asynchronous data buffer having buffer write and read pointers
US7392331B2 (en) 2004-08-31 2008-06-24 Micron Technology, Inc. System and method for transmitting data packets in a computer system having a memory hub architecture
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7301831B2 (en) 2004-09-15 2007-11-27 Rambus Inc. Memory systems with variable delays for write data signals
US7721118B1 (en) 2004-09-27 2010-05-18 Nvidia Corporation Optimizing power and performance for multi-processor graphics processing
US8066515B2 (en) * 2004-11-17 2011-11-29 Nvidia Corporation Multiple graphics adapter connection systems
US8212831B1 (en) 2004-12-15 2012-07-03 Nvidia Corporation Broadcast aperture remapping for multiple graphics adapters
US8134568B1 (en) 2004-12-15 2012-03-13 Nvidia Corporation Frame buffer region redirection for multiple graphics adapters
US8423695B2 (en) * 2005-01-19 2013-04-16 Broadcom Corporation Dual PCI-X/PCI-E card
KR100723486B1 (ko) * 2005-05-12 2007-05-30 삼성전자주식회사 심/딤 구조를 가지는 메모리 모듈 및 메모리 시스템
US7481659B2 (en) * 2007-01-05 2009-01-27 Imation Corp. Multiconnector memory card
KR20100030126A (ko) 2008-09-09 2010-03-18 삼성전자주식회사 메모리 장치 및 그를 포함하는 전자 장치
US10236032B2 (en) * 2008-09-18 2019-03-19 Novachips Canada Inc. Mass data storage system with non-volatile memory modules
CN103064773A (zh) * 2011-10-24 2013-04-24 鸿富锦精密工业（深圳）有限公司 测试负载卡
JP2016021469A (ja) * 2014-07-14 2016-02-04 日立金属株式会社 伝送モジュール及びそれに用いられる回路基板
CA169446S (en) * 2016-01-22 2017-02-21 Shenzhen Longsys Electronics Co Ltd Ssd storage module
TWI645623B (zh) * 2017-09-30 2018-12-21 慧榮科技股份有限公司 記憶裝置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647123A (en) * 1983-02-07 1987-03-03 Gulf & Western Manufacturing Company Bus networks for digital data processing systems and modules usable therewith
US5040153A (en) * 1987-10-23 1991-08-13 Chips And Technologies, Incorporated Addressing multiple types of memory devices
DE3808364A1 (de) * 1988-03-12 1989-09-28 Den Berg Elektronik Gmbh Van Platine
US4885482A (en) * 1988-07-13 1989-12-05 Compaq Computer Corporation Multiple computer interface circuit board
BE1002392A4 (nl) * 1988-09-02 1991-01-22 Devlonics Terminals N V Computeruitbreidingskaart geschikt voor twee soorten computers.
US5163833A (en) * 1989-04-14 1992-11-17 Digital Communications Associates, Inc. Dual personal computer architecture peripheral adapter board
US5189598A (en) * 1990-08-14 1993-02-23 Dallas Semiconductor Corporation Dual function microboard with a row of connectors on two edges
US5619471A (en) * 1995-06-06 1997-04-08 Apple Computer, Inc. Memory controller for both interleaved and non-interleaved memory
US5748912A (en) * 1995-06-13 1998-05-05 Advanced Micro Devices, Inc. User-removable central processing unit card for an electrical device
US5831925A (en) * 1996-12-03 1998-11-03 Texas Instruments Incorporated Memory configuration circuit and method
US5995376A (en) * 1997-05-20 1999-11-30 National Instruments Corporation Chassis which includes configurable slot 0 locations

Also Published As

Publication number Publication date
TW426993B (en) 2001-03-21
JP3024762B2 (ja) 2000-03-21
US6111757A (en) 2000-08-29
JPH11251538A (ja) 1999-09-17
KR19990066824A (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
KR100294975B1 (ko) Simm／dimm 메모리 모듈
US5995405A (en) Memory module with flexible serial presence detect configuration
US6097883A (en) Dual state memory card having combined and single circuit operation
KR100235222B1 (ko) 싱글 인라인 메모리 모듈
US6092146A (en) Dynamically configurable memory adapter using electronic presence detects
US6004139A (en) Memory module interface card adapter
US6683372B1 (en) Memory expansion module with stacked memory packages and a serial storage unit
US6078515A (en) Memory system with multiple addressing and control busses
EP1194856B1 (en) A memory expansion module including multiple memory banks and a bank control circuit
KR960026780A (ko) 단일/이중 인-라인 메모리 모듈에 패키징되는 동기식 메모리 및 제조 방법
US20050172069A1 (en) Routability for memory devices
KR970067852A (ko) 반도체 집적회로장치
JPH1092169A (ja) メモリ・モジュール
US5319591A (en) Memory module
US7539826B2 (en) System, device, and method for improved mirror mode operation of a semiconductor memory device
KR100703969B1 (ko) 메모리 모듈의 테스트 장치
US4796224A (en) Layout for stable high speed semiconductor memory device
US20070115712A1 (en) Apparatus and method for mounting microelectronic devices on a mirrored board assembly
EP0793847B1 (en) Register file read/write cell
US10956349B2 (en) Support for multiple widths of DRAM in double data rate controllers or data buffers
WO2008048793A2 (en) Memory system having baseboard located memory buffer unit
KR100375147B1 (ko) 회로모듈
US7023719B1 (en) Memory module having mirrored placement of DRAM integrated circuits upon a four-layer printed circuit board
US5239509A (en) Semiconductor memory device
JP5043360B2 (ja) 所定のピン配列を有するメモリモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee