KR100294684B1 - Aparature for preventing a static electricity of Liquid Crystal Display for a Chip on Glass - Google Patents
Aparature for preventing a static electricity of Liquid Crystal Display for a Chip on Glass Download PDFInfo
- Publication number
- KR100294684B1 KR100294684B1 KR1019980014846A KR19980014846A KR100294684B1 KR 100294684 B1 KR100294684 B1 KR 100294684B1 KR 1019980014846 A KR1019980014846 A KR 1019980014846A KR 19980014846 A KR19980014846 A KR 19980014846A KR 100294684 B1 KR100294684 B1 KR 100294684B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- common electrode
- pads
- data line
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/22—Antistatic materials or arrangements
Abstract
Description
본 발명은 액정표시장치에 관한 것으로, 특히 COG 구조의 액정표시장치에서 입력 패드(Input Pad)의 정전기를 방지하는 액정표시장치의 정전기 방지 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to an antistatic device of a liquid crystal display device for preventing static electricity of an input pad in a liquid crystal display device having a COG structure.
일반적으로 액정표시장치에 있어서 TFT-LCD 액정표시장치를 구동하기 위한 구동신호를 공급하는 구동 IC를 TFT-LCD 패널에 접속하는 실장 기술은 WB(Wire Bonding)방식, TAB(Tape Automated Bonding)방식, 및 COG(Chip On Glass)방식으로 구분된다.In general, in a liquid crystal display, mounting technologies for connecting a driving IC for supplying a driving signal for driving a TFT-LCD liquid crystal display to a TFT-LCD panel include WB (Wire Bonding), TAB (Tape Automated Bonding), And COG (Chip On Glass) method.
첫째, WB 방식은 금(Au) 와이어를 이용하여 패널 전극과 구동 IC를 접속하는 방식을 이용한 실장 방법이다.First, the WB method is a mounting method using a method of connecting a panel electrode and a driving IC using gold (Au) wire.
둘째, TAB 방식은 필름 케리어(film carrier)에 구동 IC가 접속된 패캐지(package)를 패널에 실장하는 기술이다.Second, the TAB method is a technology for mounting a package in which a driving IC is connected to a film carrier on a panel.
셋째, COG 방식은 베어 칩(Bare Chip) 자체에 범프(Bump)를 형성한 후 인너리드 패드와 아웃 리드 패드가 형성된 패널에 실장하는 기술이다.Third, the COG method is a technology in which a bump is formed on a bare chip itself and then mounted on a panel on which an inner lead pad and an out lead pad are formed.
그리고 액정표시장치의 공정 중에 정전기가 내부 TFT-LCD 어레이에 인가되어 내부 소자(박막트랜지스터 등)가 파괴되므로 이를 방지하고, 또한 TFT-LCD 어레이 완성 후 어레이 검사를 용이하게 하기 위하여 쇼팅 바가 필요하게 되었다.In addition, since static electricity is applied to the internal TFT-LCD array during the process of the liquid crystal display device, the internal elements (thin film transistors, etc.) are destroyed, and a shorting bar is needed to prevent the array and to facilitate the array inspection after the TFT-LCD array is completed. .
즉, 쇼팅 바는 각 게이트 라인에 연결되는 하나의 쇼팅 바와 각 데이터 라인에 연결되는 다른 하나의 쇼팅 바로 구성되어, 어레이 검사시 게이트 라인의 단락유무를 체크하기 위해 각 게이트 라인이 연결된 쇼팅 바에 전원을 인가하고 각 게이트 라인의 반대쪽에서 체크하여 게이트 라인의 단락 유무를 체크하며, 데이터 라인도 마찬가지 방법으로 체크한다.That is, the shorting bar is composed of one shorting bar connected to each gate line and the other shorting bar connected to each data line, so that power is supplied to the shorting bar to which each gate line is connected to check whether the gate line is short-circuited when inspecting the array. It is applied and checked on the opposite side of each gate line to check whether there is a short circuit in the gate line, and the data line is also checked in the same manner.
이와같이 쇼팅 바는 실제 TFT-LCD를 구동함에 있어서는 전혀 이용되지 않고, 상기와 같이 정전기 방지 및 어레이 검사시에 이용되는 것이므로 최종적으로는 제거된다.As described above, the shorting bar is not used at all in driving the actual TFT-LCD, but is used at the time of antistatic and array inspection as described above, and thus is finally removed.
즉, TFT-LCD의 에레이가 완성되고 어레이 검사가 끝나면 상판과 하판을 합착한 후, 스크라이브(scribe) 공정과 그라인딩(grinding) 공정을 거쳐서 상기 쇼팅 바를 제거한다.That is, when the array of the TFT-LCD is completed and the inspection of the array is completed, the top plate and the bottom plate are bonded together, and then the shorting bar is removed through a scribe process and a grinding process.
한편, 이와같은 쇼팅 바를 형성함에 있어서, 실장 방식에 따라 게이트 라인 및 데이터 라인의 구성이 다르기 때문에 실장 방식에 따라 쇼팅 바를 형성하기가 난해하였다.On the other hand, in forming such a shorting bar, it is difficult to form the shorting bar according to the mounting method because the configuration of the gate line and the data line is different according to the mounting method.
즉, TAB 방식은 베어 칩 양측에 케리어 필름이 연결되기 때문에 TFT-LCDThat is, in the TAB method, since the carrier film is connected to both sides of the bare chip, the TFT-LCD
판넬상에서 공간을 확보할 수 있으므로 구동 IC 실장 영역인 게이트 라인 패드 및 데이터 라인 패드 일측에 쇼팅 바를 형성하였다.Since a space can be secured on the panel, a shorting bar is formed on one side of a gate line pad and a data line pad, which are driving IC mounting regions.
그러나, COG 방식은 TFT-LCD 패널의 구동 IC 실장 영역에 인너 리드와 아웃리드가 형성되어야 하므로 TFT-LCD 패널상에서 공간을 확보하기가 곤란하여 구동 IC 실장 영역에 쇼팅 바를 설치하기가 어려웠다.However, in the COG method, since the inner lead and the outlead must be formed in the driving IC mounting area of the TFT-LCD panel, it is difficult to secure a space on the TFT-LCD panel, and it is difficult to install the shorting bar in the driving IC mounting area.
그런데 최근에는 COG 실장 방식용 액정표시장치에서도 COG 실장 영역에 쇼팅바를 설치한 기술이 개발되었다.Recently, however, a technology in which a shorting bar is installed in a COG mounting area has been developed in a liquid crystal display device for a COG mounting method.
이와같은 COG 실장용 액정표시장치에서 쇼팅 바를 형성한 종래의 기술을 첨부된 도면을 참조하여 설명하면 다음과 같다.Referring to the accompanying drawings, a conventional technique of forming a shorting bar in such a COG mounting liquid crystal display device is as follows.
도 1은 종래의 쇼팅 바가 설치된 COG 실장용 액정표시장치의 레이 아웃도이 고, 도 2는 종래의 정전기 방지 회로가 설치된 COG 실장용 액정표시장치의 레이 아웃도이다.1 is a layout view of a conventional COG mounting liquid crystal display device having a shorting bar, and FIG. 2 is a layout view of a conventional COG mounting liquid crystal display device having an antistatic circuit.
먼저, 쇼팅 바가 설치된 종래의 COG 실장용 액정표시장치는 기판상에 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(1)이 배열되고, 상기 각 게이트 라인(1)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(2)이 배열된 다.First, in a conventional COG mounting liquid crystal display device having a shorting bar, a plurality of gate lines 1 are arranged in one direction with a predetermined distance on a substrate, and have a constant interval in a direction perpendicular to each of the gate lines 1. A plurality of data lines 2 are arranged.
상기 각 게이트 라인(1)과 데이터 라인(2)의 일측 끝단에는 게이트 라인 패드(3) 및 데이터 라인 패드(4)가 형성되며, 상기 각 게이트 라인 패드(3)에 대향되는 부분에는 일정 간격을 갖고 복수개의 게이트 라인 입력 패드(7)가 형성되고, 상기 데이터 라인 패드(4)에도 대향되는 부분에 일정 간격을 갖고 복수개의 데이터 입력 패드(8)가 형성된다.Gate line pads 3 and data line pads 4 are formed at one end of each of the gate lines 1 and the data lines 2, and a portion of the gate line pads 3 and the data line pads 4, which are opposite to the gate line pads 3, have a predetermined interval. In addition, a plurality of gate line input pads 7 are formed, and a plurality of data input pads 8 are formed at predetermined intervals in portions facing the data line pads 4 as well.
여기서, 각 게이트 라인 패드(3)에 대향되도록 게이트 라인 입력 패드(7)가 형성된 부분이 게이트 구동 IC 실장 영역(9)이고, 각 데이터 라인 패드(4)에 대향되도록 데이터 입력 패드(8)가 형성된 부분이 데이터 구동 IC 실장 영역(10)이다.Here, the portion where the gate line input pad 7 is formed so as to face each gate line pad 3 is the gate driving IC mounting region 9, and the data input pad 8 is disposed so as to face each data line pad 4. The formed portion is the data driver IC mounting region 10.
그리고 상기 게이트 구동 IC 실장 영역(9) 및 에이터 구동 IC 실장 영역(10)에 제 1 쇼팅 바(5) 및 제 2 쇼팅 바(6)가 형성된다.A first shorting bar 5 and a second shorting bar 6 are formed in the gate driving IC mounting region 9 and the heater driving IC mounting region 10.
즉, 제 1 쇼팅 바(5)는 각 게이트 라인 패드(3)와 게이트 입력 패드(7) 사이에 형성되고, 각 게이트 라인 패드(3)는 제 1 쇼팅 바(5)에 연결된다.That is, the first shorting bar 5 is formed between each gate line pad 3 and the gate input pad 7, and each gate line pad 3 is connected to the first shorting bar 5.
또한 제 2 쇼팅 바(6)는 각 데이터 라인 패드(4)와 데이터 입력 패드(8) 사이에 형성되고, 각 데이터 라인 패드(4)는 제 2 쇼팅 바(6)에 연결된다.The second shorting bar 6 is also formed between each data line pad 4 and the data input pad 8, and each data line pad 4 is connected to the second shorting bar 6.
도 1에서 미설명 부호는 레이저 컷팅 라인(11)이다.In FIG. 1, reference numerals denote laser cutting lines 11.
이와같이 구성하여 박막트랜지스터 및 화소전극 등을 구비한 TFT-LCD를 형성한 다음 상술한 바와같이 어레이 검사를 하고, 검사가 끝나면 상,하판을 합착하고 상기 쇼팅 바(5,6)와 게이트 라인 패드(3) 및 데이터 라인 패드(4) 사이를 레이저 컷팅(LASER CUTTING) 장비를 이용하여 컷팅한다The TFT-LCD including the thin film transistor and the pixel electrode is formed as described above, and then array inspection is performed as described above. After the inspection, the upper and lower plates are bonded to each other, and the shorting bars 5 and 6 and the gate line pad ( 3) and cut between the data line pad (4) using a laser cutting equipment (LASER CUTTING)
또한, 정진기 방지 회로가 설치된 종래의 COG 실장용 액정표시장치는 도 2와 같이, 기판상에 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(1)이 배열되고, 상기 각 게이트 라인(1)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(2)이 배열되어 TFT-LCD가 구성되며, 상기 TFT-LCD 어레이 주변에 공통전극 (12)이 형성된다.In addition, in the conventional COG mounting liquid crystal display device provided with the antistatic circuit, a plurality of gate lines 1 are arranged in one direction at regular intervals on a substrate, and are perpendicular to the gate lines 1. A plurality of data lines 2 are arranged at regular intervals in one direction to form a TFT-LCD, and a common electrode 12 is formed around the TFT-LCD array.
상기 각 게이트 라인(1)과 데이터 라인(2)의 일측 끝단에는 게이트 라인 패드(3) 및 데이터 라인 패드(4)가 형성되며, 상기 각 게이트 라인 패드(3)에 대향되는 부분에는 일정 간격을 갖고 복수개의 게이트 입력 패드(7)가 형성되고, 상기 데이터 라인 패드(4)에도 대향되는 부분에 일정 간격을 갖고 복수개의 데이터 입력패드(8)가 형성된다.Gate line pads 3 and data line pads 4 are formed at one end of each of the gate lines 1 and the data lines 2, and a portion of the gate line pads 3 and the data line pads 4, which are opposite to the gate line pads 3, have a predetermined interval. In addition, a plurality of gate input pads 7 are formed, and a plurality of data input pads 8 are formed at predetermined intervals at portions facing the data line pads 4 as well.
상기 각 게이트 라인(1) 및 데이터 라인(2)의 양끝단은 정전기 회로(13)를 통해 인접한 공통 전극(12)에 연결된다.Both ends of each of the gate line 1 and the data line 2 are connected to the adjacent common electrode 12 through an electrostatic circuit 13.
여기서, 각 게이트 라인 패드(3)에 대향되도록 게이트 라인 입력 패드(7)가 형성된 부분이 게이트 구동 IC 실장 영역(9)이고, 각 데이터 라인 패드(4)에 대향되도록 데이터 입력 패드(8)가 형성된 부분이 데이터 구동 IC 실장 영역(10)이다.Here, the portion where the gate line input pad 7 is formed so as to face each gate line pad 3 is the gate driving IC mounting region 9, and the data input pad 8 is disposed so as to face each data line pad 4. The formed portion is the data driver IC mounting region 10.
그리고, 상기 공통 전극(12)은 Ag 도트에 의해 상부 기판의 공통 전극(도면에는 도시되지 않음)에 연결되어 있다.The common electrode 12 is connected to a common electrode (not shown) of the upper substrate by Ag dots.
그러나 이와같은 종래의 COG 실장용 액정표시장치에 있어서는 다음과 같은 문제점이 있었다.However, such a conventional COG mounting liquid crystal display device has the following problems.
즉, 종래의 COG 실장용 액정표시장치에 있어서는 IC 실장 영역에서 TFT-LCD 어레이쪽인 아웃 리드 패드에는 정전기를 방지하기 위한 쇼팅 바 또는 정전기 회로 가 설치되어 있으므로 정전기 발생기 TFT-LCD의 내부 회로를 보호할 수 있었으나, 입력 패드쪽은 모두 플로우팅(floating)되어 있으므로 정전기 방생기 정전기가 빠져나갈 통로(path)가 없어서 정전기에 취약했다.That is, in the conventional COG-mounted liquid crystal display device, since the shorting bar or the electrostatic circuit for preventing static electricity is installed in the out lead pad toward the TFT-LCD array in the IC mounting area, the internal circuit of the electrostatic generator TFT-LCD is protected. However, since the input pads were all floating, there was no path through which the static electricity generator static electricity escaped.
또한, 입출력 패드에 IC부착 후, IC에서 발생한 정전기가 입력 패드에서는 빠져나가 통로가 없으므로 IC까지 정전기에 손상을 받을 수 있었다.In addition, since the static electricity generated by the IC escapes from the input pad after the IC is attached to the input / output pad and there is no passage, the static electricity may be damaged up to the IC.
본 발명은 이와같은 문제점을 해결하기 위하여 안출한 것으로, COG 방식으로 실장되는 TFT-LCD 액정표시장치에서 IC 실장 영역에 공통 전극 라인을 형성하고 각 입력 패드를 정전기 방지 회로를 통해 상기 공통전극 연결하여 입력 패드의 정전기 및 IC의 정전기에 대한 손상을 방지하는 정전기 방지 장치를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, in the TFT-LCD liquid crystal display device mounted in a COG method by forming a common electrode line in the IC mounting area and connecting each input pad to the common electrode through an antistatic circuit An object of the present invention is to provide an antistatic device that prevents damage to static electricity of an input pad and static electricity of an IC.
도 1은 종래의 쇼팅 바가 형성되는 COG 실장 방식 액정표시장치 레이 아웃도1 is a layout view of a liquid crystal display (COG) mounting method in which a conventional shorting bar is formed.
도 2는 종래의 정전기 회로가 형성된 COG 실장 방식 액정표시장치의 레이 아웃도FIG. 2 is a layout view of a COG mounted liquid crystal display device having a conventional electrostatic circuit.
도 3은 본 발명 제 1 실시예의 COG 실장용 액정표시장치의 정전기 방지 장치 레이 아웃도3 is a layout diagram of the antistatic device of the COG mounting liquid crystal display device according to the first embodiment of the present invention.
도 4는 본 발명에 따른 정전기 회로의 구성도4 is a configuration diagram of an electrostatic circuit according to the present invention;
도 5는 본 발명 제 2 실시예의 COG 실장용 액정표시장치의 정전기 방지 장치 레이 아웃도5 is a layout diagram of the antistatic device of the COG mounting liquid crystal display device according to the second embodiment of the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
1 : 게이트 라인 2 : 데이터 라인1: gate line 2: data line
3, 4 : 패드 7 : 게이트 라인 입력 패드3, 4: pad 7: gate line input pad
8 : 데이터 라인 입력 패드 9 : 게이트 구동 IC 실장 영역8: data line input pad 9: gate driving IC mounting area
10 : 데이터 구동 IC 실장 영역 12, 12a, 12b : 공통 전극10: data drive IC mounting area 12, 12a, 12b: common electrode
13 : 정전기 회로13: electrostatic circuit
이와같은 목적을 달성하기 위한 본 발명의 COG 실장용 액정표시장치의 정전기 방지 장치는 끝단에 각각 출력 패드를 구비한 복수개의 게이트 라인 및 데이터 라인과, 상기 각 출력 패드에 대향하는 부분에 형성되는 복수개의 입력 패드와, 상기 복수개의 입력 패드와 게이트 라인 및 데이터 라인의 출력 패드 사이에 형성되는 공통 전극과, 상기 각 입력 패드와 공통 전극 사이에 연결되는 복수개의 정전기 회로를 포함하여 구성됨에 그 특징이 있다.The antistatic device of the COG mounting liquid crystal display device of the present invention for achieving the above object is a plurality of gate lines and data lines each having an output pad at the end, and a plurality of portions formed in portions facing the respective output pads. A plurality of input pads, a common electrode formed between the plurality of input pads and output pads of the gate line and the data line, and a plurality of electrostatic circuits connected between the input pads and the common electrode. have.
상기와 같은 본 발명의 액정표시장치의 정전기 방지 장치를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.The antistatic device of the liquid crystal display device of the present invention as described above will be described in more detail with reference to the accompanying drawings.
도 3는 본 발명 제 1 실시예의 COG 실장용 액정표시장치의 정전기 방지 장치 의 레이 아웃도이다.3 is a layout diagram of the antistatic device of the COG mounting liquid crystal display device of the first embodiment of the present invention.
기판상에 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(1)이 배열되고, 상기 각 게이트 라인(1)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(2)이 배열되어 TFT-LCD 어레이가 구성되고, 상기 TFT-LCD 어레이 주변에 는 공통 전극(12)이 형성된다.A plurality of gate lines 1 are arranged in one direction at regular intervals on the substrate, and a plurality of data lines 2 are arranged at regular intervals in a direction perpendicular to the respective gate lines 1 to form a TFT-LCD array. Is formed, and a common electrode 12 is formed around the TFT-LCD array.
상기 각 게이트 라인(1)과 데이터 라인(2)의 일측 끝단에는 게이트 라인 출력 패드(3) 및 데이터 라인 출력 패드(4)가 형성되며, 상기 각 게이트 라인 출력 패드(3)에 대향되는 부분에는 일정 간격을 갖고 복수개의 게이트 라인 입력 패드(7)가 형성되고, 상기 데이터 라인 출력 패드(4)에도 대향되는 부분에 일정 간격을 갖고 복수개의 데이터 라인 입력 패드(8)가 형성된다.A gate line output pad 3 and a data line output pad 4 are formed at one end of each gate line 1 and the data line 2, and a portion of the gate line 1 and the data line 2 opposite to each of the gate line output pads 3 is formed. A plurality of gate line input pads 7 are formed at regular intervals, and a plurality of data line input pads 8 are formed at predetermined portions at portions opposite to the data line output pads 4.
여기서, 각 게이트 라인 출력 패드(3)에 대향되도록 게이트 라인 입력 패드 (7)가 형성된 부분이 게이트 구동 IC 실장 영역(9)이고, 각 데이터 라인 출력 패드(4)에 대향되도록 데이터 라인 입력 패드(8)가 형성된 부분이 데이터 구동 IC 실장 영역(10)이다.Here, the portion where the gate line input pad 7 is formed so as to face each gate line output pad 3 is the gate driving IC mounting region 9, and the data line input pads so as to face each data line output pad 4. The portion where 8) is formed is the data driver IC mounting region 10.
그리고 상기 게이트 구동 IC 실장 영역(9) 및 데이터 구동 IC 실장 영역(10)에 각각 공통 전극(12)이 형성되고, 상기 공통 전극(12)과 각 게이트 라인 입력 패드(7) 및 데이터 라인 입력 패드(8)는 각각 정전기 회로(13)에 의해 연결된다.The common electrode 12 is formed in the gate driving IC mounting region 9 and the data driving IC mounting region 10, respectively, and the common electrode 12, each gate line input pad 7, and a data line input pad are formed. 8 is connected by the electrostatic circuit 13, respectively.
또한, 상기 게이트 라인(1) 및 데이터 라인(2)에 의해 형성되는 TFT-LCD 어레이 주변의 공통전극(12)에도 복수개의 정전기 회로(13)를 통해 각 게이트 라인(1)과 데이터 라인(2)이 연결되어 있다.In addition, the gate line 1 and the data line 2 are connected to the common electrode 12 around the TFT-LCD array formed by the gate line 1 and the data line 2 through a plurality of electrostatic circuits 13. ) Is connected.
여기서, 정전기 회로(13)의 구성은 도 4와 같다.Here, the configuration of the electrostatic circuit 13 is as shown in FIG.
즉. 게이트/데이타 라인(1,2) 또는 입력 패드(7,8)와 공통 전극(12) 사이에 직렬 연결되는 제 1, 제 2 트랜지스터(Q1, Q2)와, 상기 제 1, 제 2 트랜지스터(Q1, Q2)의 접점에 게이트가 연결되고 제 1 트랜지스터(Q1)의 게이트와 제 2 트랜지스터(Q2)의 게이트에 각각 소오스 및 드레인 전극이 연결되는 제 3 트랜지스터(Q3)로 구성된다.In other words. First and second transistors Q1 and Q2 connected in series between the gate / data line 1 and 2 or the input pads 7 and 8 and the common electrode 12, and the first and second transistors Q1. And a third transistor Q3 having a gate connected to the contact point of Q2 and a source and drain electrode connected to the gate of the first transistor Q1 and the gate of the second transistor Q2, respectively.
이와 같은 정전기 회로의 각 트랜지스터는 TFT-LCD 어레이의 박막트랜지스터(도면에는 도시되지 않음)와 같은 구조로 형성되며, 제조 공정도 같다.Each transistor of such an electrostatic circuit is formed in the same structure as a thin film transistor (not shown) of the TFT-LCD array, and the manufacturing process is the same.
한편, 도 5는 본 발명 제 2 실시예의 COG 실장용 액정표시장치의 정전기 방지 장치의 레이 아웃도이다.5 is a layout diagram of the antistatic device of the COG mounting liquid crystal display device of the second embodiment of the present invention.
본 발명 제 2 실시예의 COG 실장용 액정표시장치의 정전기 방지 장치는 기판상에 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(1)이 배열되고, 상기 각 게이트 라인(1)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인 (2)이 배열되어 TFT-LCD 어레이가 구성되고, 상기 TFT-LCD 어레이 주변에는 공통전극(12)이 형성된다.In the antistatic device of the COG mounting liquid crystal display device according to the second embodiment of the present invention, a plurality of gate lines 1 are arranged in one direction at regular intervals on a substrate, and are fixed in a direction perpendicular to the respective gate lines 1. A plurality of data lines 2 are arranged at intervals to form a TFT-LCD array, and a common electrode 12 is formed around the TFT-LCD array.
상기 각 게이트 라인(1)과 데이터 라인(2)의 일측 끝단에는 게이트 라인 출력 패드(3) 및 데이터 라인 출력 패드(4)가 형성되며, 상기 각 게이트 라인 출력 패드(3)에 대향되는 부분에는 일정 간격을 갖고 복수개의 게이트 라인 입력 패드(7)가 형성되고, 상기 데이터 라인 출력 패드(4)에도 대향되는 부분에 일정 간격을 갖고 복수개의 데이터 입력 패드(8)가 형성된다.A gate line output pad 3 and a data line output pad 4 are formed at one end of each gate line 1 and the data line 2, and a portion of the gate line 1 and the data line 2 opposite to each of the gate line output pads 3 is formed. A plurality of gate line input pads 7 are formed at regular intervals, and a plurality of data input pads 8 are formed at regular intervals at portions facing the data line output pads 4.
여기서, 각 게이트 라인 출력 패드(3)에 대향되도록 게이트 라인 입력 패드(7)가 형성된 부분이 게이트 구동 IC 실장 영역(9)이고, 각 데이터 라인 출력 패드(4)에 대향되도록 데이터 입력 패드(8)가 형성된 부분이 데이터 구동 IC 실장 영역(10) 이다.Here, the portion where the gate line input pad 7 is formed to face each gate line output pad 3 is the gate driving IC mounting region 9, and the data input pad 8 is arranged to face each data line output pad 4. Is formed in the data driving IC mounting area 10.
그리고 상기 게이트 구동 IC 실장 영역(9) 및 TFT-LCD 어레이 주변영역 중 게이트 라인(1)에 교차되도록 제 1 공통 전극(12a)이 형성되고, 상기 데이터 구동 IC 실장 영역(10) 및 TFT-LCD 어레이 주변영역 중 데이터 라인(2)에 교차되도독 제 2 공통 전극(12b)이 형성된다.A first common electrode 12a is formed to intersect the gate line 1 among the gate driving IC mounting region 9 and the TFT-LCD array peripheral region, and the data driving IC mounting region 10 and the TFT-LCD are formed. A second common electrode 12b is formed to intersect the data line 2 in the array peripheral area.
상기 제 1 공통 전극(12a)과 각 게이트 라인 입력 패드(7) 및 각 게이트 라인(1) 사이에는 복수개의 정전기 회로(13)가 연결되어 있으며, 제 2 공통 전극(12b)과 각 데이터 입력 패드(8) 및 각 데이터 라인(2) 사이에는 복수개의 정전기 회로(13)가 연결되어 있고, 상기 제 1, 제 2 공통 전극(12a, 12b)은 정전기 회로(13)에 의해 서로 연결되어 있다.A plurality of electrostatic circuits 13 are connected between the first common electrode 12a, each gate line input pad 7, and each gate line 1, and a second common electrode 12b and each data input pad are provided. A plurality of electrostatic circuits 13 are connected between the 8 and the data lines 2, and the first and second common electrodes 12a and 12b are connected to each other by the electrostatic circuit 13.
상기 제 2 실시예에서도 정전기 회로는 도 4와 같다.In the second embodiment, the electrostatic circuit is the same as that of FIG.
이상에서 설명한 바와같은 본 발명의 COG 실장용 액정표시장치의 정전기 방지 장치에 있어서는 다음과 같은 효과가 있다.As described above, the antistatic device of the COG mounting liquid crystal display device of the present invention has the following effects.
즉, IC 실장 영역에 공통 전극을 형성하고 각 입력 패드를 정전기 회로를 통해 공통 전극에 연결함으로 입력 패드에 침투하는 정전기를 방지한다.That is, a common electrode is formed in the IC mounting area and each input pad is connected to the common electrode through an electrostatic circuit to prevent static electricity from penetrating the input pad.
또한, IC 부착 후 발생하는 IC의 정전기도 빼낼 수 있는 통로가 형성되므로 IC의 정전기도 방지할 수 있다.In addition, since a passage for extracting the static electricity of the IC generated after the IC is formed, the static electricity of the IC can be prevented.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980014846A KR100294684B1 (en) | 1998-04-25 | 1998-04-25 | Aparature for preventing a static electricity of Liquid Crystal Display for a Chip on Glass |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980014846A KR100294684B1 (en) | 1998-04-25 | 1998-04-25 | Aparature for preventing a static electricity of Liquid Crystal Display for a Chip on Glass |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990081110A KR19990081110A (en) | 1999-11-15 |
KR100294684B1 true KR100294684B1 (en) | 2001-07-12 |
Family
ID=37527592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980014846A KR100294684B1 (en) | 1998-04-25 | 1998-04-25 | Aparature for preventing a static electricity of Liquid Crystal Display for a Chip on Glass |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100294684B1 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110045119A (en) * | 2009-10-26 | 2011-05-04 | 삼성전자주식회사 | Mother substrate for display device and method for manufacturing the same |
US8279147B2 (en) | 2006-11-10 | 2012-10-02 | Samsung Electronics Co., Ltd. | Liquid crystal display device having protective circuits and method of manufacturing the same |
KR101192792B1 (en) | 2006-06-29 | 2012-10-26 | 엘지디스플레이 주식회사 | Gatg in panel GIP type liquid crystal display device |
KR101229881B1 (en) * | 2006-02-17 | 2013-02-05 | 삼성디스플레이 주식회사 | Array substrate and display device having the same |
KR101427135B1 (en) | 2008-10-14 | 2014-08-07 | 엘지디스플레이 주식회사 | Array substrate for Chip on glass type liquid crystal display device |
CN106773387A (en) * | 2016-12-28 | 2017-05-31 | 武汉华星光电技术有限公司 | The electrostatic protection structure of liquid crystal display panel |
US10121776B2 (en) | 2015-12-15 | 2018-11-06 | Samsung Electronics Co., Ltd. | Film-type semiconductor packages and display devices having the same |
US10534206B2 (en) | 2015-01-06 | 2020-01-14 | Samsung Display Co., Ltd. | Liquid crystal display |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100711215B1 (en) * | 2000-12-29 | 2007-04-25 | 비오이 하이디스 테크놀로지 주식회사 | Electro static discharge structure for liquid crystal display panel |
KR100965095B1 (en) * | 2003-10-28 | 2010-06-23 | 엘지디스플레이 주식회사 | Liquid crystal display device |
KR100977220B1 (en) * | 2003-11-25 | 2010-08-23 | 엘지디스플레이 주식회사 | method for testing liquid crystal display panel of COG type |
KR101033463B1 (en) * | 2008-06-13 | 2011-05-09 | 엘지디스플레이 주식회사 | Array Substrate of Liquid Crystal Display Device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06202151A (en) * | 1992-12-28 | 1994-07-22 | Casio Comput Co Ltd | Thin film transistor array |
-
1998
- 1998-04-25 KR KR1019980014846A patent/KR100294684B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06202151A (en) * | 1992-12-28 | 1994-07-22 | Casio Comput Co Ltd | Thin film transistor array |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101229881B1 (en) * | 2006-02-17 | 2013-02-05 | 삼성디스플레이 주식회사 | Array substrate and display device having the same |
KR101192792B1 (en) | 2006-06-29 | 2012-10-26 | 엘지디스플레이 주식회사 | Gatg in panel GIP type liquid crystal display device |
US8279147B2 (en) | 2006-11-10 | 2012-10-02 | Samsung Electronics Co., Ltd. | Liquid crystal display device having protective circuits and method of manufacturing the same |
KR101427135B1 (en) | 2008-10-14 | 2014-08-07 | 엘지디스플레이 주식회사 | Array substrate for Chip on glass type liquid crystal display device |
KR20110045119A (en) * | 2009-10-26 | 2011-05-04 | 삼성전자주식회사 | Mother substrate for display device and method for manufacturing the same |
KR101587936B1 (en) | 2009-10-26 | 2016-01-25 | 삼성디스플레이 주식회사 | Mother substrate for display device and method for manufacturing the same |
US10534206B2 (en) | 2015-01-06 | 2020-01-14 | Samsung Display Co., Ltd. | Liquid crystal display |
US10121776B2 (en) | 2015-12-15 | 2018-11-06 | Samsung Electronics Co., Ltd. | Film-type semiconductor packages and display devices having the same |
CN106773387A (en) * | 2016-12-28 | 2017-05-31 | 武汉华星光电技术有限公司 | The electrostatic protection structure of liquid crystal display panel |
CN106773387B (en) * | 2016-12-28 | 2019-07-02 | 武汉华星光电技术有限公司 | The electrostatic protection structure of liquid crystal display panel |
Also Published As
Publication number | Publication date |
---|---|
KR19990081110A (en) | 1999-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100244182B1 (en) | Liquid crystal display device | |
US6043971A (en) | Electrostatic discharge protection device for liquid crystal display using a COG package | |
KR100242437B1 (en) | Liquid crystal module and its manufacturing method | |
KR101579853B1 (en) | Display panel | |
KR100294684B1 (en) | Aparature for preventing a static electricity of Liquid Crystal Display for a Chip on Glass | |
KR100324283B1 (en) | Tape Carrier Package and Method of Fabricating the same | |
KR100386444B1 (en) | Liquid crystal display device and method for repairing breakage of circuit lines thereof | |
KR100701896B1 (en) | Liquid Crystal Display Device and Fabricating Method thereof | |
KR100244184B1 (en) | Liquid crystal display device | |
KR100806885B1 (en) | Fabricating method of liquid crystal display | |
KR20010051507A (en) | Liquid crystal display device | |
KR100977220B1 (en) | method for testing liquid crystal display panel of COG type | |
KR100965095B1 (en) | Liquid crystal display device | |
KR100870663B1 (en) | Electrostatic discharge protection device of cog type tft-lcd | |
KR101241759B1 (en) | Array substrate and display device having the same | |
KR101080705B1 (en) | Chip on glass structure array substrate for Liquid crystal display device | |
KR100816335B1 (en) | Thin film transistor array panel and a method for attaching the integrated circuit for the same | |
JPH08248434A (en) | Liquid crystal display device | |
KR20050003511A (en) | A ipt testing pad, the fabrication method and the testing method for cog of lcd | |
KR20070106261A (en) | Liquid crystal display device | |
KR100886367B1 (en) | Super-thin semiconductor package and method for menufacture | |
KR100931185B1 (en) | LCD for signal line inspection | |
KR100863999B1 (en) | Array substrate and liquid crystal display having the same | |
KR20060007923A (en) | Display substrate | |
KR0172899B1 (en) | Tcp structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 17 |
|
EXPY | Expiration of term |