KR100293909B1 - 본딩패드와리드핑거간에연결된와이어의쇼트방지방법 - Google Patents

본딩패드와리드핑거간에연결된와이어의쇼트방지방법 Download PDF

Info

Publication number
KR100293909B1
KR100293909B1 KR1019980038258A KR19980038258A KR100293909B1 KR 100293909 B1 KR100293909 B1 KR 100293909B1 KR 1019980038258 A KR1019980038258 A KR 1019980038258A KR 19980038258 A KR19980038258 A KR 19980038258A KR 100293909 B1 KR100293909 B1 KR 100293909B1
Authority
KR
South Korea
Prior art keywords
bonding pad
wire
dummy
lead finger
pad
Prior art date
Application number
KR1019980038258A
Other languages
English (en)
Other versions
KR20000019906A (ko
Inventor
우찬희
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980038258A priority Critical patent/KR100293909B1/ko
Publication of KR20000019906A publication Critical patent/KR20000019906A/ko
Application granted granted Critical
Publication of KR100293909B1 publication Critical patent/KR100293909B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body

Abstract

본 발명은 본딩 패드와 리드 핑거간에 연결된 와이어의 쇼트 방지 방법에 관한 것으로서, 반도체 칩의 패드자리에 설계상 여분의 더미 본딩 패드가 만들어져 있지만, 상기 기능 본딩 패드만이 배열되어 있는 경우, 빈 패드자리에 기능과 역할이 없는 더미 본딩 패드를 만들어주고, 리드프레임에도 상기 기능 리드 핑거외에 기능과 역할이 없는 더미 리드 핑거를 상기 더미 본딩 패드와 일치되게 지정하여준다.
이에, 상기 기능 본딩 패드와 기능 리드 핑거, 상기 더미 본딩 패드와 더미 리드 핑거간을 와이어로 본딩 함으로써, 몰딩 공정시 컴파운드 수지의 흐르는 힘에도 와이어가 조밀하게 본딩되어지기 때문에 용이하게 견딜 수 있어 와이어의 휘어짐 현상을 방지할 수 있도록 한 본딩 패드와 리드 핑거간에 연결된 와이어의 쇼트 방지 방법을 제공하고자 한 것이다.

Description

본딩 패드와 리드 핑거간에 연결된 와이어의 쇼트 방지 방법
본 발명은 본딩 패드와 리드 핑거간에 연결된 와이어의 쇼트 방지 방법에 관한 것으로서, 더욱 상세하게는 와이어 본딩 패드와 리드 핑거간의 와이어 본딩후, 몰딩 작업시 몰딩 컴파운드 수지의 흐름속도와 압력으로 인하여, 와이어가 일방향으로 휘어지며 단락되는 현상을 방지할 수 있도록 한 본딩 패드와 리드 핑거간에 연결된 와이어의 쇼트 방지 방법에 관한 것이다.
통상적으로 반도체 패키지를 제조하는 공정중에서 와이어 본딩 공정과 몰딩 공정을 간략히 설명하면 다음과 같다.
상기 와이어 본딩 공정은 반도체 칩의 본딩 패드와 리드프레임의 리드 핑거을 와이어로 접합시키는 공정으로써, 현재 와이어 본딩작업의 추세는 본딩 패드간의 간격을 좁게, 본딩패드 크기를 작게, 와이어를 길게하여 접합시키며, 와이어의 직경을 감소시켜 와이어 본딩 작업을 하고 있는 추세이다.
이에, 본딩패드간의 간격이 좁아지고, 와이어의 길이가 길게됨에 따라, 대략 사각형의 반도체 패키지의 몰딩부분에 있어 각 꼭지점부위(4곳)에서 가까운 위치의 와이어가 몰딩공정시 유입되는 몰딩 컴파운드 수지의 유입속도와 압력에 의하여 단락되는 현상이 초래되었다.
상기 와이어가 단락되는 현상을 첨부한 도 2를 참조하여 설명하면 다음과 같다.
도 2에 도시한 바와 같이, 상기 반도체 칩의 패드자리에 본딩패드가 균일하고 조밀하게 형성되어 있는 바, 통상 기능적으로 필요한 본딩패드(이하, 기능 본딩 패드라 칭함)만이 불균일하게 형성되어 있거나, 여유분으로서 기능과 역할이 없는 본딩패드(이하 더미 본딩 패드라 칭함)가 기능 본딩 패드(100)와 동시에 배열되어 있게 된다.
또한, 리드 프레임에도 상기 기능 본딩 패드(100)와 와이어로 연결되어 기능적으로 필요한 리드 핑거(이하, 기능 리드 핑거라 칭함)가 형성되어 있고, 기능적으로 불필요한 리드 핑거(이하, 더미 리드 핑거라 칭함)도 함께 여유분으로 형성되어 있다.
따라서, 상기 기능 본딩 패드(100)와 기능 리드 핑거(200)만이 서로 와어어(12)로 본딩되는 바, 기능 본딩 패드(100)의 사이에는 와이어 본딩되지 않는 더미 본딩 패드(110)가 배열되어 있기 때문에 상기 본딩된 와이어(12)는 불규칙적인 배열이 되어진다.
다음으로, 상기 상태에서 몰딩 공정을 거치게 된다.
몰딩공정시, 컴파운드수지가 상기 와이어로 흐르는 될 때, 이 흐르는 컴파운드 수지의 흐름(A)속도와 압력으로 인하여, 불균일하게 배열되어 본딩된 와이어(12)가 일방향으로 휘어지게 되어 단락되는 경우가 발생하게 된다.
더욱 상세하게는, 컴파운드 수지가 처음으로 닿게 되는 위치의 와이어(12)가 더욱 휘어지게 되고, 또한 본딩된 와이어(12)의 수가 적은 쪽은 컴파운드 수지의 흐름력에 대한 저항력이 작기 때문에 더욱 휘어지게 되며, 더욱이 도 2에 도시한 바와 같이 최초 유입되는 컴파운드 수지의 방향(A)과 수직 위치인 두곳 꼭지점 부위에 있는 와이어(12)는 단락 되는 문제점이 있다.
즉, 몰딩 컴파운드 수지의 최초 유입부와 수직 위치에 있는 와이어(12)는 컴파운드 수지의 흐름력으로 많이 휘어지게 되는 동시에 바로 그 뒤쪽에 위치된 와이어와 접촉되어 단락되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로서, 반도체 칩의 패드자리에 설계상 여분의 더미 본딩 패드가 만들어져 있지만, 상기 기능 본딩 패드만이 배열되어 있는 경우, 빈 패드자리에 기능과 역할이 없는 더미 본딩 패드를 만들어주고, 리드프레임에도 상기 기능 리드 핑거외에 기능과 역할이 없는 더미 리드 핑거를 상기 더미 본딩 패드와 일치되게 지정하여준다.
이에, 상기 기능 본딩 패드와 기능 리드 핑거, 상기 더미 본딩 패드와 더미 리드 핑거간을 와이어로 본딩 함으로써, 몰딩 공정시 컴파운드 수지의 흐르는 힘에도 와이어가 조밀하게 본딩되어지기 때문에 용이하게 견딜 수 있어 와이어의 휘어짐 현상을 방지할 수 있도록 한 본딩 패드와 리드 핑거간에 연결된 와이어의 쇼트 방지 방법을 제공하는데 그 목적이 있는 것이다.
도 1은 본 발명에 따른 본딩 패드와 리드 핑거간에 연결된 와이어의 쇼트 방지 방법을 설명하는 평면도,
도 2는 종래에 몰딩공정시 와이어 본딩 패드와 리드 핑거간에 연결된 와이어가 쇼트되는 현상을 보여주는 평면도.
<도면의 주요 부분에 대한 부호의 설명>
10:반도체칩 12:와이어
100:기능 본딩 패드 110:더미 본딩 패드
200:기능 리드 핑거 210:더미 리드 핑거
A:몰딩 컴파운드 수지의 흐름
이하, 첨부도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
본 발명의 본딩 패드와 리드 핑거간에 연결된 와이어의 쇼트 방지 방법은 반도체칩의 패드 자리에 기능 본딩 패드(100)이외의 빈 패드자리가 있으면 더미 본딩 패드(200)를 만들어주고, 리드 프레임에도 기능 리드 핑거(110)외에 상기 더미 본딩 패드(200)와 일치되는 위치에 있는 리드핑거를 더미 리드 핑거(210)로 지정해주어, 상기 기능 본딩 패드(100)와 기능 리드 핑거(110), 더미 본딩 패드(200)와 더미 리드 핑거(210)를 와이어(12)로 본딩하여, 이 본딩된 와이어(12)의 간격이 조밀하게 되도록 함으로써, 몰딩공정시 컴파운드수지의 흐름(A)력에도 와이어(12)가 저항력을 갖고 휘어지지 않으며 단락되지 않도록 한 것을 특징으로 한다.
본 발명을 좀 더 상세하게 설명하면 다음과 같다.
첨부한 도 1은 본 발명에 따른 본딩 패드와 리드 핑거간에 연결된 와이어의 쇼트 방지 방법에 따라 와이어가 본딩된 상태를 보여주는 도면으로서, 도면부호 100은 기능 본딩 패드이고, 200은 기능 리드 핑거이다.
상기 기능 본딩 패드(100)는 반도체칩(10)상의 가장자리 부위에 와이어(12) 연결을 위하여 만들어 놓은 부분으로, 등간격으로 조밀하게 형성될 수도 있고, 간격없이 필요한 부위에만 형성시킬 수 있다.
또한, 기능 본딩 패드(100) 사이는 빈 패드자리로 남겨둘 수도 있지만, 여분의 패드로서 아무런 기능과 역할이 부여되지 않는 더미 본딩 패드(110)를 만들어주게 된다.
상기 기능 리드 핑거(200)는 리드프레임에 형성된 것으로서, 상기 기능 본딩 패드(100)와 전기적 신호를 위하여 와이어(12)로 연결되어지는 바, 기능 리드 핑거(200)외에 여분으로서 더미 리드 핑거(110)가 형성되어 있다.
이때, 상기 더미 리드 핑거(210)는 상기 더미 본딩 패드(110)와 와이어(12) 본딩되도록 더미 본딩 패드(110)와 서로 일치되는 위치의 것으로 지정된 것이다.
따라서, 상기 더미 본딩 패드(110)와 더미 리드 핑거(210)를 모두 와이어(12)로 연결시킨다.
물론, 상기 기능 본딩 패드(100)와 기능 리드 핑거(200)도 서로 와이어로 연결되어진다.
한편, 상기 기능 본딩 패드(100)와 기능 리드 핑거(200)는 와이어(12)에 의하여 서로 전기적 신호를 교환하게 되지만, 상기 더미 본딩 패드(200)와 더미 기능 핑거(210)는 기능과 역할은 없는 상태로 와이어 본딩되어진다.
특히, 반도체 칩(10)의 패드자리 있어, 각 모서리 구석 위치에 더미 본딩 패드(110)와 더미 기능 핑거(200)를 형성시키는 것이 바람직한데, 그 이유는 상술한 바와 같이 연결된 와이어가 몰딩컴파운드 수지로 인하여 가장 잘 단락되는 위치이기 때문이다.
이에 따라, 상기와 같이 반도체 칩(10)의 본딩 패드가 형성되는 가장자리 부위에 조밀하게 등간격으로 형성된 기능 본딩 패드(100)와 더미 본딩 패드(200)와, 상기 리드프레임상의 기능 리드 핑거(110)와 더미 리드 핑거(210)가 서로 와이어(12)로 본딩됨에 따라, 이 와이어(12)의 배열 간격은 조밀한 상태가 된다.
다음으로 상기 상태에서, 몰딩 컴파운드 수지로 몰딩되는 공정을 거치게 된다.
도 1에서 도면부호 A는 몰딩 컴파운드 수지의 흐름을 나타내는 바, 대개 상기 몰딩 컴파운드 수지는 본딩 패드와 리드 핑거사이에 연결된 와이어로 흐르게 되는 동시에 중앙부의 반도체 칩으로 퍼지면서 흐르게 된다.
이때, 상술한 바와 같이 상기 와이어(12)는 조밀하게 등간격으로 배열된 상태이기 때문에, 상기 몰딩 컴파운드 수지의 흐름(A)속도과 압력에도 저항력을 갖게 된다.
따라서, 몰딩 컴파운드 수지의 흐름(A)력과 압력에도 와이어(12)는 휘어지지 않게 된다.
더욱 상세하게는, 상기 몰딩컴파운드 수지의 최초 유입부와 수직위치는 반도체 칩(10)의 양쪽 꼭지점 부위인 바, 이곳에는 상술한 바와 같이 더미 본딩 패드(110)와 더미 리드 핑거(210)간을 연결한 와이어(12)가 집중적으로 형성되어 있기 때문에, 몰딩 컴파운드 수지의 흐름(A)력과 압력에 와이어(12)가 휘어질 수도 있다.
그러나, 상기 더미 본딩 패드(110)와 더미 기능 패드(210)를 연결한 와이어(12)는 기능과 역할이 없기 때문에, 휘어지더라도 패키지 자체에는 전혀 이상이 없게 된다.
상술한 바와 같이, 본 발명에 따른 본딩 패드와 리드 핑거간에 연결된 와이어의 쇼트 방지 방법에 따르면, 상기 기능 본딩 패드와 기능 리드 핑거, 상기 더미 본딩 패드와 더미 리드 핑거를 와이어로 본딩하여, 이 본딩된 와이어가 조밀하게 배열되어지도록 함으로써, 몰딩 공정시 컴파운드 수지의 흐름력에도 조밀하게 배열된 와이어가 저항력을 가지게 되어, 와이어가 휘어지거나 단락되는 것을 방지할 수 있는 장점이 있다.

Claims (1)

  1. 본딩 패드와 리드 핑거간에 연결된 와이어의 쇼트 방지 방법은 반도체칩의 패드 자리에 기능 본딩 패드(100)이외의 빈 패드자리가 있으면 더미 본딩 패드(200)를 만들어주고, 리드 프레임에도 기능 리드 핑거(110)외에 상기 더미 본딩 패드(200)와 일치되는 위치에 있는 리드핑거를 더미 리드 핑거(210)로 지정해주어, 상기 기능 본딩 패드(100)와 기능 리드 핑거(110), 더미 본딩 패드(200)와 더미 리드 핑거(210)를 와이어(12)로 본딩하여, 이 본딩된 와이어(12)의 간격이 조밀하게 되도록 함으로써, 몰딩공정시 컴파운드수지의 흐름(A)력에도 와이어(12)가 저항력을 갖고 휘어지지 않으며 단락되지 않도록 한 것을 특징으로 하는 본딩 패드와 리드핑거간에 연결된 와이어의 쇼트 방지 방법.
KR1019980038258A 1998-09-16 1998-09-16 본딩패드와리드핑거간에연결된와이어의쇼트방지방법 KR100293909B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980038258A KR100293909B1 (ko) 1998-09-16 1998-09-16 본딩패드와리드핑거간에연결된와이어의쇼트방지방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980038258A KR100293909B1 (ko) 1998-09-16 1998-09-16 본딩패드와리드핑거간에연결된와이어의쇼트방지방법

Publications (2)

Publication Number Publication Date
KR20000019906A KR20000019906A (ko) 2000-04-15
KR100293909B1 true KR100293909B1 (ko) 2001-07-12

Family

ID=19550800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980038258A KR100293909B1 (ko) 1998-09-16 1998-09-16 본딩패드와리드핑거간에연결된와이어의쇼트방지방법

Country Status (1)

Country Link
KR (1) KR100293909B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649740B1 (ko) 2005-10-18 2006-11-27 삼성전기주식회사 삼각형 핑거를 갖는 반도체 칩 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102567483B1 (ko) * 2016-09-09 2023-08-16 삼성디스플레이 주식회사 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649740B1 (ko) 2005-10-18 2006-11-27 삼성전기주식회사 삼각형 핑거를 갖는 반도체 칩 패키지

Also Published As

Publication number Publication date
KR20000019906A (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
US5818114A (en) Radially staggered bond pad arrangements for integrated circuit pad circuitry
JP3621819B2 (ja) 半導体集積回路素子
US5545920A (en) Leadframe-over-chip having off-chip conducting leads for increased bond pad connectivity
JPH0783036B2 (ja) キヤリアテープ
JP3535328B2 (ja) リードフレームとこれを用いた半導体装置
KR0175676B1 (ko) 티에이비용 필름캐리어 테이프
US7256480B2 (en) Lead frame package structure with high density of lead pins arrangement
KR100293909B1 (ko) 본딩패드와리드핑거간에연결된와이어의쇼트방지방법
US5780772A (en) Solution to mold wire sweep in fine pitch devices
JP3634381B2 (ja) 集積半導体回路
JPH08236564A (ja) 半導体装置
JP2001267452A (ja) 半導体装置
US11355476B2 (en) Multi-chip package structure having dummy pad disposed between input/output units
KR100202634B1 (ko) 반도체 패키지의 와이어링구조
KR0157898B1 (ko) 패키지 인쇄회로기판
KR0129004Y1 (ko) 리드 프레임
JP2786047B2 (ja) 樹脂封止型半導体装置
JP2968769B2 (ja) 樹脂封止型半導体装置
JPH11340272A (ja) 半導体集積回路及び半導体集積回路装置
JPH0888310A (ja) 樹脂封止半導体装置
JPH07122703A (ja) 樹脂封止型半導体装置及びその製造方法
JPH04369859A (ja) 半導体装置用金型フレーム
JPH08116013A (ja) リードフレームとこれを用いて組み立てられた半導体装置
JPH03104246A (ja) 半導体装置
KR980007886A (ko) 언더필 액의 흘러내림 방지홈이 구비된 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20080411

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee