KR100292141B1 - 전하검출감도가향상된전하전송장치 - Google Patents
전하검출감도가향상된전하전송장치 Download PDFInfo
- Publication number
- KR100292141B1 KR100292141B1 KR1019980028679A KR19980028679A KR100292141B1 KR 100292141 B1 KR100292141 B1 KR 100292141B1 KR 1019980028679 A KR1019980028679 A KR 1019980028679A KR 19980028679 A KR19980028679 A KR 19980028679A KR 100292141 B1 KR100292141 B1 KR 100292141B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- bias
- voltage
- charge transfer
- signal
- Prior art date
Links
- 238000001514 detection method Methods 0.000 title description 29
- 230000035945 sensitivity Effects 0.000 title description 10
- 230000004044 response Effects 0.000 claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims description 25
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 230000000295 complement effect Effects 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 53
- 239000010408 film Substances 0.000 description 28
- 238000010586 diagram Methods 0.000 description 14
- 239000000758 substrate Substances 0.000 description 11
- 239000012535 impurity Substances 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 230000001066 destructive effect Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001404 mediated effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000002910 structure generation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
개시된 내용은, 전하전송채널층 상에 제공된 절연막에 부유게이트가 제공되는 전하전송장치에 관한 것이다. 버퍼증폭기는 부유게이트와 접속되고, 신호전하에 해당하는 출력전압을 표시하는 신호를 발생하기 위해 전하전송채널층에서 신호전하를 검출한다. 바이어스게이트는 부유게이트의 적어도 일부를 덮기 위해 부유게이트와 떨어져서 절연막에 제공된다. 바이어스인가부는 부유게이트 전압의 교류(AC)성분이 바이어스게이트전압의 AC성분과 대체로 동일하도록 출력전압 신호에 응답하여 바이어스전압을 바이어스게이트에 인가한다.
Description
본 발명은 전하전송소자에 관한 것이다. 보다 상세하게는 본 발명은 전하전송장치에서의 전하검출에 관한 것이다.
전하전송장치의 출력부에 적용되는 전하검출기로서, 일반적으로 부유확산층형 전하검출기 및 부유게이트형 전하검출기가 알려져 있다.
부유확산층형 전하검출기의 경우, 검출될 신호전하들이 출력부에 마련된 부유확산층에 축적된다. 신호전하들의 축적 때문인 부유확산층의 전압변동이 칩내에 제공된 버퍼증폭기에 의해 증폭되어, 외부 장치로 출력된다.
한편, 부유게이트형 전하검출기의 경우, 검출될 신호저하들은 출력부에 제공된 부유게이트 아래의 전송채널에 축적된다. 신호전하들의 축적 때문에 전송채널과 부유게이트 사이의 결합용량을 통해 부유게이트에 야기되는 전압변동이 버퍼증폭기에 의해 증폭되어, 외부 장치로 출력된다.
전형적으로, 부유확산층형 전하검출기에 있어서는, 부유확산층은 작은 용량을 가지도록 설계되어, 전하검출감도 또는 변환효율은 신호전하들이 출력전압으로 변환될 때 향상될 수 있다. 그러나, 일단 신호전하들이 검출되면 신호전하들은 재생될 수 없다는 문제가 있다. 즉, 그 검출은 파괴적인 검출이다. 또, 리세트노이즈로 불리는 노이즈가 발생된다.
한편, 부유게이트형 전하검출기는 전형적으로 부유확산층형 전하검출기보다 작은 변환효율을 가진다. 그러나, 이 부유게이트형 전하검출기는 신호전하들의 파괴 없이 신호전하들을 검출할 수 있다. 또, 부유게이트형 전하검출기는 이때 리셋 노이즈의 발생을 방지할 수 있다.
도 1 및 도 2는, 일본 공개특허공보들(소57-27497호 및 소57-86191호)에 나타나 있는 종래의 부유게이트형 전하검출기이다.
도 1 및 도 2에 도시된 전하검출기들은, 구동전압을 각각 공급하는 단자들(101, 102, 201, 202 및 221); 전하전송소자들의 전송게이트들(106, 107, 109, 110, 206, 207, 209, 및 210); 부유게이트들(108 및 208); 출력증폭기들(104 및 204); 부유게이트와 출력증폭기 간을 연결하는 배선들(103 및 203); 직류(DC)바이어스게이트(115); DC바이어스게이트에 DC전압을 인가하는 단자(114); 증폭기출력단자들(105 및 205); 절연막들(111 및 211); 반도체기판들(112 및 212); 신호전하들(113 및 213); 프리세트트랜지스터(224); 트랜지스터(224)의 게이트에 프리세트펄스를 인가하는 단자(223); 및 트랜지스터(224)의 드레인단자(222)를 가진다.
도 1에 도시된 전하검출기는, 도 3의 (a) 및 (b)에 도시된 구동펄스에 응답하여 (2+1/2)-상 구동시스템에 의해 구동된다. 전하전송장치의 단은 3개의 게이트들(106, 107 및 108)로 구성된다. 도 3의 (a)에 도시된 펄스 ΦA및 도 3의 (B)에 도시된 펄스 ΦB는, 서로 1200만큼 위상이 어긋나 있으며, 단자들(101 및 102)에 인가된다. 부유게이트(108)의 오프셋레벨은, 이것이 전술한 펄스전압의 약1/2의 크기로 설정되도록, 단자(114)를 통해 바이어스게이트(115)에 적절한 DC전압(Vc)을 인가함으로써 조절된다.
신호전하들은 통상의 전하전송동작에 따라 전송된다. 신호전하들(113)은 부유게이트(108) 바로 아래의 전하전송채널층 영역으로 전송된다. 이 때, 신호전하들의 양에 실질적으로 비례하는 전압이 신호전하들과 부유게이트(108)간의 결합용량을 매개로 해서 부유게이트(108)에 유도된다. 그리고 나서, 이 유도된 전압은 출력증폭기(105)를 통해 출력전압으로서 외부장치로 출력된다. 이 경우, 신호전하들은 부유게이트 바로 아래의 전하전송채널영역에 보지되며, 결코 소멸되지 않는다. 그러므로, 신호전하들이 다시 부유게이트에 인접한 게이트로 전송될 수 있다. 그래서, 이 전하검출법은 비파괴적인 검출법이라 한다.
도 2에 도시된 전하검출기는 (3+1/2)-상 구동시스템에 의해 구동된다. 이 전하전송장치의 단은 4개의 게이트들(206, 207, 208 및 209)로 구성되어 있다. 서로 900만큼 위상이 어긋난 펄스전압이 단자들(206, 207 및 209)에 인가된다. 부유게이트(208)는, 신호전하들이 전송되기 전에, 프리세트트랜지스터(224)에 의해 기준전압으로 일단 설정된다. 이 동작에서, 프리세트트랜지스터(224)를 도통상태로 설정하기 위해, 프리세트펄스는 프리세트트랜지스터(224)의 게이트단자(223)로 인가된다. 그 결과, 부유게이트(208)의 바이어스전압은 드레인단자(222)에 인가된 기준전압과 동일하게 만들어진다.
기준전압은 통상 상기 구동펄스전압의 약 1/2로 설정된다. 이 프리세트 동작이 완료된 후, 프리세트트랜지스터(224)는 비도통상태로 설정되고, 그렇게 해서, 부유게이트(208)는 외부 장치와 전기적으로 분리된다. 도 1에 도시된 전하검출기와 비슷하게, 신호전하들(213)은 부유게이트(208) 바로 아래에 위치하는 전하전송 채널의 영역으로 전송된다. 이 때, 신호전하들의 양에 대략 비례하는 전압이 신호전하들과 부유게이트 사이의 결합용량을 매개로 해서 부유게이트(208)로 유도된다. 그리고 나서, 유도된 전압은 출력증폭기(204)에 의해 출력전압으로서 외부장치로 출력된다. 이 전하검출법도, 도 1에 도시된 전하검출기의 전하검출법과 비슷하게, 비파괴적인 검출법이다.
도 4는 일반적인 부유게이트형 전하검출기의 소신호 등가회로를 나타낸다. 이 등가회로는, 도 1 및 2에 도시된 두 전하검출기들에 해당될 수 있다. 도 4에서, CCH는 부유게이트 바로 아래의 전하전송채널 영역과 접지 사이의 용량이다. 또, CCP는 상기 부유게이트와 부유게이트 바로 아래의 전하전송채널 영역 사이의 결합용량이다. 또, CFG는 부유게이트와 접지 사이의 용량이다. 용량 CFG는 부유게이트와 출력증폭기를 연결하는 전선의 용량, 출력증폭기의 입력용량과 같이 부유게이트에 기생하는 모든 용량들을 포함한다.
지금, 전송될 신호전하량을 Q라고 하자. 이 경우, 부유게이트에 유도되는 신호전압 △V는 다음 식으로 주어진다.
V = Q/CS
CS= CCH+ CFG+ CCH×CFG/CCP
이후로는, 상기 식으로 표현된 용량 CS를 전하검출용량이라 부르기로 한다.
전하검출감도가 향상되도록 부유게이트형 전하검출기의 전하검출용량을 저감하기 위하여, 용량 CCH및 용량 CFG를 저감할 필요가 있다. 또, 부유게이트와 부유게이트 바로 아래의 채널영역 사이의 결합용량 CCP를 증가시킬 필요가 있다.
그러나, 용량들인 CCH및 CFG를 저감하기 위해 부유게이트의 크기가 축소된다고 해도, 제조상의 한계가 있다. 또, 박막을 형성하는 공정이 용량 CCP를 증가하기위해서 부유게이트 바로 아래에 위치한 막에 대해 행해진다고 하더라도 제조상의 한계는 있다. 특히, 도 1에 도시된 전하전송장치에서는, 부유게이트(108)와 DC바이어스게이트(115) 사이의 용량이 용량 CFG의 기생용량을 증가하기 위해 작용한다. 또, 도 2에 도시된 전하전송장치에서는, 부유게이트와 접속되는 프리세트트랜지스터(224)의 소스영역의 용량이 용량 CFG에 대한 기생용량을 증가시키도록 작용한다. 그 결과, 이것이 전하검출감도의 향상을 방해한다.
신호전하검출장치가 일본 공개특허공보 평6-252179호에 기재되어 있다. 이 문헌에는, 제 1단MOS트랜지스터의 게이트전극, 부유확산층, 및 부유영역(24)을 위한 부유배선 모두가 제 1단MOS트랜지스터의 소스에 접속된 차단배선(32)에 의해 전기적으로 차단되어 있다. 그 결과, 왜곡이 신호전하검출장치의 외부로 야기되는 것이 방지된다.
전하전송장치는 일본 공개특허공보 평7-202171호에 기재되어 있다. 이 문헌에서는, 전하전송영역으로서 N-형 불순물층(4)과 리세트드레인(16)으로서 N+-불순물 영역이 p-형 실리콘기판(3)상에 제공된다. 또, 전송전극들(6~10), 출력게이트들(11 및 12), 부유게이트(13), 리세트게이트(14)가 절연막(5)을 매개로 해서 기판상에 제공된다. 부유게이트(13)는 출력트랜지스터(17)의 게이트에 접속된다. 또, N-형 불순물층(4)에 접속되는 차단전극(19)이 부유게이트(13)를 덮고있다.
본 발명은 상기 문제점들을 고려하여 완성된다. 그래서, 본 발명의 목적은, 상기 문제점들을 해결하고 검출감도가 높은 부유게이트형 전하검출기를 포함하는 전하전송장치를 제공하는데 있다.
제1도는 종래의 부유게이트형 전하전송장치를 나타내는 블록도이며,
제2도는 다른 종래의 부유게이트형 전하전송장치를 나타내는 블록도이며,
제3a도 및 제3b도는 제1도에 도시된 종래의 전하전송장치에서의 구동펄스의 타이밍도이며, (c)는 전압공급단자에 인가된 전압의 타이밍도이며,
제4도는 종래의 부유게이트형 전하검출기의 등가회로도이며,
제5도는 본 발명의 전하전송장치를 나타내는 블록도이며,
제6도는 본 발명에 따른 전하전송장치의 제 1실시예를 나타내는 블록도이며,
제7a도~제7c도는 제6도에 도시한 전하전송장치에 사용된 구동펄스의 타이밍 도면들이며,
제8a도 및 제8b도는 각각, 제7a도~제7c도에서 시각 T1 및 T2에서의 전하전송방향에 따른 채널상의 전위분포를 각각 나타내는 도면들며,
제9도는 본 발명의 제 2실시예에 따른 전하전송장치를 나타내는 블록도이며,
제10a도~제10c도는 제9도에 도시한 전하전송장치에서 구동펄스의 타이밍도이며,
제11a도~제11c도는 각각, 제10a도~제10c도의 시각 T1, T2 및 T3에서의 전하전송방향에 따른 채널상의 전위분포를 나타내는 도면들이다.
〈도면의 주요부분에 대한 부호의 설명〉
버퍼증폭기 : 504, 604, 904 출력증폭기 : 104, 204
출력단자 : 105, 205, 505, 605, 905
전송게이트 : 106, 107, 109, 110, 206, 207, 209, 210, 506, 507, 509, 510, 606B, 606S, 607B, 607S, 609B, 609S, 610B, 610S, 906B, 906S, 907B, 907S
부유게이트 : 108, 208, 508, 608, 908
절연막 : 111, 211, 611, 911
반도체기판 : 112, 212, 512; 612, 912
신호전하 : 113, 213 바이어스게이트 : 115, 515, 615, 915
바이어스인가부 : 527, 627, 927 직류바이어스전압원 : 521, 621, 921
바이어스피드백회로 : 520, 620, 920
용량소자 : 622, 922 저항소자 : 623, 923
증폭기 : 924 리세트드레인 : 910
출력게이트 : 619 리세트 게이트 : 909
클럭신호제너레이터 : 525, 625, 925
P-형 웰 : 616, 916 N-형 매립채널 : 617, 917
N-형 영역 : 618, 918
본 발명의 한 양태를 달성하기 위해, 전하전송장치는, 전하전송채널층에 제공된 절연막에 제공되는 부유게이트, 부유게이트와 접속하고 신호전하에 해당하는 출력전압을 표시하는 신호를 발생하기 위해 전하전송채널층에서 신호전하를 검출하는 버퍼증폭기, 부유게이트의 적어도 일부를 덮기 위해 부유게이트로부터 떨어져서 절연막에 제공되는 바이어스 게이트, 및 부유게이트 전압의 교류(AC) 성분이 바이어스 게이트 전압의 AC성분과 대체로 동일하도록 출력전압신호에 응답하여 바이어스 게이트에 바이어스 전압을 인가하는 바이어스 인가 단위를 포함한다.
상기 전압인가 단위는 직류(DC) 전압을 공급하기 위한 직류 바이어스 전압원과, 바이어스 전압으로서 버퍼증폭기의 출력전압에 DC전압을 부가해서 바이어스 게이트로 인가하기 위한 바이어스 피드백 회로를 포함한다.
또, 상기 바이어스 피드백 회로는, 버퍼증폭기의 출력과 접속되는 용량소자와, DC바이어스 전원과 용량소자 사이에 제공되는 저항소자를 포함할 수 있다. 이 경우, 용량소자와 저항소자간의 전압은 바이어스 전압으로서 바이어스 게이트에 인가된다.
또한, 바이어스 피드백 회로는, 버퍼증폭기의 출력과 접속되고 버퍼증폭기의 증폭률의 역수와 동일한 증폭률을 가지는 증폭기, 이 증폭기의 출력과 접속되는 용턍소자, 및 DC바이어스 전압원과 용량소자 사이에 제공되는 저항소자를 포함할 수도 있다. 저항소자와 용량소자간의 전압은 바이어스 전압으로서 바이어스 게이트에 인가된다.
부유게이트는, 상기 신호전하 방향에 수직한 방향으로 복수의 전송게이트, 출력게이트 및 리세트 게이트와 겹치지 않도록 배열된다.
또, 전하전송장치는 제 1의 클럭신호 및 제 2의 클럭신호에 응답하여 신호전하를 전송하기 위해, 복수의 전송게이트들로 구성되고, 절연막에 형성되는 전송게이트 세트를 더 포함할 수 있다. 복수의 전송게이트는 전하전송방향에 수직한 방향에서 서로 겹치지 않도록 신호전하의 전송방향으로 배열될 수 있다. 또한, 복수의 전송게이트 중 모든 인접한 두 개의 전송게이트는 하나의 전송게이트 세트를 구성하고, 서로 상보적인 제 1의 클럭 신호 및 제 2의 클럭 신호는 교대로 전송게이트 세트에 공급된다. 이 전하전송장치는 서로 상보적인 제 1의 클럭신호 및 제 2의 클럭신호를 공급하기 위해 클럭신호 제너레이터를 더 포함할 수 있다.
전하전송채널층은 N-형 매설채널이며, 전하전송채널층에서 복수의 전송게이트 중 적어도 하나의 하부에 형성된 N-영역을 포함한다. 또한, 전하전송장치는 신호전하가 부유게이트 하부의 전하전송채널층 영역에서부터 리세트 드레인으로 전송될 때의 타이밍을 제어하기 위해 절연막에 제공된 리세트 게이트를 더 포함할 수 있다. 이 경우에, 신호전하가 부유게이트 하부의 전하전송채널층 영역에서부터 리세트 게이트로 전송될 때의 타이밍을 제어하기 위해, DC바이어스 전압의 인가에 의해서 전하전송채널층에서 전하전송방향으로 리세트 게이트 후부에 리세트 드레인이 제공된다.
또, 전하전송장치는, 신호전하가 부유게이트 하부의 전하전송채널층 영역으로 전송될 때의 타이밍을 제어하기 위해, 절연막에서 전송게이트 세트와 부유게이트 사이에 제공되는 출력게이트를 더 포함할 수 있다. 또한, 바이어스 게이트는부유게이트의 저면 이외의 전면을 덮기 위해 제공된다.
본 발명의 또 다른 측면을 달성하기 위해, 신호전하를 전송 및 검출하는 방법은 다음의 단계들: 부유게이트 하부의 전하전송채널층 영역으로 신호전하를 전송하는 단계; 부유게이트 전압의 교류(AC) 성분이 바이어스 게이트 전압의 AC성분과 대체로 동일하도록 바이어스 게이트에 바이어스 전압을 인가하는 단계; 출력신호를 발생하기 위해 부유게이트의 사용에 의해 전하전송채널층에 전송된 신호전하를 검출하는 단계;및 출력신호에 응답하여 바이어스 전압을 제어하는 단계를 포함한다.
다음으로, 본 발명의 전하전송장치를 첨부한 도면들을 참조하여 상세히 설명한다.
도 5는 본 발명의 전하전송장치의 구조를 나타낸다. 도 5를 참조하여, 본 발명의 전하전송장치를 설명한다.
전하전송장치는 반도체기판(512), 전송게이트들 또는 전극들(506, 507, 509 및 510) 및 부유게이트(508)로 구비한다. 전하전송장치는 버퍼증폭기(504), 부유게이트(508) 및 버퍼증폭기(504) 사이의 연결배선(503), 버퍼증폭기(504)의 출력단자(505), 바이어스인가부(527), 및 클럭신호제너레이터(525)를 더 구비한다.
바이어스인가부(527)에는 DC바이어스전압원(521)과 바이어스피드백회로(520)가 제공된다. 바이어스피드백회로(520)는, DC바이어스전압원(521)으로부터 공급된 DC전압에 버퍼증폭기(504)의 출력전압을 중첩한 다음, 중첩된 전압을 바이어스게이트(515)에 인가하는 기능을 가진다. 바이어스피드백회로(520)는 온-칩 방식 또는 오프-칩 방식으로 형성될 수 있다. 도 5에 도시된 DC바이어스 전압원(521)은 양 전압원(521)이다. 그러나, DC바이어스 전압원(521)은 음 전압원일 수 있다.
부유게이트형 전하검출기는 바이어스게이트(515)에 인가되는 바이어스전압을 조절하기 위한 수단을 구비하는 것이 필요하다. 그러나, 본 발명에서, 바이어스게이트(515)의 전압은 DC바이어스전압원(521)으로부터 출력된 전압을 조절하는 것에 의해 적절한 전압으로 설정될 수 있다. 또, 본 발명에 따른 전하전송장치에서는, 부유게이트(508)로부터 버퍼증폭기(504)를 통과하는 양의 피드백신호가 DC바이어스전압원(521)으로부터의 DC바이어스 전압에 중첩된다. 그래서, 부유게이트(508)와 바이어스게이트(515)사이의 용량은 부유게이트(508)의 기생용량으로서 기능하지 않는다. 그 결과, 부유게이트(508)의 기생용량을 줄일 수 있게되어, 전하검출감도를 향상시킬 수 있다.
도 6은 본 발명의 제 1실시예에 따른 부유게이트형 전하검출기를 가지는 전하전송장치의 구조를 나타낸다. 도 6을 참조하면, 전하전송채널층으로서 N-형 매립채널(617)이 N-형 반도체기판(612)상의 P-형 웰(616)에 제공된다. 전하전송장치의 전송게이트들 또는 전극들(606B, 606S, 607B, 607S, 609B, 609S, 610B 및 610S)이 절연막(611)에 제공된다. 전송게이트들(606B와 606S, 607B와 607S, 609B와 609S, 610B와 610S)이 전송게이트세트를 형성한다. 절연막(611) 아래의 전하전송채널층(617) 내에 웰구조를 형성하기 위해 N-형 영역(618)이 특정 전송게이트들(606B, 607B, 609B 및 610B) 아래의 전하전송채널층(617) 내에 형성된다. 구동전압이 단자들(601, 602 및 603)로 공급된다. 그래서, 웰구조 발생의 제어는 전송게이트들의 각 세트에서 수행되어, 신호전하들이 전송될 수 있다. 따라서, 2상 구동 시스템이 제 1실시예에서 달성된다.
전송게이트들의 배열로서, 출력게이트(619)와 부유게이트(608)가 전송게이트(607S 및 609B) 사이에 제공되고, 바이어스게이트(615)가 부유게이트(608) 위의 절연막(611)에 제공된다. 부유게이트(608)의 전압변화는 버퍼증폭기(604)를 매개해서 출력단자(605)로부터 외부 장치로 출력된다.
바이어스인가부(627)에는, 상술한 대로, DC바이어스전압원(621)과 바이어스피드백회로(620)가 제공된다. 이 바이어스피드백회로(620)는 버퍼증폭기(604)의 출력에 종속접속된 용량소자(622)와, DC바이어스전압원(621)과 용량소자(622)사이에 배치된 저항소자(623)로 구성되어 있다. 용량소자(622)와 저항소자(623)사이의 접속점은 바이어스게이트(615)에 접속되어 있다.
다음에, 제 1실시예의 제조방법을 설명한다. N-형 반도체기판(612)의 불순물농도는 1×1014~5×1014/cm3정도이다. P-형 웰(616)의 접합깊이는 2~3㎛정도이며, 불순물농도는 1×1015~1×1016/cm3정도이다. N-형 매립채널(617)의 접합깊이는 0.3~0.5㎛정도이고, 불순물농도는 5×1016~1×1017/cm3정도이다.
전송게이트(606S, 607S, 609S 및 610S)과 부유게이트(608)는 게이트들의 제 1층으로서 폴리실리콘으로 형성된다. 전송게이트들(606B, 607B, 609B 및 610B), 출력게이트(619) 및 바이어스게이트(615)는 게이트들의 제 2층으로서 폴리실리콘으로 형성된다. 각 전송게이트의 게이트길이는 2~5㎛정도이며, 부유게이트(608)의 게이트길이는 5~10㎛정도이다. 전송게이트, 부유게이트(608) 및 바이어스게이트(615)의 각각의 막두께는 200~400nm정도이다.
반도체기판(612)과 전송게이트간, 그리고 반도체기판(612) 및 부유게이트(608)간의 절연막(611)의 부분들, 막두께가 50~100nm인 산화실리콘막으로 형성된다. 부유게이트(608)와 바이어스 게이트(615)간의 절연막의 다른 부분도 산화실리콘막으로 형성되며, 막 두께는 100~200nm이다. 본 실시예에서, 서로 인접하고 있는 전송게이트는 겹쳐져 있다. 전송게이트들 간의 갭은 대체로 전송게이트들간의 층간절연막(611)의 막두께로 설정된다.
버퍼증폭기(604)는 소스추종증폭기(source follow amplifier)로 구성되어 있으며, 증폭률은 약 0.7이다. 용량소자(622)의 용량 C와 저항소자(623)의 저항 R 모두가 바이어스피드백회로(620)를 구성한다. 용량 C와 저항 R간의 적으로 정의되는 CR시정수는 전하전송장치의 구동주기의 수배 이상으로 설정된다. 실제로, 주파수 10MHz, 즉 주기 100nsec의 구동주기로 구동하는 전하전송장치에 대해서, 용량 C은 대략 5pF로 설정되고, 저항 R은 대략 1MΩ로 설정된다.
상술한 바와 같이, 바이어스피드백회로(620)는, 버퍼증폭기(604)로부터의 출력을 DC전압원(621)의 DC전압에 중첩시킨 다음, 중첩된 전압을 바이어스게이트(615)에 인가하는 기능을 가지고 있다. 이 기능에 의해 바이어스피드백회로(620)는, 증폭기(604)로부터의 피드백신호가 부유게이트(608)에 대한 바이어스전압의 제어에 적절한 DC전압에 중첩된 전압을, 바이어스 게이트(615)로 인가할 수 있다.
제 1실시예의 전하전송장치의 동작을 다음에서 설명한다. 도 7의 (a)~(c)는 도 6에 나타낸 전하전송장치에서 사용된 구동펄스들(Φ1, Φ2및 Φ1')의 타이밍도들을 나타낸다. 도 8의 (a) 및 (b)은 시각 T1 및 T2에서 전하전송방향을 따른 채널상의 전위분포들을 각각 나타낸다. 이 전하전송은 2상 구동시스템을 사용하여 수행된다. 구동펄스들(Φ1, Φ2및 Φ1')이 클럭신호제너레이터(625)로부터 단자들(601, 602 및 603)에 각각 인가된다. 구동펄스들(Φ1,및 Φ2)은 진폭이 동일하며 서로 180°만큼 위상이 어긋나 있고 듀티(펄스비)가 50%인 상보펄스들이다. 구동펄스(Φ1')의 진폭 VH'는 구동펄스들(Φ1또는 Φ2)의 진폭 VH보다 크게 설정되어 있다. 구동펄스(Φ1')의 위상 및 듀티는 구동펄스(Φ1)와 동일하다. 도 8의 (a) 및 (b)에 도시하듯이, 시각 T1에서 게이트(607S) 바로 아래 전하전송채널층(617)의 영역에 축적되는 신호전하는, 시각 T2에서 부유게이트(608) 바로 아래 전하전송채널층(617)의 영역으로 전송된다.
도 8의 (a) 및 (b)에 도시된 채널상의 전위분포들을 나타내는 도면들에 따르면, 소정의 DC전압이 출력게이트(619)에 인가된다. 그 결과, 게이트(607S) 바로 아래의 전하전송채널층(617) 영역에서의 신호전하들의 축적에 필요한 웰구조가 시각 T1에서 출력게이트(619) 아래의 전하전송채널층(617) 내에 형성될 수 있다. 또, 시각 T2에서, 신호전하들이 게이트(607S) 바로 아래의 전하전송채널층(617) 영역에서부터 부유게이트(608) 바로 아래의 전하전송채널층(617) 영역으로 전송될 때, 웰구조의 형성이 방지될 수 있다. DC바이어스전압원(621)의 전압은, 부유게이트(608) 바로 아래의 전하전송채널층(617) 영역의 전위가 출력게이트(619) 바로 아래의 전하전송채널층(617) 영역의 전위보다 적어도 더 깊게 되는 방식으로 설정된다. 그 결과, 신호전하들은 시각 T2에서 부유게이트(608) 바로 아래에 있는 전하 전송채널층(617)의 영역에 축적될 수 있다.
시각 T1에서 신호전하들이 부유게이트 바로 아래의 전하전송채널층(617) 영역에 축적될 수 있다면, 구동펄스들(Φ1')의 진폭 VH'은 모든 신호전하들이 게이트(609S) 바로 아래의 전하전송채널층(617) 영역으로 전송될 수 있는 진폭으로 설정된다.
신호전하들이 부유게이트(608) 바로 아래의 전하전송채널층(617) 영역으로 전송될 때, 신호전하들의 양에 대략 비례하는 전압이 신호전하들과 부유게이트(608)사이의 결합용량을 매개로 해서 부유게이트(608)로 유도된다. 그리고 나서, 이 전압변동이 버퍼증폭기에 의해 출력전압으로서 외부장치로 출력된다. 이 때, 부유게이트(608) 바로 아래의 전하전송채널층(617) 영역에 축적된 신호전하들은 소멸되지 않은 채 유지되며, 그래서 신호변화들이 인접하는 게이트 바로 아래의 전하전송채널층(617) 영역으로 완전히 전송될 수 있다. 그래서, 이 전하검출법은 비파괴적인 검출법이다.
제 1실시예의 전하전송장치의 이점들은 아래와 같다. 버퍼증폭기(604)로부터의 출력전압의 교류(AC) 성분을 고려하면, 부유게이트(608)에서의 전압변동보다 0.7배 더 큰 성분이 피드백신호로서 바이어스게이트(615)에 인가된다. 그래서, 본래 전하검출감도를 저감시키는 작용을 하는 기생용량일 수 있는 부유게이트(608)와 바이어스게이트(615)간의 용량이 외견상 70% 저감된다.
또, 도 2에 도시한 종래 예에서 사용된 프리세트트랜지스터(224)가 필요하지 않다. 그래서, 프리세트트랜지스터(224)의 부가 때문인 기생용량의 증가를 제거할 수 있다. 그 결과, 이 이점은, 프리세트트랜지스터(224)를 부가하는 종래 예와 비교해서, 전하검출용량을 약 15%만큼 줄일 수 있으며 동등하게 전하검출감도를 약 18%만큼 향상시킬 수 있다.
도 9는 본 발명의 제 2실시예에 따른 부유게이트형 전하검출기를 가지는 전하전송장치를 도시한다. 도 9를 참조하면, 전하전송채널층인 N-형 매립채널(917)이 N-형 반도체기판(912)상의 P-형 웰(916)에 제공된다. 전송게이트들(906B, 906S, 907B 및 907S)이 절연막(911)에 제공되어 전송게이트들의 세트들을 형성한다. 절연막(911) 아래의 전하전송채널층(917) 내에 웰구조를 형성하기 위해, N-형 영역(918)이 특정 전송게이트들(906B 및 907B) 아래의 전하전송채널층(917)에 제공된다. 또한, 웰구조 제어는 전송게이트들의 각 세트에 대해 행해진다. 그래서, 2상 구동시스템이 제 2실시예에 사용된다.
게이트들의 배열에 관해, 출력게이트(919), 부유게이트(908), 리세트게이트(909) 및 리세트드레인(910)이 전하전송방향으로 전송게이트(907S)에 후속하는 순서로 제공된다. 바이어스게이트(915)는 절연막(911)내의 부유게이트(908) 위에 제공된다. 부유게이트(908)의 전압변동은 버퍼증폭기(904)에 의해 출력단자(905)로 부터 외부장치로 출력된다.
바이어스인가부(927)에는 DC바이어스전압원(921)과 바이어스피드백회로(920)가 제공된다. 바이어스피드백회로(920)는 종속접속된 증폭기(924), 용량소자(922) 및 저항소자(923)로 구성된다. 증폭기(924)는 버퍼증폭기(904)의 출력과 접속되고 버퍼증폭기의 증폭률의 역수와 동일한 증폭률을 가진다. 용량소자(922)는 증폭기(924)의 출력과 저항소자(923)에 접속된다. 또, 저항소자는 DC바이어스전압원(921)에 접속된다. 용량소자(922)와 저항소자(923)간의 접속점은 바이어스게이트(915)에 접속된다.
제 2실시예의 전하전송장치의 제조방법을 다음에서 설명한다. N-형 반도체기판(912)의 불순물농도는 1×1014~5×1014/cm3정도이다. P-형 웰(916)의 접합깊이는 2~3㎛정도이며, 불순물농도는 1×1015~1×1016/cm3정도이다. N-형매립채널(917)의 접합깊이는 0.3~0.5㎛정도이고, 불순물농도는 5×1016~1×1017/cm3정도이다.
전송게이트들(906S, 907S), 부유게이트(908) 및 리세트게이트(909)는 게이트들의 제 1층으로서 폴리실리콘으로 형성된다. 전송게이트들(906B, 907B), 출력게이트(919) 및 바이어스게이트(915)는 게이트들의 제 2층으로서 폴리실리콘으로 형성된다. 전송게이트들의 각각의 게이트길이는 2~5㎛정도이고, 부유게이트(908)의 게이트길이는 5~10㎛정도이다. 리세트게이트(909)의 게이트길이는 3~5㎛정도이다. 전송게이트들, 부유게이트(908), 리세트게이트(909) 및 바이어스게이트(915)의 각각의 막두께는 200~400nm정도이다. 절연막(911)은 산화실리콘막으로 형성되고, 이것의 막두께는 50~100nm이다. 부유게이트(908)와 바이어스게이트(915)간의 절연막(911)의 일부도 산화실리콘막으로 형성되고, 그 막두께는 100~200nm이다. 2 실시예의 전하전송장치는 다음의 점들에서 도 6에 도시된 제 1실시예와 다르다. 즉, 도 9에 도시하듯이, 바이어스게이트(915)는 부유게이트(908)의 저부를 제외한 전체 면을 덮도록 제공된다. 그러나, 출력게이트(919)와 부유게이트(908)는 서로 겹치지 않는다. 서로 겹치지 않는 게이트들간에는 0.5㎛정도의 갭이 형성되어 있다.
버퍼증폭기(904)는 소스추종증폭기로 구성되어 있고, 이것의 증폭률은 약 0.7이다. 바이어스피드백회로(920)의 구성요소인 증폭기(924)의 증폭률은 0.7의 역수와 동일한 약 1.4로 설정된다. 용량소자(922)의 용량 C와 저항소자(923)의 저항 R에 대해서는, 도 6에 도시된 실시예와 비슷하게, 주파수 10MHz, 즉 100nsec의 주기로 구동하는 전하전송장치에서, 용량 C은 대략 5pF정도로 설정되고, 저항 R은 1MΩ로 설정된다.
제 2실시예의 전하전송장치의 동작을 아래에 설명한다. 도 10의 (a)~(c)는 도 9에 도시된 전하전송장치에 사용된 구동펄스들(Φ1, Φ2및 ΦR)의 타이밍도들을 도시한다. 도 11의 (a)~(c)는 시각 T1, T2 및 T3에서 전하전송방향을 따른 채널상의 전위분포들을 각각 나타내는 도면들이다. 전하전송은 2상 구동시스템을 사용하여 수행된다.
구동펄스들(Φ1, Φ2및 ΦR)은 클럭신호제너레이터(925)에 의해 단자들(901, 902 및 903)에 각각 인가된다. 구동펄스들(Φ1및 Φ2)은, 진폭이 동일하며 서로 180°만큼 위상이 어긋나 있고 듀티가 50%인 상보펄스들이다. 도 11의 (a)~(c)에 도시된 것처럼, 부유게이트(908) 바로 아래의 전하전송채널층(917) 영역의 바이어스전압은 시각 T1에 리세트드레인(910)에 대한 바이어스전압과 동일한 바이어스전압으로 리세트된다. 리세트게이트(909)가 시각 T2에 닫혀지고, 게이트(907S) 바로 아래의 전하전송채널층(917) 영역의 일부에 축적되는 신호전하들은 시각 T3에 부유게이트(908) 바로 아래의 전하전송채널층(917) 영역으로 전송된다. 도 6에 도시된 제 1실시예와 비슷하게, 소정의 DC전압이 출력게이트(919)에 인가된다. 또한, DC 바이어스전압원(921)으로부터의 DC바이어스는, 신호전하들이 시각 T3에 부유게이트(908) 바로 아래의 전하전송채널층(917) 영역에 축적되게 하는 전압으로 설정된다.
신호전하들이 부유게이트(908) 바로 아래의 전하전송채널층(917) 영역으로 전송될 때, 신호전하들의 양에 대략 비례하는 전압이 이 신호전하들과 부유게이트(908)간의 결합용량을 매개해서 부유게이트(908)로 유도된다. 그리고 나서, 이 유도된 전압은 증폭되고 버퍼증폭기(905)에 의해 출력전압으로서 외부장치로 출력된다. 이 때, 신호전하들은 이미 부유게이트(908) 바로 아래의 전하전송채널층(917) 영역에 존재하고 있는 전하들과 혼합한다. 그래서, 이 전하검출법은 파괴적인 검출법이 된다.
제 2실시예의 전하전송장치의 이점들은 다음과 같다. 증폭기(904)로부터의 출력의 교류(AC)성분을 고려하면, 부유게이트(908)에 유도된 전압의 AC성분은 전압 진폭의 감쇠 없이 바이어스피드백회로를 통해 바이어스게이트(915)에 인가된다. 그래서, 부유게이트(908)와 바이어스게이트(915)간의 용량이 외견상 배제되거나 무시된다. 또한, 부유게이트(908)는 인접하는 출력게이트(919)와 리세트게이트(909)와 겹치지 않은 채 차폐되어 있다. 또, 바이어스게이트(915)는 부유게이트(908)의 전체 면을 덮도록 제공된다. 따라서, 부유게이트(908)를 전기적으로 차폐하는 효과가 향상된다. 그러므로, 부유게이트(908)와 출력게이트(919)간의 결합용량 및 부유게이트(908)와 리세트게이트(909)간의 결합용량 때문인 부유게이트(908)의 기생용량도 저감할 수 있다.
더욱이, 도 2에 도시된 종래 예에서 사용된 프리세트트랜지스터(224)가 필요하지 않다. 그래서, 프리세트트랜지스터를 부가하는 것에 의한 기생용량의 증가를 배제할 수 있다. 그 결과, 이로운 결과는 프리세트트랜지스터(224)를 부가하는 형태의 종래 기술과 비교해서, 전하검출용량을 약 20%만큼 저감할 수 있고 동등하게 전하검출감도를 약 25% 만큼 향상할 수 있다.
전하들을 파괴적으로 검출하는 방법이 제 2실시예에 설명되어 있다는 것을 주목해야 할 것이다. 그러나, 제 2실시예에서 설명된 것처럼 바이어스피드백회로가 증폭기를 포함한다고 하더라도, 전하전송장치는 도 6에 도시된 제 1실시예와 같이 전송게이트들을 포함하도록 변경될 수 있다. 이 경우에는 비-파괴적인 검출도 수행할 수 있다.
이상 설명하듯이, 본 발명에 의해, 검출 감도가 높은 부유게이트형 전하검출기를 포함하는 전하전송장치를 제공할 수 있다.
Claims (20)
- 전하전송채널층 상에 제공된 절연막에 제공되는 부유게이트; 상기 부유게이트와 접속되어, 상기 전하전송채널층의 신호전하를 검출하여 상기 신호전하에 해당하는 출력전압을 나타내는 출력전압신호를 발생하는 버퍼증폭기; 상기 부유게이트의 적어도 일부를 덮도록 상기 부유게이트로부터 떨어져 있게 상기 절연막 내에 제공되는 바이어스게이트; 및 상기 부유게이트의 전압의 교류(AC)성분이 상기 바이어스게이트의 전압의 AC성분과 실질적으로 동일하도록 상기 출력전압신호에 응답하여 상기 바이어스게이트에 바이어스전압을 인가하는 바이어스인가부를 포함하는 전하전송장치.
- 제1항에 있어서, 상기 바이어스인가부는, 직류(DC)전압을 출력하기 위한 직류바이어스전압원; 및 상기 DC전압이 상기 버퍼증폭기의 상기 출력전압에 부가된 상기 바이어스전압을, 상기 바이어스게이트에 인가하기 위한 바이어스피드백회로를 포함하는 것을 특징으로 하는 전하전송장치.
- 제2항에 있어서, 상기 바이어스피드백회로는, 상기 버퍼증폭기의 출력과 접속되는 용량소자; 및 상기 DC바이어스전압원과 상기 용량소자 사이에 제공되는 저항소자를 포함하고, 상기 저항소자와 상기 용량소자간의 전압이 상기 바이어스전압으로서 상기 바이어스게이트에 인가되는 것을 특징으로 하는 전하전송장치.
- 제2항에 있어서, 상기 바이어스피드백회로는, 상기 버퍼증폭기의 출력과 접속되고 상기 버퍼증폭기의 증폭률의 역수와 동일한 증폭률을 가지는 증폭기; 상기 증폭기의 출력과 접속되는 용량소자: 및 상기 DC바이어스전압원과 상기 용량소자 사이에 제공되는 저항소자를 포함하며, 상기 저항소자와 상기 용량소자간의 전압이 상기 바이오스전압으로서 상기 바이어스게이트에 인가되는 것을 특징으로 하는 전하전송장치.
- 제1항에 있어서, 상기 부유게이트는 상기 전하전송방향에 수직인 방향에서 복수의 전공게이트들, 출력게이트 및 리세트게이트와 겹치지 않도록 배열되는 것을 특징으로 하는 전하전송장치.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 절연막에 형성되고 복수의 전송게이트들로 구성되어, 제 1클럭신호 및 제 2클럭신호에 응답하여 상기 신호저하를 전송하기 위한 전송게이트세트들을 더 포함하는 것을 특징으로 하는 전하전송장치.
- 제6항에 있어서, 상기 복수의 전송게이트들은, 상기 전하전송방향에 수직인 방향에서 서로 겹치지 않도록 상기 신호전하의 전송방향으로 배열되는 것을 특징으로 하는 전하전송장치.
- 제6항에 있어서, 상기 복수의 전송게이트들 중의 모든 인접한 두 개의 전송게이트들은 상기 전송게이트세트들 중의 하나를 구성하고, 서로 상보적인 상기 제 1클럭신호 및 상기 제 2클럭신호는 전송게이트세트들에 교대로 공급되는 것을 특징으로 하는 전하전송장치.
- 제6항에 있어서, 서로 상보적인 상기 제 1클럭신호 및 상기 제 2클럭신호를 공급하기 위한 클럭신호제너레이터를 더 포함하는 것을 특징으로 하는 전하전송장치.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 전하전송채널층은 N-형매립채널이며, 상기 전하전송채널층의 복수의 전송게이트들 중 적어도 하나의 아래에 형성되는 N-영역을 포함하는 것을 특징으로 하는 전하전송장치.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 절연막에 제공되어, 상기 신호전하가 상기 부유게이트 아래의 상기 전하전송채널층의 영역에서부터 리세트드레인으로 전송되는 타이밍을 제어하기 위한 리세트게이트를 더 포함하는 것을 특징으로 하는 전하전송장치.
- 제11항에 있어서, 상기 전하전송채널층 내에서 전하전송방향으로 상기 리세트게이트의 뒤에 제공되어, DC바이어스전압의 인가에 의해, 상기 신호전하가 상기 부유게이트 아래의 상기 전하전송채널층의 영역에서부터 상기 리세트드레인으로 전송되는 타이밍을 제어하기 위한 리세트드레인을 더 포함하는 것을 특징으로 하는 전하전송장치.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 전송게이트세트들과 상기 절연막의 상기 부유게이트 사이에 제공되어, 상기 신호저하가 상기 부유게이트 아래의 상기 전하전송채널층 영역으로 전송되는 타이밍을 제어하기 위한 출력게이트를 더 포함하는 것을 특징으로 하는 전하전송장치.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 바이어스게이트는 상기 부유게이트의 저면 이외의 전체 면을 덮도록 제공되는 것을 특징으로 하는 전하전송장치.
- 신호전하들을 전송 및 검출하기 위한 방법에 있어서, 부유게이트 아래의 전하전송채널층의 영역으로 신호전하를 전송하는 단계; 상기 부유게이트의 전압의 교류(AC)성분이 상기 바이어스게이트의 전압의 AC성분과 실질적으로 동일하도록 상기 바이어스게이트에 바이어스전압을 인가하는 단계; 상기 부유게이트를 사용하는 것에 의해 상기 전하전송채널층에 전송된 상기 신호전하를 검출하여, 출력신호를 발생하는 단계; 및 상기 출력신호에 응답하여 상기 바이어스전압을 제어하는 단계를 포함하는 방법.
- 제15항에 있어서, 상기 인가 단계는, 직류(DC)전압을 발생하는 단계; 및 상기 바이어스전압으로서, 상기 출력신호 및 상기 DC전압에 기초해서 결정된 전압의 합을 상기 바이어스게이트에 인가하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제16항에 있어서, 상기 인가 단계는, 상기 출력신호로부터 DC성분을 제거하여 DC성분이 제거된 신호를 생성하는 단계; 및 상기 DC전압 상에 상기 DC성분이 제거된 신호를 중첩하여, 상기 바이어스전압으로서 상기 바이어스게이트에 인가하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제16항에 있어서, 상기 인가 단계는, 상기 부유게이트와 상기 바이어스게이트간의 결합용량을 줄이기 위해 상기출력신호를 증폭하는 단계; 증폭된 출력신호로부터 DC성분을 제거하여 DC성분이 제거된 신호를 생성하는 단계; 상기 DC전압 상에 상기 DC성분이 제거된 신호를 중첩하여, 상기 바이어스게이트에 상기 바이어스전압으로서 인가하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제15항 내지 제18항 중 어느 한 항에 있어서, 상기 신호전하를 전송하는 상기 단계는, 서로 상보적인 제 1 및 제 2클럭신호들을 발생하는 단계; 및 상기 제 1 및 제 2클럭신호들에 응답하여 상기 신호전하를 전송하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제19항에 있어서, 상기 제 1 및 제 2클럭신호들은 상기 전송게이트세트들로 인가되어 상기 전하전송채널층 내에 웰구조를 형성하고, 상기 신호전하는 상기 형성된 웰구조를 따라 전송되는 것을 특징으로 하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-194243 | 1997-07-18 | ||
| JP9194243A JP3055610B2 (ja) | 1997-07-18 | 1997-07-18 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990013896A KR19990013896A (ko) | 1999-02-25 |
| KR100292141B1 true KR100292141B1 (ko) | 2001-09-17 |
Family
ID=16321371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980028679A KR100292141B1 (ko) | 1997-07-18 | 1998-07-15 | 전하검출감도가향상된전하전송장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6191440B1 (ko) |
| JP (1) | JP3055610B2 (ko) |
| KR (1) | KR100292141B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6207983B1 (en) | 1999-01-22 | 2001-03-27 | Nec Corporation | Charge transfer device, and driving method and manufacturing method for the same |
| US7429764B2 (en) * | 2002-02-27 | 2008-09-30 | Canon Kabushiki Kaisha | Signal processing device and image pickup apparatus using the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176726A (ja) * | 1993-12-21 | 1995-07-14 | Sony Corp | 電荷転送装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5727497A (en) * | 1980-07-24 | 1982-02-13 | Nec Corp | Charge coupling element and its driving method |
| JPS5786191A (en) | 1980-11-14 | 1982-05-29 | Nec Corp | Charge coupled device and its driving method |
| JPH06252179A (ja) | 1993-02-24 | 1994-09-09 | Matsushita Electron Corp | 信号電荷検出装置 |
| KR950002084A (ko) * | 1993-06-22 | 1995-01-04 | 오가 노리오 | 전하전송장치 |
| JP2877183B2 (ja) | 1993-12-29 | 1999-03-31 | 日本電気株式会社 | 電荷転送装置 |
-
1997
- 1997-07-18 JP JP9194243A patent/JP3055610B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-01 US US09/108,407 patent/US6191440B1/en not_active Expired - Lifetime
- 1998-07-15 KR KR1019980028679A patent/KR100292141B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176726A (ja) * | 1993-12-21 | 1995-07-14 | Sony Corp | 電荷転送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1140798A (ja) | 1999-02-12 |
| US6191440B1 (en) | 2001-02-20 |
| KR19990013896A (ko) | 1999-02-25 |
| JP3055610B2 (ja) | 2000-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4295740B2 (ja) | 電荷結合素子型イメージセンサ | |
| KR20170115448A (ko) | 반도체 장치 및 액체 토출 헤드용 기판 | |
| KR100292141B1 (ko) | 전하검출감도가향상된전하전송장치 | |
| EP0191583B1 (en) | Charge-coupled device | |
| EP0405401B1 (en) | Apparatus for transferring electric charges | |
| US6489658B2 (en) | MOS-transistor for a photo cell | |
| JPH07106553A (ja) | 固体撮像素子 | |
| US5336910A (en) | Charge coupled device of high sensitivity and high integration | |
| JPH04373136A (ja) | 電荷結合装置 | |
| US5294817A (en) | Output circuit for charged transfer device and having a high detection sensitivity | |
| KR100299575B1 (ko) | 고체촬상장치 | |
| JP3060649B2 (ja) | 半導体装置及びその駆動方法 | |
| US6207983B1 (en) | Charge transfer device, and driving method and manufacturing method for the same | |
| JPH04133336A (ja) | 電荷転送装置 | |
| KR930003573B1 (ko) | 고체촬상장치 | |
| JP2877183B2 (ja) | 電荷転送装置 | |
| JP2870467B2 (ja) | 電荷結合装置 | |
| JP4525451B2 (ja) | 半導体装置及びそれを用いたイメージセンサ装置 | |
| JP2567831B2 (ja) | 電荷検出回路 | |
| JPH05268526A (ja) | 電荷結合装置 | |
| JP2982258B2 (ja) | 電荷結合装置 | |
| JPH05218104A (ja) | 電荷転送装置 | |
| JP3080184B2 (ja) | 電荷転送装置 | |
| JP2996318B2 (ja) | 電荷結合素子 | |
| JPH01283870A (ja) | 電荷転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100310 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |