KR100289645B1 - 넘버.7의 계층3과 계층2 통신처리부의 메모리간 데이터 이동장치 - Google Patents

Abstract

본 발명은 레벨3과 레벨2의 통신처리부에서 내부 DMA 채널을 이용하여 한 개의 사이클로 메모리간 데이터이동을 수행하기 위한 것으로, 이러한 본 발명은 내부 DMA 콘트롤러에서 계층3과 계층2 내의 로컬 메모리와 이중포트 메모리를 직접 기억장소 액세스 방식에 의해 제어하여, 계층3과 계층2에서 처리된 데이터를 수신하여 저장하는 로컬 메모리의 데이터가 상위와 하위간에 전송할 데이터와 상태와 인터럽트를 저장하는 이중포트 메모리로 전송되게 함으로써, 한 개의 사이클로 메모리간 데이터이동을 수행하여 처리시간을 단축시키고 주 작업을 처리효율을 향상시킬 수 있게 되는 것이다.

Description

넘버.7의 계층3과 계층2 통신처리부의 메모리간 데이터 이동 장치

본 발명은 이동통신 교환기의 No.7 계층3과 계층2의 통신처리부에 관한 것으로, 특히 레벨3과 레벨2의 통신처리부에서 내부 DMA(IDMA, Inner Direct Access Memory) 채널을 이용한 메모리간 데이터 이동에 관한 것이다.

일반적으로 No.7 신호방식은 CCITT(International Telegraph and Telephone Consultative Committee, 국제유선통신자문기구) 권고 I.320의 ISDN(Integrated Services Digital Network, 종합정보통신망) 구조에서 제시하는 ISDN 프로토콜 기준모델(ISDN-PRM(Protocol Reference Model, 프로토콜 기준 모형))의 3개의 직교평면(사용자평면, 제어평면, 관리평면) 중에서 제어평면에 해당되며 End-user 입장에서 보면 OSI 7계층 중에서 망계층 서비스(Layer1∼3)을 제공해주는 역할을 담당한다. No.7 신호방식은 크게 2개의 기능, 즉 망서비스부(NSP : Network Service Part)와 사용자부(UP : User Part)로 나뉘며 NSP는 신호메시지를 신뢰성 있게 전송해주며, UP는 NSP가 제공하는 전송능력을 이용하는 기능적인 실체를 말한다. No.7 신호방식은 디지털 통신망 및 ISDN에서 사용하기 위해 개발된 것으로 계층적으로 모듈화되어 있고, 공통선 신호방식이며, 특수서비스에 기여하는 통신망 등 지능망에 사용할 수 있다. 기존의 신호방식에 비하여 풍부한 신호용량과 고속전송, 에러검출 및 정정으로 신뢰성 향상, 기타 새로운 서비스(CUG : 폐쇄가입자 그룹, 신용 통화, 광역 착신 서비스 등) 제공이 용이하다.

이처럼 No.7 프로토콜을 사용하여 다른 시스템과 연동하기 위해서는 No.7 프로토콜 계층구조를 갖추어야 한다. 이러한 No.7 프로토콜의 블록구성은, 도1에 도시된 바와 같이, 교환국(20)의 포괄범위에 진입한 이동단말기의 위치정보를 저장하고 있는 방문자위치 등록부(VLR; Visitor Location Register)(10)와; 이동단말기의 호처리 요구를 공중망 또는 전용망을 통해 전송하여 개인휴대통신 서비스가 이루어질 수 있도록 하는 교환국(MSC; Mobile Switching Center)(20)과; 가입자에게 ISDN 서비스를 제공하는 ISDN 사용자부(30)와; 상기 방문자위치 등록부(10)와 교환국(20)의 명령을 처리하여 신호연결 제어부(50)로 전송하는 문답처리 기능응용부(TCAP; Transaction Capability Application Part)(40)와; 상기 ISDN 사용자부(30)와 문답처리 기능응용부(40)의 신호가 메시지 전달부(60)로 연결될 수 있도록 제어하는 신호연결 제어부(SCCP; Signalling Connection Control Part)(50)와; 상기 ISDN 사용자부(30)와 신호연결 제어부(50)에 연결되고, 신호망 관리부와 신호메시지 처리부로 이루어져 신호망의 신호점들 간의 메시지 전달동작에 관련된 절차 및 기능을 규정한 레벨3(61)과, 하나의 신호 데이터 링크를 통하여 신호메시지 전달동작에 관련된 절차 및 기능을 규정한 레벨2(62)와, 신호 데이터 링크의 물리적 및 전기적 특성을 규정한 레벨1(63)을 포함하여 신호메시지의 전달기능을 수행하는 메시지 전달부(60)로 구성되었다.

이와 같이 구성된 No.7 프로토콜 계층구조에서, 신호 데이터 링크(SDL; Signalling Data Link)는 신호 메시지의 실제 전송을 위해 사용되는 것으로, 디지털 또는 아날로그 전송 매체로 구성된 물리적 경로를 의미한다. 이는 동일한 속도로 서로 반대 방향으로 운용되는 두 개의 데이터 채널로 구성된 양방향 전송로이다. 그리고 신호 단말(ST; Signalling Terminal)은 신호 데이터 링크를 사용하여 메시지가 신뢰성있게 전달되도록 하는 것으로, 레벨 2에 규정된 모든 기능을 수행하는 장치를 말한다. 또한 신호링크(SL; Signalling Link)는 신호 메시지를 전달할 목적으로 신호점들간에 연결한 링크로서, 신호 데이터 링크와 신호 단말로 구성된다.

그래서 종래에는 레벨3과 레벨2의 통신을 처리할 때 메모리 대 메모리로 데이터를 이동할 때는 소프트웨어적으로 메모리간 이동을 수행하였다. 즉, 데이터 이동시 소스 어드레스 리드(Source Address Read), 목적지 어드레스 리드(Destination Address Read), 데이터 이동(Data Move), 비교문 등의 프로그램을 수행하였다. 그래서 소스의 어드레스와 목적지의 어드레스를 읽고, 데이터를 이동시켜, 데이터의 이동이 완결되었는가를 판단하도록 동작하였다.

그러나 여러 개의 소프트웨어 프로그램이 수행되기 때문에 많은 데이터를 이동할 때 처리시간이 많이 소요되며, 다른 통신처리성능을 저하시키는 문제점이 있었다.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 레벨3과 레벨2의 통신처리부에서 내부 DMA 채널을 이용하여 한 개의 사이클로 메모리간 데이터이동을 수행하여 처리시간을 단축시킬 수 있는 넘버.7의 계층3과 계층2 통신처리부의 메모리간 데이터 이동 장치를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에 의한 넘버.7의 계층3과 계층2 통신처리부의 메모리간 데이터 이동 장치는,

계층3과 계층2 내의 로컬 메모리와 이중포트 메모리를 직접 기억장소 액세스 방식에 의해 제어하여 상기 로컬 메모리의 데이터가 상기 이중포트 메모리로 전송되게 하는 내부 DMA 콘트롤러와; 상기 내부 DMA 콘트롤러의 제어에 따라 계층3과 계층2에서 처리된 데이터를 수신하여 저장하는 로컬 메모리와; 상기 내부 DMA 콘트롤러의 제어에 따라 상기 로컬 메모리의 데이터를 수신하고, 상위와 하위간에 전송할 데이터와 상태와 인터럽트를 저장하는 이중포트 메모리로 이루어짐을 그 기술적 구성상의 특징으로 한다.

도 1은 일반적인 넘버.7 프로토콜의 블록구성도,

도 2는 본 발명에 의한 넘버.7의 계층3과 계층2 통신처리부의 메모리간 데이터 이동 장치의 블록구성도,

도 3은 도2에서 내부 DMA 콘트롤러의 제어신호를 보인 파형도.

〈도면의 주요 부분에 대한 부호의 설명〉

110: 내부 DMA 콘트롤러 120: 제1 메모리부

130: 제2 메모리부

이하, 상기와 같이 구성된 본 발명 넘버.7의 계층3과 계층2 통신처리부의 메모리간 데이터 이동 장치의 기술적 사상에 따른 일실시예를 상세히 설명하면 다음과 같다.

도2는 본 발명에 의한 넘버.7의 계층3과 계층2 통신처리부의 메모리간 데이터 이동 장치의 블록구성도이다.

이에 도시된 바와 같이, 계층3과 계층2 내의 로컬 메모리(120)와 이중포트 메모리(130)를 직접 기억장소 액세스 방식에 의해 제어하여 상기 로컬 메모리(120)의 데이터가 상기 이중포트 메모리(130)로 전송되게 하는 내부 DMA 콘트롤러(110)와; 상기 내부 DMA 콘트롤러(110)의 제어에 따라 계층3과 계층2에서 처리된 데이터를 수신하여 저장하는 로컬 메모리(120)와; 상기 내부 DMA 콘트롤러(110)의 제어에 따라 상기 로컬 메모리(120)의 데이터를 수신하고, 상위와 하위간에 전송할 데이터와 상태와 인터럽트를 저장하는 이중포트 메모리(130)로 구성된다.

이와 같이 구성된 본 발명에 의한 넘버.7의 계층3과 계층2 통신처리부의 메모리간 데이터 이동 장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

먼저 로컬 메모리(120)에서 이중포트 메모리(130)로 데이터를 이동시키기 위해서는 MC68360 내의 내부 DMA 콘트롤러(110)는 내부 레지스터를 다음과 같이 초기화해야 한다.

즉, 모드 레지스터인 cmr을 0x0300으로 하고, 소스 어드레스 레지스터인 sapr을 0x로 하며, 목적지 어드레스 레지스터인 dapr을 0x로 하고, fcr을 0x66으로 하며, 이동할 데이터의 크기 레지스터인 bcr을 0x00000008로 하고, 상태 레지스터인 csr을 0xff로 하며, 마스크 레지스터인 cmar을 0x3f로 해야 한다.

이렇게 내부 DMA 콘트롤러(110)의 내부 레지스터를 초기화한 다음, 내부 DMA 콘트롤러 채널의 인터럽트를 인터럽트 마스크 레지스터(cimr)의 해당비트에 '1'로 설정한다. 즉 cimr = 0x00200000으로 하면 된다.

그래서 실제로 데이터를 로컬 메모리(120)에서 이중포트 메모리(130)로 이동할 때는, sapr을 이동할 데이터가 있는 메모리의 어드레스로 설정하고, dapr을 데이터를 저장할 메모리의 어드레스로 설정하며, bcr을 데이터의 크기로 설정하고, cmr을 0x0001로 하여 내부 DMA 콘트롤러(110) 채널을 시작하기 위한 모드 레지스터의 STR 비트를 '1'로 설정하면 된다.

그러면 도3의 내부 DMA 콘트롤러의 제어신호를 보인 파형도에서와 같이, 4주기의 클럭(도4a) 동안 메모리의 액세스를 수행하는 /AS(Address Strobe)와 /AS의 실행을 승인하여 데이터 이동이 수행되도록 하는 /DSACK(Data Strobe ACKnowledge)가 맞춰지면 내부 DMA에 의한 로컬 메모리(120)의 리드(Read)와 이중포트 메모리(130)로의 라이트(Write)가 수행되어, 로컬 메모리(120)의 데이터는 데이터 버스를 통해 이중포트 메모리(130)로 이동되게 되는 것이다.

이와 같이 본 발명은 레벨3과 레벨2의 통신처리부에서 내부 DMA 채널을 이용하여 한 개의 사이클로 메모리간 데이터이동을 수행하게 되는 것이다.

이상에서 살펴본 바와 같이, 본 발명에 의한 넘버.7의 계층3과 계층2 통신처리부의 메모리간 데이터 이동 장치는 레벨3과 레벨2의 통신처리부에서 내부 DMA 채널을 이용하여 종래의 소프트웨어적으로 처리할 때 3개 이상의 명령을 실행하는 것에 비해 한 개의 사이클로 메모리간 데이터이동을 수행하여 처리시간을 단축시키고 주 작업을 처리효율을 향상시킬 수 있는 효과가 있게 된다.

Claims (1)

1. 계층3과 계층2 내의 로컬 메모리와 이중포트 메모리를 직접 기억장소 액세스 방식에 의해 제어하여 상기 로컬 메모리의 데이터가 상기 이중포트 메모리로 전송되게 하는 내부 DMA 콘트롤러와;

   상기 내부 DMA 콘트롤러의 제어에 따라 계층3과 계층2에서 처리된 데이터를 수신하여 저장하는 로컬 메모리와;

   상기 내부 DMA 콘트롤러의 제어에 따라 상기 로컬 메모리의 데이터를 수신하고, 상위와 하위간에 전송할 데이터와 상태와 인터럽트를 저장하는 이중포트 메모리로 구성된 것을 특징으로 하는 넘버.7의 계층3과 계층2 통신처리부의 메모리간 데이터 이동 장치.

Images