KR100286757B1 - 비동기식 전달 모드 스위치 망에서 프로세서 간 셀 전송확인 장치 및 방법 - Google Patents

비동기식 전달 모드 스위치 망에서 프로세서 간 셀 전송확인 장치 및 방법 Download PDF

Info

Publication number
KR100286757B1
KR100286757B1 KR1019980063211A KR19980063211A KR100286757B1 KR 100286757 B1 KR100286757 B1 KR 100286757B1 KR 1019980063211 A KR1019980063211 A KR 1019980063211A KR 19980063211 A KR19980063211 A KR 19980063211A KR 100286757 B1 KR100286757 B1 KR 100286757B1
Authority
KR
South Korea
Prior art keywords
cell
test
ipc cell
ipc
crc
Prior art date
Application number
KR1019980063211A
Other languages
English (en)
Other versions
KR20000046524A (ko
Inventor
백운철
Original Assignee
김진찬
주식회사머큐리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김진찬, 주식회사머큐리 filed Critical 김진찬
Priority to KR1019980063211A priority Critical patent/KR100286757B1/ko
Publication of KR20000046524A publication Critical patent/KR20000046524A/ko
Application granted granted Critical
Publication of KR100286757B1 publication Critical patent/KR100286757B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5628—Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5636—Monitoring or policing, e.g. compliance with allocated rate, corrective actions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 비동기식 전달 모드(Asynchronous Transfer Mode ; 이하, ATM이라함) 망내 프로세서간 셀(IPC 셀)의 전송 상태를 확인할 수 있는 장치 및 방법에 관한 것으로서, 시험용 IPC 셀 및 일반 IPC 셀의 송수신이 가능하며, 시험용 IPC 셀의 이상 상태를 판단하여 표시 신호를 출력하는 프로세서와; 프로세서로부터의 시험용 IPC 셀 및 일반 IPC 셀을 수신하여, CRC-32를 계산하고, 그 계산 결과를 셀내에 부가하여 제 1 단자로 전송하며, 제 2 단자로부터 입력되는 시험용 IPC 셀및 일반 IPC 셀을 수신하여 CRC-32 값을 계산하고, 수신된 셀내의 CRC-32 값과의 일치 여부를 표시하여 프로세서로 전송하는 스위치 링크 인터페이스와; 스위치 링크 인터페이스로부터의 시험용 IPC 셀 및 일반 IPC 셀을 직렬 데이타로 변환시켜 출력하며, 직렬 상태의 상기 시험용 IPC 셀 및 일반 IPC 셀을 수신하여 병렬로 변환시킨 후 스위치 링크 인터페이스로 제공하는 인터페이스부를 구비한다.

Description

비동기식 전달 모드 스위치 망에서 프로세서 간 셀 전송 확인 장치 및 방법
본 발명은 비동기식 전달 모드(Asynchronous Transfer Mode ; 이하, ATM이라함)에 관한 것으로서, 더욱 상세하게는 프로세서간 셀(IPC 셀)의 전송 상태를 확인할 수 있는 장치에 관한 것이다.
ATM 스위치를 이용하여 가입자간의 통신을 중재하기 위하여 도 1에 도시된 바와 같은 인터페이스 모듈이 사용된다.
도시된 도 1 에서의 예는 E1 방식의 경우를 도시한 것으로서, 인터페이스 모듈(10)내에는 하나의 스위치 링크 인터페이스(11), ATM 층(12), 프로세서(13)와 16개의 물리층(P1-P16)으로 구성되고 이 물리층(P1-P16)에는 각각 4개의 가입자 단말기(M1-M64)가 연결된다.
물리층(P1-P16)은 단말기(M1-M64)로부터의 E1 프레임 즉, 동기 전송 프레임을 입력하고, 입력된 프레임을 ATM 셀화하여 ATM 층(12)으로 전송하며, ATM 층(12)으로부터의 ATM 셀을 E1 프레임으로 변환시켜 해당 단말(M1-M64)에 전송한다.
ATM층(12)은 물리층(P1-P16)으로부터 인가되는 ATM 셀들에 예컨데, 3 바이트의 소정의 헤더를 부가하여 스위치 링크 인터페이스(11)에 제공한다. 이 헤더는 ATM 스위치(20) 내부에서 사용하기 위한 정보를 갖는다. 또한, ATM 층(12)은 스위치 링크 인터페이스(11)로부터 ATM 셀을 수신하고, 수신된 셀로부터 헤더를 제거한 후에 물리층(P1-P16)으로 제공한다.
스위치 링크 인터페이스(11)는 ATM 층(12)으로부터의 사용자 셀에 8바이트의 더미를 부가하여 ATM 스위치(20)에 제공한다.
송수신 버퍼(14,15)를 통하여 스위치 링크 인터페이스(11)와 연결된 프로세서(13)는 후술하는 바와 같이 프로세서간 셀(이하 IPC 셀이라함)을 이용하여 프로세서(30)와 통신을 행한다. 즉, 통상의 인터페이스 모듈(10)은 물리층(P1-P16)의 상태 관리, 시그널링 처리 등을 행하도록 구성되어 있으며, ATM 스위치(20)를 통한 프로세서(30)의 요구에 따라 물리층(P1-P16)의 상태 정보를 프로세서(30)에 전송하여야 한다. 따라서, 인터페이스 모듈(10)내의 프로세서(13)는 ATM 스위치(20)를 통하여 프로세서(30)와 프로세서간 통신(Inter Processor Communication ; IPC)을 행하는 것이다. 여기서, 프로세서간 통신에 사용되는 셀을 IPC 셀이라 통칭하며 이 IPC 셀은 상술한 사용자 셀과 동일한 포맷을 가지고 있다. 따라서, 인터페이스 모듈(10)내 프로세서(13)는 가입자의 사용자 셀과 IPC 셀을 구별할 필요가 있다. 즉, ATM 스위치(20)으로부터 제공되는 사용자 셀은 ATM 층(12)으로 제공하여야 하나, IPC 셀은 프로세서(13)로 제공하여야 하는 것이다.
이와 같이 사용자 셀과 IPC 셀을 구별하기 위하여 종래에는 도 2에 도시된 바와 같이 셀 헤더내의 셀 타입(CET)구간을 이용하였다. 즉, CET가 00일 때에는 사용자 셀로, CET가 11일 때에는 IPC 셀로 구분하는 것이다. 도 2에서의 타 구간들에 대하여는 본 발명의 기술 분야에서 통상의 지식을 가진 자들은 용이하게 알고 있으므로 설명을 생략하였다.
따라서, 스위치 링크 인터페이스(11)는 ATM층(12)및 송신 버퍼(14)를 통하여 입력되는 사용자 셀 및 IPC 셀을 ATM 스위치(20)에 제공하고, ATM 스위치(20)로부터의 ATM 셀은 CET를 이용하여 사용자 셀 및 IPC셀로 구분하여 사용자 셀은 ATM 층(12)으로 IPC 셀은 수신 버퍼(15)를 이용하여 프로세서(13)로 제공하는 것이다.
한편, 상술한 ATM 스위치망에 있어서, 프로세서(13)와 프로세서(30)간의 통신을 위한 IPC 셀의 전송로 즉, 프로세서(13), 스위치 링크 인터페이스(11)를 통하여 IPC 셀이 정확히 송수신되는지를 확인할 필요가 있으나, 종래에는 이를 위한 별도의 방법이 없다는 문제가 있었다.
본 발명은 이러한 문제를 해결하기 위하여 안출한 것으로서, 본 발명의 목적은, 인터페이스 모듈과 프로세서간에 사용되는 IPC 셀의 전송 상태를 간단히 감시할 수 있는 장치를 제공하는데에 있다.
본 발명의 다른 목적은, 인터페이스 모듈과 프로세서간에 사용되는 IPC 셀의 전송 상태를 간단히 감시할 수 있는 방법을 제공하는데에 있다.
이러한 목적을 달성하기 위하여 본 발명은, 비동기 전송 모드(ATM) 스위치 망내 인터페이스 모듈로/부터의 IPC 셀의 전송 상태를 감시하는 장치으로서, 시험용 IPC 셀 및 일반 IPC 셀의 송수신이 가능하며, 시험용 IPC 셀의 이상 상태를 판단하여 표시 신호를 출력하는 프로세서와; 프로세서로부터의 시험용 IPC 셀 및 일반 IPC 셀을 수신하여, CRC-32를 계산하고, 그 계산 결과를 셀내에 부가하여 제 1 단자로 전송하며, 제 2 단자로부터 입력되는 시험용 IPC 셀및 일반 IPC 셀을 수신하여 CRC-32 값을 계산하고, 수신된 셀내의 CRC-32 값과의 일치 여부를 표시하여 상기 프로세서로 전송하는 스위치 링크 인터페이스와; 스위치 인터페이스로부터의 시험용 IPC 셀 및 일반 IPC 셀을 직렬 데이타로 변환시켜 출력하며, 직렬 상태의 시험용 IPC 셀 및 일반 IPC 셀을 수신하여 병렬로 변환시킨 후 상기 스위치 링크 인터페이스로 제공하는 인터페이스부를 구비한다.
본 발명은 또한 비동기 전송 모드(ATM) 스위치 망내 인터페이스 모듈내에 구성되며, IPC 셀내의 페이로드내에 시험용 IPC 셀임을 알리는 마스크 필드, 시험용 IPC 셀의 순서를 나타내는 일련 번호 필드, 상기 일련 번호 필드의 일련 번호로부터 1씩 증가되는 바이트들로 구성된 테스트 데이타 필드 그리고 상기 CRC-32 계산 결과가 삽입되는 CRC-32 필드를 갖는 시험용 IPC 셀을 형성하여 송신하고, 상기 송신된 시험용 IPC 셀을 형성하여 시험용 IPC 셀의 전송 상태를 감시하는 프로세서의 작동 방법으로서, IPC 셀이 수신되었는가를 판단하는 단계와; IPC 셀이 수신되면, 수신된 IPC 셀의 마스크 필드에 시험용 IPC 셀임을 표시하는 정보가 기록되어 있는가를 판단하는 단계와; 시험용 IPC 셀임을 표시하는 정보가 기록되어 있지 않으면, 수신 IPC 셀을 일반 IPC셀 처리하는 단계와; 시험용 IPC 셀임을 표시하는 정보가 기록되어 있으면, IPC 셀의 CRC-32의 검사 결과가 정상인가를 판단하는 단계와; CRC-32의 검사 결과가 정상이 아닌 경우에는 에러 발생 셀 계수값를 1 증가시키는 단계와; IPC 셀의 CRC-32의 검사가 정상인 경우에는 일련 번호 필드내의 일련 번호가 시험용 IPC 셀별로 연속적인가를 판단하는 단계와; 일련 번호 필드내의 일련 번호가 연속적이지 않은 경우에는 소실 셀 계수값을 1 증가시키는 단계와; 일련 번호 필드내의 일련 번호가 연속적인 경우에는 테스트 데이타 필드내의 데이타가 정상인가를 판단하는 단계와; 테스트 데이타 필드내의 데이타가 정상이면 정상 수신 셀 계수값을 1 증가시키는 단계와; 테스트 데이타 필드내의 데이타가 비정상이면 상기 에러 발생 셀 계수를 1 증가시키는 단계와; 계수된 에러 발생 셀 계수값, 소실 셀 계수값 및 정상 수신 셀 계수값을 표시하는 단계를 구비한다.
도 1은 종래 비동기식 전달 모드 스위치 망의 대략 블록도,
도 2는 비동기식 전달 모드 스위치망 내에서의 셀의 포맷도,
도 3은 본 발명에 따른 비동기식 전달 모드 스위치 망에서 프로세서 간 셀 전송 확인 장치의 블록도,
도 4는 본 발명에 따른 비동기식 전달 모드 스위치 망에서 프로세서 간 셀 전송 확인 장치에 사용되는 셀내 페이로드의 포맷도,
도 5 는 본 발명에 따른 비동기식 전달 모드 스위치 망에서 프로세서 간 셀 전송 확인 방법의 흐름도.
〈도면의 주요부분에 대한 부호의 설명〉
11 : 스위치 링크 인터페이스 13 : 프로세서
14 : 수신 버퍼 15 : 송신 버퍼
16 : 표시부 17 : 인터페이스부
이하, 본 발명의 일실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명을 행하는 인터페이스 모듈의 개략 블록도로서, 도시된 바와 같이 프로세서(13)에는 표시부(16)가 연결되어 있으며, 프로세서(13)는 후술하는 바와 같이 표시부(16)를 통하여 IPC 셀의 전송 상태를 표시한다. 또한, 프로세서(13)와 스위치 링크(11)간에는 송,수신 버퍼(14,15)가 형성되어 있으며, 이 버퍼(14),(15)를 통하여 IPC 셀이 송수신된다.
한편, 스위치 링크 인터페이스(11)에는 인터페이스부(17)가 구성되어 있으며, 이 인터페이스부(17)는 ATM 스위치(20)와 직접 인터페이스하는 ASIC으로서, 스위치 방향으로는 8비트의 병렬 데이타를 직렬 데이타로 변환시켜 출력하며, 반대 방향으로는 직렬 데이타를 8 비트의 병렬 데이타로 변환시켜 출력하도록 구성되어 있다. 또한, 본 발명의 인터페이스부(17)는 ATM 스위치(20) 방향으로 출력한 직렬 데이타가 궤환되어 인터페이스부(17)에 입력되도록 구성된다.
도 3에는 상술한 구성에서 프로세서(13)가 출력하는 IPC셀의 포맷중 패이로드만이 도시되어 있다. 도시된 바와 같이 IPC 셀의 페이로드 구간에는 마스크 필드(F1), 일련 번호 필드(F2), 테스트 데이타 필드(F3) 그리고 CRC-32 필드(F4)가 구성되어 있다.
여기서, 마스크 필드(F1)는 프로세서(13)가 출력하는 IPC 셀이 시험용인지 일반 IPC 용인지를 표시하기 위한 것으로서, 본 실시예에서는 2 바이트를 할당하였다.
또한, 일련 번호 필드(F2)는 시험용 IPC 셀의 순서를 나타내는 값이 삽입되는 영역으로서, 후술하는 바와 같이 프로세서(13)로 귀환되는 시험용 IPC셀의 일련 번호 필드(F2)를 검사하므로써 시험용 IPC의 연속적으로 송수신되고 있는가를 검사할 수 있다. 따라서, 이 일련 번호 필드(F2)를 이용하면 시험용 IPC 셀의 수신 여부 뿐만 아니라 손실 여부까지 확인할 수 있다. 본 실시예에서는 일련 번호 필드(F2)에 2 바이트를 할당하였다.
테스트 데이타 필드(F3)는 시험용 데이타가 삽입되는 영역으로서, 본 실시예에서는 이 필드의 각 바이트는 일련 번호 필드(F2)의 일련 번호로부터 1씩 증가되는 형태로 구성하였다. 즉, 일련 번호 필드(F2)의 번호가 0x001일 때, 테스트 데이타 필드(F3)의 각 바이트의 값들은 0x002, 0x003,..0x029로 되는 것이다. 이 필드(F3) 역시 일련 번호 필드(F2)의 일련 번호를 기준으로 정상적으로 그 값이 증가하는지 검사할 수 있다. 본 실시예에서는 테스트 데이타 필드(F3)를 위하여 40바이트를 할당하였다.
CRC-32 필드(F3)는 IPC 셀의 CRC를 검사하기 위한 것이다. 즉, 상술한 스위치 링크 인터페이스(11)는 IPC 셀의 송신시에는 셀의 마지막 4비트에 CRC-32를 계산하여 써넣게 되고, 반대로 IPC의 수신시에는 셀의 CRC-32를 계산한 결과와 수신된 CRC-32를 비교하여 정상및 비정상을 셀의 마지막 비트에 표시하여 프로세서(13)에 전송한다.
프로세서(13)는 IPC 전송 상태 시험 모드에서는 상술한 포맷을 갖는 시험용 IPC 셀을 송신 버퍼(15)를 통하여 스위치 링크 인터페이스(11)로 전송한다. 스위치 링크 인터페이스(11)는 수신된 시험용 IPC 셀에 8 비트의 더미를 부가하는 한편 CRC-32를 계산하여 CRC-32 필드(F4)에 써놓은 후에 인터페이스부(17)에 전송하며, 인터페이스부(17)는 스위치 링크 인터페이스(11)로부터의 IPC 셀을 직렬 데이타로 변환시켜 출력하나, 상술한 바와 같이 이 출력 데이타는 궤환되어 인터페이스부(17)로 재전송될 것이다. 인터페이스부(17)는 이 직렬 데이타를 8비트의 병렬 데이타로 변환시킨 후에 스위치 링크 인터페이스(11)에 제공한다.
스위치 링크 인터페이스(11)는 인터페이스부(17)로부터의 시험용 IPC 셀이 수신되면 CRC-32를 계산하고, 계산된 CRC-32값과 시험용 IPC 셀의 CRC-32 필드의 값을 비교하여 IPC 셀의 마지막 비트에 정상 여부를 표시한다. 그리고, 스위치 링크 인터페이스(11)는 CRC-32에 대한 결과가 표시된 시험용 IPC 셀을 수신 버퍼(14)를 통하여 프로세서(13)에 제공한다.
도 5에는 상술한 과정을 통하여 수신된 시험용 IPC 셀의 이상 상태를 판단하는 프로세서의 작동 흐름도가 도시되어 있다.
도시된 바와 같이 프로세서(13)는 수신 버퍼(14)를 통하여 IPC 셀이 수신되었는가를 판단하고(S1), IPC 셀이 수신되었으면 단계(S2)로 진행한다.
단계(S2)에서 프로세서(13)는 수신된 시험용 IPC 셀을 도시하지 않은 내부 버퍼에 저장한 후, IPC 셀의 마스크 필드에 시험용 IPC 셀임을 표시하는 정보가 기록되어 있는가를 판단한다(S3). 단계(S3)의 판단 결과, 시험용 IPC 셀임을 표시하는 정보가 기록되어 있지 않으면, 프로세서(13)는 단계(S4)로 진행하여 수신 IPC 셀을 일반 IPC셀 처리한다. 즉, IPC 셀의 마지막 비트에 표시된 CRC-32의 검사 결과가 정상인가를 판단하여 정상인 경우에는 일반 IPC 셀 처리를 행하나(S5), CRC-32의 결과가 비정상인 경우에는 단계(S1)로 귀환하는 것이다.
그러나, 단계(S3)의 판단 결과, 시험용 IPC 셀임을 표시하는 정보가 기록되어 있으면, 프로세서(13)는 단계(S6)로 진행하여 시험용 IPC 셀 처리 과정을 행한다.
즉, 단계(S6)에서 프로세서(13)는 IPC 셀의 마지막 비트에 표시된 CRC-32의 검사 결과가 정상인가를 판단하여 정상이 아닌 경우에는 단계(S7)로 진행하여 에러 발생 셀 계수값를 1 증가시키고, IPC 셀의 마지막 비트에 표시된 CRC-32의 검사 결과가 정상인 경우에는 단계(S8)로 진행하여 일련 번호 필드(F2)내의 일련 번호가 시험용 IPC 셀별로 연속적인가를 판단한다.
단계(S8)의 판단 결과, 일련 번호 필드(F2)내의 일련 번호가 연속적이지 않은 경우에는 소실된 시험용 IPC 셀이 존재한다는 것을 의미하므로, 프로세서(13)는 단계(S9)로 진행하여 소실 셀 계수값을 1 증가시키나, 일련 번호 필드(F2)내의 일련 번호가 연속적인 경우에는 단계(S10)로 진행하여 테스트 데이타 필드(F3)내의 데이타가 정상인가를 판단한다. 여기서, 테스트 데이타 필드(F3)내의 데이타의 정상 여부는 해당 IPC 셀내의 일련 번호 필드(F2)의 일련 번호를 이용한다는 것은 상술한 설명으로부터 알 수 있을 것이다.
단계(S10)의 판단 결과, 테스트 데이타 필드(F3)내의 데이타가 정상인 경우에 프로세서(13)는 단계(S11)로 진행하여 정상 수신 셀 계수값을 1 증가시키나, 테스트 데이타 필드(F3)내의 데이타가 비정상인 경우에는 단계(S7)로 진행하여 에러 발생 셀 계수를 1 증가시킨다.
상술한 단계(S7, S9, S11)에 의하여 에러 발생 셀 계수값, 소실 셀 계수값 및 정상 수신 셀 계수값을 계수한 프로세서(13)는 이 계수값을 표시부(16)를 통하여 표시하므로써(S12) 운용자는 에러 발생 셀, 소실 셀 및 정상 수신 셀의 갯수를 용이하게 파악할 수 있다.
이와 같이 본 발명은 인터페이스 모듈을 통하여 송수신되는 IPC 셀의 전송 상태를 용이하게 감시할 수 있다는 효과가 있다.

Claims (3)

  1. 비동기식 전송 모드(ATM) 스위치 망내 인터페이스 모듈로/부터의 IPC 셀의 전송 상태를 감시하는 장치으로서,
    시험용 IPC 셀 및 일반 IPC 셀의 송수신이 가능하며, 시험용 IPC 셀의 이상 상태를 판단하여 표시 신호를 출력하는 프로세서와;
    상기 프로세서로부터의 시험용 IPC 셀 및 일반 IPC 셀을 수신하여, CRC-32를 계산하고, 그 계산 결과를 상기 셀내에 부가하여 제 1 단자로 전송하며, 제 2 단자로부터 입력되는 상기 시험용 IPC 셀및 일반 IPC 셀을 수신하여 CRC-32 값을 계산하고, 수신된 셀내의 CRC-32 값과의 일치 여부를 표시하여 상기 프로세서로 전송하는 스위치 링크 인터페이스와;
    상기 스위치 링크 인터페이스로부터의 시험용 IPC 셀 및 일반 IPC 셀을 직렬 데이타로 변환시켜 출력하며, 직렬 상태의 상기 시험용 IPC 셀 및 일반 IPC 셀을 수신하여 병렬로 변환시킨 후 상기 스위치 링크 인터페이스로 제공하는 인터페이스부를 구비하는 비동기식 전달 모드 스위치 망에서 프로세서 간 셀 전송 확인 장치.
  2. 제 1 항에 있어서, 상기 시험용 IPC 셀은 IPC 셀내의 페이로드내에 시험용 IPC 셀임을 알리는 마스크 필드, 시험용 IPC 셀의 순서를 나타내는 일련 번호 필드, 상기 일련 번호 필드의 일련 번호로부터 1씩 증가되는 바이트들로 구성된 테스트 데이타 필드 그리고 상기 CRC-32 계산 결과가 삽입되는 CRC-32 필드를 갖는 비동기식 전달 모드 스위치 망에서 프로세서 간 셀 전송 확인 장치.
  3. 비동기 전송 모드(ATM) 스위치 망내 인터페이스 모듈내에 구성되며, IPC 셀내의 페이로드내에 시험용 IPC 셀임을 알리는 마스크 필드, 시험용 IPC 셀의 순서를 나타내는 일련 번호 필드, 상기 일련 번호 필드의 일련 번호로부터 1씩 증가되는 바이트들로 구성된 테스트 데이타 필드 그리고 상기 CRC-32 계산 결과가 삽입되는 CRC-32 필드를 갖는 시험용 IPC 셀을 형성하여 송신하고, 상기 송신된 시험용 IPC 셀을 형성하여 시험용 IPC 셀의 전송 상태를 감시하는 프로세서의 작동 방법으로서,
    상기 IPC 셀이 수신되었는가를 판단하는 단계와;
    상기 IPC 셀이 수신되면, 수신된 IPC 셀의 마스크 필드에 시험용 IPC 셀임을 표시하는 정보가 기록되어 있는가를 판단하는 단계와;
    상기 시험용 IPC 셀임을 표시하는 정보가 기록되어 있지 않으면, 상기 수신 IPC 셀을 일반 IPC셀 처리하는 단계와;
    상기 시험용 IPC 셀임을 표시하는 정보가 기록되어 있으면, 상기 IPC 셀의 CRC-32의 검사 결과가 정상인가를 판단하는 단계와;
    상기 CRC-32의 검사 결과가 정상이 아닌 경우에는 에러 발생 셀 계수값를 1 증가시키는 단계와;
    상기 IPC 셀의 CRC-32의 검사가 정상인 경우에는 상기 일련 번호 필드내의 일련 번호가 시험용 IPC 셀별로 연속적인가를 판단하는 단계와;
    상기 일련 번호 필드내의 일련 번호가 연속적이지 않은 경우에는 소실 셀 계수값을 1 증가시키는 단계와;
    상기 일련 번호 필드내의 일련 번호가 연속적인 경우에는 상기 테스트 데이타 필드내의 데이타가 정상인가를 판단하는 단계와;
    상기 테스트 데이타 필드내의 데이타가 정상이면 정상 수신 셀 계수값을 1 증가시키는 단계와;
    상기 테스트 데이타 필드내의 데이타가 비정상이면 상기 에러 발생 셀 계수를 1 증가시키는 단계와;
    상기 계수된 에러 발생 셀 계수값, 소실 셀 계수값 및 정상 수신 셀 계수값을 표시하는 단계를 구비하는 비동기식 전달 모드 스위치 망에서 프로세서 간 셀 전송 확인 방법.
KR1019980063211A 1998-12-31 1998-12-31 비동기식 전달 모드 스위치 망에서 프로세서 간 셀 전송확인 장치 및 방법 KR100286757B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980063211A KR100286757B1 (ko) 1998-12-31 1998-12-31 비동기식 전달 모드 스위치 망에서 프로세서 간 셀 전송확인 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980063211A KR100286757B1 (ko) 1998-12-31 1998-12-31 비동기식 전달 모드 스위치 망에서 프로세서 간 셀 전송확인 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20000046524A KR20000046524A (ko) 2000-07-25
KR100286757B1 true KR100286757B1 (ko) 2001-04-16

Family

ID=19569816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980063211A KR100286757B1 (ko) 1998-12-31 1998-12-31 비동기식 전달 모드 스위치 망에서 프로세서 간 셀 전송확인 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100286757B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396843B1 (ko) * 2000-11-24 2003-09-02 한국전자통신연구원 이더넷 스위칭 장치를 이용한 아이피씨 메시지 교환장치및 방법

Also Published As

Publication number Publication date
KR20000046524A (ko) 2000-07-25

Similar Documents

Publication Publication Date Title
US6671832B1 (en) Method and apparatus for performing error checking in a network
CA1268272A (en) Access circuit diagnostics for integrated services digital network
EP3723326A1 (en) Method and apparatus for detecting bit error
JP3200439B2 (ja) 交換機器内のビットエラーを監視するための構成
EP0939521A2 (en) An event-based technique for determining instantaneous cell bandwidth in a digital communications network
KR100286757B1 (ko) 비동기식 전달 모드 스위치 망에서 프로세서 간 셀 전송확인 장치 및 방법
JPH0630031A (ja) プロセッサのリセット方式
JP3270966B2 (ja) エラー補正回路
US7460541B2 (en) Method and apparatus to monitor and analyze network information of an inverse multiplexed asynchronous transfer mode network
KR20000046540A (ko) 비동기식 전달 모드 스위치 망에서 사용자 셀 전송 확인 장치
US20040057388A1 (en) Method and device for monitoring a data transmission
US6724771B1 (en) Method of monitoring ATM cell bus
KR950015089B1 (ko) 비동기 전송방식 트래픽 모니터/프로토콜 해석장치 및 방법
KR100226453B1 (ko) 에이티엠 정합 장치에서 역 방향 모니터링 셀을 생성하는 장치 및 그 방법
JP2948046B2 (ja) Ａｔｍ伝送システムにおけるデータチェック方式
JP3297645B2 (ja) 伝送制御装置及び伝送制御システム
JPH03196739A (ja) セル転送方式およびそれによる通信制御装置
KR100264785B1 (ko) 에이티엠 랜덤 셀 발생 및 시험장치
KR0150523B1 (ko) 비동기 전달모드 정합장치의 셀 연속성 검사 시스템
JP2897757B2 (ja) ポインタ監視方式
JPH07170269A (ja) データ転送装置
JPH07321809A (ja) Ａｔｍセル化装置
KR100242689B1 (ko) 비동기 전달모드 셀 송수신 장치
KR0135368B1 (ko) 헤더 오류 제어 코드 생성 장치
JPH10135968A (ja) フレーム組立て分解方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee