JPH07321809A - Ａｔｍセル化装置 - Google Patents
Ａｔｍセル化装置Info
- Publication number
- JPH07321809A JPH07321809A JP11488294A JP11488294A JPH07321809A JP H07321809 A JPH07321809 A JP H07321809A JP 11488294 A JP11488294 A JP 11488294A JP 11488294 A JP11488294 A JP 11488294A JP H07321809 A JPH07321809 A JP H07321809A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cell
- crc code
- code
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 最少の追加ハードウエアで、速やかに転送さ
れたフレームデータのエラーを受信側へ知らせることの
出来る信頼性の高いＡＴＭセル化装置を提供する。 【構成】 ＡＴＭセル化装置であって、フレームデータ
を保持している記憶装置のパリティエラー検出部からパ
リティエラー信号を受け、フレームデータにエラーがあ
る場合にはＣＲＣ符号を破壊する構成となっている。
れたフレームデータのエラーを受信側へ知らせることの
出来る信頼性の高いＡＴＭセル化装置を提供する。 【構成】 ＡＴＭセル化装置であって、フレームデータ
を保持している記憶装置のパリティエラー検出部からパ
リティエラー信号を受け、フレームデータにエラーがあ
る場合にはＣＲＣ符号を破壊する構成となっている。
Description
【０００１】
【産業上の利用分野】本発明は非同期転送モード（Asyn
chronous Tranfer Mode ; ATM ）通信におけるＡＴＭア
ダプテーション層（ＡＡＬ）の通信制御装置に関し、特
に装置のデータ誤り保護機能を有するＡＴＭセル化装置
に関する。
chronous Tranfer Mode ; ATM ）通信におけるＡＴＭア
ダプテーション層（ＡＡＬ）の通信制御装置に関し、特
に装置のデータ誤り保護機能を有するＡＴＭセル化装置
に関する。
【０００２】
【従来の技術】一般に、広域ディジタルネットワーク
（Ｂ−ＩＳＤＮ）は音声、データ、ファクシミリ等は勿
論のこと、今夜のマルチメディア通信に対応するため、
動画像までを含む全ての通信サービスを対象としてい
る。そのため、どのような情報でも柔軟に対応するため
の転送モードとして、非同期転送モード（以下、ＡＴＭ
と記す）を採用している。ここで、転送モードとは、信
号を多重化・伝送・交換する方法のことである。
（Ｂ−ＩＳＤＮ）は音声、データ、ファクシミリ等は勿
論のこと、今夜のマルチメディア通信に対応するため、
動画像までを含む全ての通信サービスを対象としてい
る。そのため、どのような情報でも柔軟に対応するため
の転送モードとして、非同期転送モード（以下、ＡＴＭ
と記す）を採用している。ここで、転送モードとは、信
号を多重化・伝送・交換する方法のことである。
【０００３】このＡＴＭを用いた通信はＡＴＭセルと呼
ばれる通信データを５３バイト長の形式により行う。該
方式の利点はデータ転送の単位が固定長であることか
ら、また、通信網を形成するＡＴＭ交換機におけるスイ
ッチングをハードウェアで実現できることから、極めて
高速な通信速度を得ることができることがあげられてい
る。
ばれる通信データを５３バイト長の形式により行う。該
方式の利点はデータ転送の単位が固定長であることか
ら、また、通信網を形成するＡＴＭ交換機におけるスイ
ッチングをハードウェアで実現できることから、極めて
高速な通信速度を得ることができることがあげられてい
る。
【０００４】ＡＴＭ通信で用いられるプロトコル階層を
図４に示す。ここで、ＡＴＭ層が前述の５３バイトセル
の転送を担うプロトコル層（以下、レイヤと記す）であ
り、ＡＡＬレイヤは、より上位のレイヤで扱われる可変
長の通信データ（以下、フレームと記す）をＡＴＭセル
に分解、組立を担うレイヤである。
図４に示す。ここで、ＡＴＭ層が前述の５３バイトセル
の転送を担うプロトコル層（以下、レイヤと記す）であ
り、ＡＡＬレイヤは、より上位のレイヤで扱われる可変
長の通信データ（以下、フレームと記す）をＡＴＭセル
に分解、組立を担うレイヤである。
【０００５】ＡＴＭセルは図５の構造を持ち、仮想同線
（Virtual circuit ）の識別を行うため、， ＶＰＩ ： Virtual path indication 8 bit ＶＣＩ ： Virtual circuit indication 16 bit の２つの領域（以下、回線識別フィールドと記す）が備
えられている。ＡＴＭレイヤでは異なったＶＰＩ／ＶＣ
Ｉを持つＡＴＭセルが時分割多重されて扱われているの
で、ＡＡＬレイヤでは分解・組立をＶＰＩ／ＶＣＩを識
別して行わなければならない。
（Virtual circuit ）の識別を行うため、， ＶＰＩ ： Virtual path indication 8 bit ＶＣＩ ： Virtual circuit indication 16 bit の２つの領域（以下、回線識別フィールドと記す）が備
えられている。ＡＴＭレイヤでは異なったＶＰＩ／ＶＣ
Ｉを持つＡＴＭセルが時分割多重されて扱われているの
で、ＡＡＬレイヤでは分解・組立をＶＰＩ／ＶＣＩを識
別して行わなければならない。
【０００６】ＡＴＭセルの送信組立処理に於いては、複
数の仮想回線をサポートするため、及び、セルの受信状
態を管理するために、一仮想回線毎に図６に示すような
管理テーブルが用いられる。
数の仮想回線をサポートするため、及び、セルの受信状
態を管理するために、一仮想回線毎に図６に示すような
管理テーブルが用いられる。
【０００７】この管理テーブルには、フレームのセル化
処理での開始前、実行中、終了処理などを示す状態変数
が備えられ、また、送信ＡＴＭセルに関するシーケンス
番号などのフレーム管理用制御データや、既受信分のデ
ータ長を示すフレーム長データと、送信データの先頭お
よび末尾アドレスなどが備えられている。
処理での開始前、実行中、終了処理などを示す状態変数
が備えられ、また、送信ＡＴＭセルに関するシーケンス
番号などのフレーム管理用制御データや、既受信分のデ
ータ長を示すフレーム長データと、送信データの先頭お
よび末尾アドレスなどが備えられている。
【０００８】フレームのセル化は、この管理テーブルの
情報を参照しながら行う。また、受信側でも同様のテー
ブルが設けられており、セルを組み立ててフレームの再
構成を行う際に参照される。
情報を参照しながら行う。また、受信側でも同様のテー
ブルが設けられており、セルを組み立ててフレームの再
構成を行う際に参照される。
【０００９】ＡＡＬレイヤで使われるフレームの先頭／
中間／末尾を示す情報や、シーケンス番号などの情報は
図７に示すＳＡＲヘッダー／トレイラーとしてＡＴＭセ
ルのペイロード部分の一部に格納されているが、その詳
細な構造は煩雑になるので省略する。
中間／末尾を示す情報や、シーケンス番号などの情報は
図７に示すＳＡＲヘッダー／トレイラーとしてＡＴＭセ
ルのペイロード部分の一部に格納されているが、その詳
細な構造は煩雑になるので省略する。
【００１０】なお、送信については上述した説明と逆の
動作を行う。
動作を行う。
【００１１】
【発明が解決しようとする課題】ＡＴＭ方式において
は、各フレームデータの転送にあたってＡＡＬのプロト
コルデータであるＣＲＣ（巡回符号検査）符号が組み込
まれる。このＣＲＣ符号は、伝送路でのデータ破壊を検
出する為のものであり、ＡＡＬでプロトコル処理を行う
時に導入される。従って、セル化の過程でフレームデー
タを構成するセルに発生したエラーには有効ではない。
その為、パリティエラー等を含んだフレームデータにつ
いてセル化がなされその転送が行われても、受信側では
正常なデータとして認知されてしまう。そこで、送信側
は別途エラー情報を受信側へ転送する手続きを行うこと
になる。受信側では、この情報を基にエラーを含むフレ
ームデータを破棄していた。しかし、多重非同期転送に
おいてこのような手続きを踏むことは、システムの効率
を大幅に落とす要因になりがちである。
は、各フレームデータの転送にあたってＡＡＬのプロト
コルデータであるＣＲＣ（巡回符号検査）符号が組み込
まれる。このＣＲＣ符号は、伝送路でのデータ破壊を検
出する為のものであり、ＡＡＬでプロトコル処理を行う
時に導入される。従って、セル化の過程でフレームデー
タを構成するセルに発生したエラーには有効ではない。
その為、パリティエラー等を含んだフレームデータにつ
いてセル化がなされその転送が行われても、受信側では
正常なデータとして認知されてしまう。そこで、送信側
は別途エラー情報を受信側へ転送する手続きを行うこと
になる。受信側では、この情報を基にエラーを含むフレ
ームデータを破棄していた。しかし、多重非同期転送に
おいてこのような手続きを踏むことは、システムの効率
を大幅に落とす要因になりがちである。
【００１２】セル送出時に起こるエラーを受信側に通知
する他の方法としては、エラーを含んだセルを送出した
場合、次にアボートセルを送り、当該フィールドは破棄
すべき事を知らせる方法も考えられる。フィールドを構
成する途中のセルにエラーが生じた場合には、これらは
有効である。しかし、フィールドを構成する最後のセル
にエラーが生じた場合には、既に転送が完了しているの
で、受信側では正しいフィールドデータとして処理され
てしまう。ＡＴＭ通信において、これを回避するには又
別の手続きが必要となる。
する他の方法としては、エラーを含んだセルを送出した
場合、次にアボートセルを送り、当該フィールドは破棄
すべき事を知らせる方法も考えられる。フィールドを構
成する途中のセルにエラーが生じた場合には、これらは
有効である。しかし、フィールドを構成する最後のセル
にエラーが生じた場合には、既に転送が完了しているの
で、受信側では正しいフィールドデータとして処理され
てしまう。ＡＴＭ通信において、これを回避するには又
別の手続きが必要となる。
【００１３】従って、本発明の目的は、これらの課題を
解決し、最少の追加ハードウエアで、速やかに転送され
たフレームデータのエラーを受信側へ知らせることの出
来る信頼性の高いＡＴＭセル化装置を提供することであ
る。
解決し、最少の追加ハードウエアで、速やかに転送され
たフレームデータのエラーを受信側へ知らせることの出
来る信頼性の高いＡＴＭセル化装置を提供することであ
る。
【００１４】
【課題を解決するための手段】従って、本発明によるＡ
ＴＭセル化装置では、送出すべきフレームデータを所定
のビット長を持つセルに分割すると共にＣＲＣ符号を付
与し、前記フレームデータを保持している記憶装置のパ
リティエラー検出部からパリティエラー信号を受け、前
記フレームデータにエラーがある場合には、前記ＣＲＣ
符号が破壊される様にしたことを特徴とする。
ＴＭセル化装置では、送出すべきフレームデータを所定
のビット長を持つセルに分割すると共にＣＲＣ符号を付
与し、前記フレームデータを保持している記憶装置のパ
リティエラー検出部からパリティエラー信号を受け、前
記フレームデータにエラーがある場合には、前記ＣＲＣ
符号が破壊される様にしたことを特徴とする。
【００１５】
【作用】これにより、本発明のＡＴＭセル化装置では、
ＣＲＣ符号を利用するという簡単な方法でフレームデー
タのエラーを受信側へ通知することが出来る。
ＣＲＣ符号を利用するという簡単な方法でフレームデー
タのエラーを受信側へ通知することが出来る。
【００１６】
【実施例】図１は、本発明の実施例によるＡＴＭ通信シ
ステムの全体構成を示すブロック図である。
ステムの全体構成を示すブロック図である。
【００１７】図１に示すように、このシステムは、ＡＴ
Ｍ通信端末であるホストＣＰＵ１によって、例えばメイ
ンメモリ３に格納されているユーザー情報が、ＤＭＡコ
ントローラ５などを利用して、セル分割ＬＳＩ７へ転送
される。ここで転送される１単位のユーザー情報は、フ
レームデータと呼ばれている。この転送の際、転送宛先
や、サービス品質要求条件等に関する付帯情報も同時に
転送される。サービス品質要求条件としては、所望の転
送速度やデータの重要度などがある。
Ｍ通信端末であるホストＣＰＵ１によって、例えばメイ
ンメモリ３に格納されているユーザー情報が、ＤＭＡコ
ントローラ５などを利用して、セル分割ＬＳＩ７へ転送
される。ここで転送される１単位のユーザー情報は、フ
レームデータと呼ばれている。この転送の際、転送宛先
や、サービス品質要求条件等に関する付帯情報も同時に
転送される。サービス品質要求条件としては、所望の転
送速度やデータの重要度などがある。
【００１８】セル分割ＬＳＩ７には、フレームメモリＦ
Ｍと共にコントロールメモリＣＭが設けられている。転
送されてきたユーザー情報は一旦フレームメモリＦＭに
格納されると共に、付帯情報はコントロールメモリＣＭ
に格納されて所定の処理が行われる。コントロールメモ
リＣＭには、さらにフレームの分割や組み立てに一般的
に使用される様々な制御情報が格納され、これらに基づ
いてセル分割ＬＳＩ７はフィールドを一定の長さのセル
に分割しセルＩ／Ｆ９を介してネットワークに送出され
る。
Ｍと共にコントロールメモリＣＭが設けられている。転
送されてきたユーザー情報は一旦フレームメモリＦＭに
格納されると共に、付帯情報はコントロールメモリＣＭ
に格納されて所定の処理が行われる。コントロールメモ
リＣＭには、さらにフレームの分割や組み立てに一般的
に使用される様々な制御情報が格納され、これらに基づ
いてセル分割ＬＳＩ７はフィールドを一定の長さのセル
に分割しセルＩ／Ｆ９を介してネットワークに送出され
る。
【００１９】これとは反対にセル組立ＬＳＩ１１では、
ネットワークから転送されてきたセルをフレームに再構
成するものであるが、従来と同じものなので詳しい説明
を省略する。
ネットワークから転送されてきたセルをフレームに再構
成するものであるが、従来と同じものなので詳しい説明
を省略する。
【００２０】セル分割ＬＳＩ７では、転送すべきフレー
ムを所定の処理を行ってから、一定長さに分割されたセ
ルとして転送する。そこでの処理の流れを、図２のブロ
ックダイアグラムを参照しながら説明する。
ムを所定の処理を行ってから、一定長さに分割されたセ
ルとして転送する。そこでの処理の流れを、図２のブロ
ックダイアグラムを参照しながら説明する。
【００２１】フレームメモリＦＭから読みだされたフレ
ームデータは、パラメータブロック１５、データブロッ
ク１７へ夫々入力される。又、コントロールメモリＣＭ
から読みだされた制御情報は、パラメータブロック１５
とＣＲＣ３２演算ブロック１９へ入力される。パラメー
タブロック１５では、コントロールメモリＣＭからのセ
ルに関する制御情報とフレームデータの先頭に含まれる
フレームに関するパラメータからヘッダを生成し、これ
をＨＥＣ演算ブロック２１とデータブロック１７へ与え
る。ＨＥＣ演算ブロック２１では、ヘッダ誤り制御の為
のＨＥＣ符号を生成し、データセレクトブロック２３へ
順次転送する。
ームデータは、パラメータブロック１５、データブロッ
ク１７へ夫々入力される。又、コントロールメモリＣＭ
から読みだされた制御情報は、パラメータブロック１５
とＣＲＣ３２演算ブロック１９へ入力される。パラメー
タブロック１５では、コントロールメモリＣＭからのセ
ルに関する制御情報とフレームデータの先頭に含まれる
フレームに関するパラメータからヘッダを生成し、これ
をＨＥＣ演算ブロック２１とデータブロック１７へ与え
る。ＨＥＣ演算ブロック２１では、ヘッダ誤り制御の為
のＨＥＣ符号を生成し、データセレクトブロック２３へ
順次転送する。
【００２２】データブロック１７では、フレームデータ
を所定の大きさに分割し、パラメータブロック１５から
のヘッダを付けて、データセレクトブロック２３へ順次
転送する。又、ＣＲＣ３２演算ブロック１９では、コン
トロールメモリＣＭからの送出するセルが含まれるフレ
ームの前送出セルのＣＲＣ３２符号とデータブロック１
７で生成されたセルデータからＣＲＣ符号を生成し、同
様にデータセレクトブロック２３へ順次転送する。
を所定の大きさに分割し、パラメータブロック１５から
のヘッダを付けて、データセレクトブロック２３へ順次
転送する。又、ＣＲＣ３２演算ブロック１９では、コン
トロールメモリＣＭからの送出するセルが含まれるフレ
ームの前送出セルのＣＲＣ３２符号とデータブロック１
７で生成されたセルデータからＣＲＣ符号を生成し、同
様にデータセレクトブロック２３へ順次転送する。
【００２３】データセレクトブロック２３では、これら
セルデータと、ＣＲＣ符号と、ＨＥＣ符号とからセルを
完成させる。尚、ＡＡＬのプロトコル型がＡＬ５の場合
は、ＣＲＣ３２演算ブロック１９がＣＲＣ符号を算出す
るが、ＡＡＬのプロトコル型がＡＬ３４の場合はＣＲＣ
１０演算ブロック２５で算出されたＣＲＣ符号が採用さ
れる。
セルデータと、ＣＲＣ符号と、ＨＥＣ符号とからセルを
完成させる。尚、ＡＡＬのプロトコル型がＡＬ５の場合
は、ＣＲＣ３２演算ブロック１９がＣＲＣ符号を算出す
るが、ＡＡＬのプロトコル型がＡＬ３４の場合はＣＲＣ
１０演算ブロック２５で算出されたＣＲＣ符号が採用さ
れる。
【００２４】又、ＣＲＣ３２演算ブロック１９又はＣＲ
Ｃ１０演算ブロック２５は、フレームメモリＦＭに設け
られたパリティエラー検出部３１で生成されたパリティ
エラー信号をコントロールブロック２７を介して受け
る。ＣＲＣ３２演算ブロック１９又はＣＲＣ１０演算ブ
ロック２５は、フレームデータにエラーがある場合に
は、誤ったＣＲＣ符号を生成して出力する。その為のＣ
ＲＣ３２演算ブロック１９周辺の回路の１例を、図３に
示す。
Ｃ１０演算ブロック２５は、フレームメモリＦＭに設け
られたパリティエラー検出部３１で生成されたパリティ
エラー信号をコントロールブロック２７を介して受け
る。ＣＲＣ３２演算ブロック１９又はＣＲＣ１０演算ブ
ロック２５は、フレームデータにエラーがある場合に
は、誤ったＣＲＣ符号を生成して出力する。その為のＣ
ＲＣ３２演算ブロック１９周辺の回路の１例を、図３に
示す。
【００２５】ＣＲＣ３２演算ブロック１９では、コント
ロールメモリＣＭからの制御情報とデータブロック１７
からのセルデータに基づいて３２ビットのＣＲＣ符号を
生成するが、その最上位ビットはｅｘ−ＯＲ回路２９の
一方の端子へ入力される。ｅｘ−ＯＲ回路２９の他方の
入力端子へは、パリティエラー信号が与えられる。ｅｘ
−ＯＲ回路２９の出力は、ＣＲＣ３２演算ブロック１９
の出力の残りの３１ビットと合わさり、３２ビットのＣ
ＲＣ符号となってデータセレクトブロック２３へ出力さ
れる。従って、セル送出中にフレームメモリＦＭでパリ
ティエラーが発生した場合、つまりパリティエラー信号
がハイレベルとなった場合、ＣＲＣ符号の最上位ビット
が反転し破壊される。受信側のセル組立ＬＳＩ１１で
は、ＣＲＣ符号が正しくないので、エラーと判断し直ち
にこのフレームデータを破棄することになる。
ロールメモリＣＭからの制御情報とデータブロック１７
からのセルデータに基づいて３２ビットのＣＲＣ符号を
生成するが、その最上位ビットはｅｘ−ＯＲ回路２９の
一方の端子へ入力される。ｅｘ−ＯＲ回路２９の他方の
入力端子へは、パリティエラー信号が与えられる。ｅｘ
−ＯＲ回路２９の出力は、ＣＲＣ３２演算ブロック１９
の出力の残りの３１ビットと合わさり、３２ビットのＣ
ＲＣ符号となってデータセレクトブロック２３へ出力さ
れる。従って、セル送出中にフレームメモリＦＭでパリ
ティエラーが発生した場合、つまりパリティエラー信号
がハイレベルとなった場合、ＣＲＣ符号の最上位ビット
が反転し破壊される。受信側のセル組立ＬＳＩ１１で
は、ＣＲＣ符号が正しくないので、エラーと判断し直ち
にこのフレームデータを破棄することになる。
【００２６】上記ＣＲＣ演算回路は、ＣＲＣ符号のビッ
ト数に対応するLinear Feedback Shift Register（ＬＦ
ＳＲ）と１セル分の演算開始時の初期値を選択する回路
から成っており、ＬＦＳＲのフィードバック・ループに
パリティ・エラー信号とのＥ−ＲＯ回路を取付けてもＣ
ＲＣ符号の破壊は可能である。前記初期値は、ＡＡＬ５
では全ビット１もしくは同一フレームの前送出セルのＣ
ＲＣ３２符号である。
ト数に対応するLinear Feedback Shift Register（ＬＦ
ＳＲ）と１セル分の演算開始時の初期値を選択する回路
から成っており、ＬＦＳＲのフィードバック・ループに
パリティ・エラー信号とのＥ−ＲＯ回路を取付けてもＣ
ＲＣ符号の破壊は可能である。前記初期値は、ＡＡＬ５
では全ビット１もしくは同一フレームの前送出セルのＣ
ＲＣ３２符号である。
【００２７】
【発明の効果】従って、本発明によるＡＴＭセル化装置
によれば、別途エラー通知を行うことなく、受信側での
エラー検出を行うことができる。
によれば、別途エラー通知を行うことなく、受信側での
エラー検出を行うことができる。
【図１】本発明によるＡＴＭセル化装置の実施例を示す
ブロック図である。
ブロック図である。
【図２】本発明によるＡＴＭセル化装置の実施例の要部
を示すブロック図である。
を示すブロック図である。
【図３】本発明によるＡＴＭセル化装置でのＣＲＣ符号
の破壊を行う回路の構成を示すブロック図である。
の破壊を行う回路の構成を示すブロック図である。
【図４】ＡＴＭ通信で用いられるプロトコル階層を示す
図である。
図である。
【図５】ＡＴＭセルのアサイン情報を示す図である。
【図６】ＡＴＭ通信で用いられる仮想回線の管理テーブ
ルを示す図である。
ルを示す図である。
【図７】ＡＴＭセルペイロードの構造を示す図である。
１ ホストＣＰＵ ３ メインメモリ ５ ＤＭＡコントローラ ７ セル分割ＬＳＩ ９ セルＩ／Ｆ １１ セル組立ＬＳＩ １５ パラメータブロック １７ データブロック １９ ＣＲＣ３２演算ブロック ２１ ＨＥＣ演算ブロック ２３ データセレクトブロック ２５ ＣＲＣ１０演算ブロック ２７ コントロールブロック
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年５月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項３
【補正方法】変更
【補正内容】
【請求項３】 上記ＣＲＣ符号を生成するＣＲＣ符号演
算回路内のＬＦＳＲ（Linear Feedback Shift Registe
r）のフィードバック・ループに上記パリティ・エラー
信号との排他的論理和が設けられていることを特徴とす
る請求項２記載のＡＴＭセル化装置。 ─────────────────────────────────────────────────────
算回路内のＬＦＳＲ（Linear Feedback Shift Registe
r）のフィードバック・ループに上記パリティ・エラー
信号との排他的論理和が設けられていることを特徴とす
る請求項２記載のＡＴＭセル化装置。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年２月７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】
【課題を解決するための手段】前記課題を解決する為に
本発明によれば、送出すべきフレームデータを一時的に
格納するメモリから前記フレームデータを読み出して、
所定のビット長を持つセルに分割する回路と、前記セル
のそれぞれに対応するＣＲＣ符号を生成する回路と、前
記セルに対応するＣＲＣ符号を付与してネットワークに
送信する回路と、前記メモリに格納されたフレームデー
タにパリティエラーを検出しパリティエラー信号を検出
する回路と、前記パリティエラー信号検出回路に接続さ
れ、パリティエラーが検出された場合、前記ＣＲＣ符号
を破壊する回路とからなることを特徴とする。
本発明によれば、送出すべきフレームデータを一時的に
格納するメモリから前記フレームデータを読み出して、
所定のビット長を持つセルに分割する回路と、前記セル
のそれぞれに対応するＣＲＣ符号を生成する回路と、前
記セルに対応するＣＲＣ符号を付与してネットワークに
送信する回路と、前記メモリに格納されたフレームデー
タにパリティエラーを検出しパリティエラー信号を検出
する回路と、前記パリティエラー信号検出回路に接続さ
れ、パリティエラーが検出された場合、前記ＣＲＣ符号
を破壊する回路とからなることを特徴とする。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 12/26 Ｈ０４Ｑ 3/00
Claims (3)
- 【請求項１】 ＡＴＭ通信において、送出すべきフレー
ムデータを、所定のビット長を持つセルに分割すると共
にＣＲＣ符号を付与する回路であって、前記フレームデ
ータを保持している記憶装置のパリティエラー検出部か
らパリティエラー信号を受け、前記フレームデータにエ
ラーがある場合には、前記ＣＲＣ符号を破壊することを
特徴とするＡＴＭセル化装置。 - 【請求項２】 前記セルに付与されるＣＲＣ符号は、正
しいＣＲＣ符号を生成するＣＲＣ符号演算回路の演算結
果とパリティエラー信号の排他的論理和に基づいて生成
されることを特徴とする請求項１記載のＡＴＭセル化装
置。 - 【請求項３】 上記ＣＲＣ符号を生成するＣＲＣ符号演
算回路内のＬＦＳＲ（Linear Feedback Shift Registe
r）のフィードバック・ループに上記パリティ・エラー
信号との排他的論理が設けられていることを特徴とする
請求項２記載のＡＴＭセル化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11488294A JPH07321809A (ja) | 1994-05-27 | 1994-05-27 | Ａｔｍセル化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11488294A JPH07321809A (ja) | 1994-05-27 | 1994-05-27 | Ａｔｍセル化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321809A true JPH07321809A (ja) | 1995-12-08 |
Family
ID=14649044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11488294A Withdrawn JPH07321809A (ja) | 1994-05-27 | 1994-05-27 | Ａｔｍセル化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321809A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005008506A3 (en) * | 2003-07-08 | 2005-05-06 | Sun Microsystems Inc | Switch level reliable transmission |
| EP2400682A1 (en) | 2010-06-23 | 2011-12-28 | Robert Bosch GmbH | Method and device for a checksum modification and identifying a checksum modification |
| JP2017063296A (ja) * | 2015-09-24 | 2017-03-30 | ローム株式会社 | 画像データの送信回路およびそれを用いた電子機器、画像データの伝送方法 |
-
1994
- 1994-05-27 JP JP11488294A patent/JPH07321809A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005008506A3 (en) * | 2003-07-08 | 2005-05-06 | Sun Microsystems Inc | Switch level reliable transmission |
| GB2419205A (en) * | 2003-07-08 | 2006-04-19 | Sun Microsystems Inc | Switch level reliable transmission |
| US7200790B2 (en) | 2003-07-08 | 2007-04-03 | Sun Microsystems, Inc. | Switch level reliable transmission |
| GB2419205B (en) * | 2003-07-08 | 2007-04-11 | Sun Microsystems Inc | Switch level reliable transmission |
| EP2400682A1 (en) | 2010-06-23 | 2011-12-28 | Robert Bosch GmbH | Method and device for a checksum modification and identifying a checksum modification |
| JP2017063296A (ja) * | 2015-09-24 | 2017-03-30 | ローム株式会社 | 画像データの送信回路およびそれを用いた電子機器、画像データの伝送方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837650B2 (ja) | ルーティング情報の格納及び取り出しのシステム及び方法 | |
| CA2069346C (en) | Atm cell error processing system | |
| US6014767A (en) | Method and apparatus for a simple calculation of CRC-10 | |
| EP0914749B1 (en) | Method and apparatus for reassembly of data packets into messages in an asynchronous transfer mode communications system | |
| KR100445770B1 (ko) | 통신미니셀정렬과헤더보호방법및장치 | |
| US5867509A (en) | Communication control apparatus in ATM communication | |
| JP3404642B2 (ja) | Ｃｒｃ−３２の２段階計算の方法および装置 | |
| US6028844A (en) | ATM receiver | |
| JPH08204712A (ja) | データ長補正システム | |
| US5912881A (en) | Method and apparatus for fast checking the frame check sequence of a segmented message | |
| JPH08214009A (ja) | 広帯域セルのペイロード生成方法 | |
| JPH07321809A (ja) | Ａｔｍセル化装置 | |
| JP3270966B2 (ja) | エラー補正回路 | |
| US5467359A (en) | Apparatus for generating and checking the error correction codes of messages in a message switching system | |
| US7352754B2 (en) | ATM-based data transmitting and receiving device and method | |
| KR970005732B1 (ko) | 비동기전달모드 시스템에서의 순환잉여검사 코드 계산 및 검출장치 | |
| JPH1065713A (ja) | Ａｔｍシステム用セル検出方法 | |
| EP0923271B1 (en) | An ATM reassembly circuit and method | |
| JP3256641B2 (ja) | Ａｔｍにおけるエラー訂正フレームの伝送方式 | |
| JPH04207734A (ja) | セル送受信装置 | |
| KR0123251B1 (ko) | 에이티엠(atm) 적응계층 타입 5 공통부의 셀 절단장치 | |
| JPH11298488A (ja) | パケット伝送方法及び装置、並びにネットワーク | |
| JP3056196B1 (ja) | ショ―トセル受信誤り検出システム及びショ―トセル受信誤り検出方法 | |
| KR0124176B1 (ko) | 수신장치의 비동기식 전송모드 적응계층-1 타입에 있어서 분할 및 재조립 프로토콜 데이터유니트의 헤더데이터 에러체크회로 | |
| KR19980079116A (ko) | Aal 1에 따른 오류정정기능을 제공하기 위한 atm통신카드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |